WO2009147723A1 - 試験システムおよび試験用基板ユニット - Google Patents

試験システムおよび試験用基板ユニット Download PDF

Info

Publication number
WO2009147723A1
WO2009147723A1 PCT/JP2008/060175 JP2008060175W WO2009147723A1 WO 2009147723 A1 WO2009147723 A1 WO 2009147723A1 JP 2008060175 W JP2008060175 W JP 2008060175W WO 2009147723 A1 WO2009147723 A1 WO 2009147723A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
substrate
circuits
circuit
connection
Prior art date
Application number
PCT/JP2008/060175
Other languages
English (en)
French (fr)
Inventor
大輔 渡邊
俊幸 岡安
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to PCT/JP2008/060175 priority Critical patent/WO2009147723A1/ja
Priority to KR1020107025263A priority patent/KR101147677B1/ko
Priority to JP2010515693A priority patent/JP5269897B2/ja
Priority to TW098118195A priority patent/TWI387762B/zh
Publication of WO2009147723A1 publication Critical patent/WO2009147723A1/ja
Priority to US12/953,352 priority patent/US8466702B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Definitions

  • the present invention relates to a test system for testing a semiconductor chip and a test substrate unit.
  • the present invention relates to a test system and a test substrate unit that test a plurality of semiconductor chips formed on a semiconductor wafer.
  • a probe card is formed using a printed circuit board or the like (for example, see Patent Document 2).
  • a plurality of probe pins By forming a plurality of probe pins on the printed circuit board, a plurality of semiconductor chips can be electrically connected together.
  • the test of the semiconductor chip includes a DC test that determines whether the DC power consumed by the semiconductor chip satisfies the specifications, a function test that determines whether the semiconductor chip outputs a predetermined output signal with respect to the input signal, etc.
  • a DC test that determines whether the DC power consumed by the semiconductor chip satisfies the specifications
  • a function test that determines whether the semiconductor chip outputs a predetermined output signal with respect to the input signal
  • There are various tests such as an analog test for determining whether the characteristics of the signal output from the semiconductor chip satisfy the specifications.
  • an object of the present invention is to provide a test system and a test substrate unit that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a test system for testing a plurality of chips to be tested formed on a wafer to be tested each of which has a plurality of test circuits formed in multiple layers.
  • a plurality of test substrates arranged in layers, a connection part for transmitting a signal generated by a test circuit provided on any of the test substrates to each chip under test, and a control for controlling each test circuit A test system comprising the apparatus.
  • a test substrate unit for testing a plurality of chips to be tested formed on a wafer to be tested, each of which has a plurality of test circuits and is arranged in multiple layers.
  • a test substrate unit comprising: a test substrate; and a connection portion for transmitting a signal generated by a test circuit provided on any of the test substrates to each chip under test.
  • a test system for testing a plurality of chips to be tested formed on a wafer to be tested, each of which has a plurality of test circuits and is arranged in multiple layers.
  • a test system is provided in which a test circuit having a function predetermined for each board is formed on each test board.
  • a test substrate unit for testing a plurality of chips to be tested formed on a wafer to be tested, each of which has a plurality of test circuits and is arranged in multiple layers.
  • a test substrate unit in which a test circuit having a function predetermined for each substrate is formed on each test substrate.
  • FIG. 2 is a diagram for explaining an outline of a test in a test system 200.
  • FIG. 2 is a diagram illustrating an example of a test circuit 110 provided on each test substrate 100.
  • FIG. 2 is an example of a sectional view of a test substrate unit 400 and a wafer under test 300.
  • FIG. 4A is a diagram illustrating a configuration example of the connection unit 710.
  • FIG. 4B is a diagram illustrating another configuration example of the connection unit 710.
  • FIG. 10 is a diagram showing another configuration example of the test substrate unit 400. It is a figure explaining the outline
  • FIG. 1 is a diagram for explaining an outline of a test in the test system 200.
  • the test system 200 uses the test substrate unit 400 to test each chip under test 310 of the wafer under test 300.
  • the test system 200 includes a control device 10 and a test board unit 400.
  • the test substrate unit 400 is connected to a plurality of chips to be tested 310 formed on the wafer to be tested 300 so as to be able to exchange signals collectively, and tests each chip to be tested 310 in parallel.
  • the test substrate unit 400 may include a plurality of test circuits 110 provided corresponding to the plurality of chips to be tested 310. Each test circuit 110 may test a corresponding chip under test 310.
  • the test circuit 110 may be provided corresponding to a plurality of pins to be tested in the corresponding chip under test 310, or may be provided for each pin to be tested in the chip under test 310.
  • the control device 10 controls the test substrate unit 400 to test each chip under test 310.
  • the control device 10 may supply a trigger signal or the like for starting the test to each test circuit 110.
  • the test substrate unit 400 includes a plurality of test substrates 100 and a connection unit 700.
  • a test substrate unit 400 having two test substrates 100 is shown as an example.
  • Each of the test substrate 100 and the connection unit 700 may be formed of the same semiconductor material as the wafer under test 300.
  • these substrates may be silicon wafers.
  • each of the test substrate 100 and the connection unit 700 may have substantially the same diameter as the wafer under test 300.
  • the test system 200 of this example uses a semiconductor wafer having a diameter substantially the same as that of the wafer under test 300 as the connection unit 700 and is electrically connected to a plurality of chips under test 310 in a lump.
  • each test substrate 100 a plurality of test circuits 110 having a function predetermined for each wafer are formed for each substrate corresponding to the plurality of chips to be tested 310.
  • test circuits 110 having different functions may be formed on different test substrates 100. More specifically, a test circuit 110-1 for performing a DC test of the chip under test 310 is formed on the first test substrate 100-1 in a one-to-one correspondence with each chip under test 310. Good. Further, on the second test substrate 100-2, test circuits 110-2 for performing an analog test of the chip under test 310 may be formed in one-to-one correspondence with each chip under test 310. In FIG. 1, in each test substrate 100, the test circuit 110 corresponding to one chip under test 310 is shown, and the display of the other test circuits 110 is omitted.
  • each test substrate 100 is arranged in multiple layers.
  • the back surface of the first test substrate 100-1 and the front surface of the second test substrate 100-2 may be attached via an anisotropic conductive sheet or the like.
  • connection unit 700 is provided between the test substrate 100 closest to the wafer under test 300 and the wafer under test 300.
  • the connection unit 700 of this example is provided between the second test substrate 100-2 and the wafer under test 300, the pad provided on the second test substrate 100-2, and the wafer under test.
  • the signal transmission path between the pads provided at 300 is connected.
  • connection unit 700 has a plurality of connection portions 710 corresponding to the plurality of chips to be tested 310.
  • the connection unit 700 may have a plurality of connection portions 710 in one-to-one correspondence with the plurality of chips to be tested 310.
  • FIG. 1 the connection portion 710 corresponding to one chip to be tested 310 is shown, and the display of the other connection portions 710 is omitted.
  • Each connection unit 710 supplies a signal generated by the test circuit 110 provided on one of the test substrates 100 to each chip under test 310.
  • each connection unit 710 may connect a signal transmission path from one of the test circuits 110 to each chip under test 310.
  • the signal transmission path may include an electrical signal transmission path, an optical signal transmission path, or the like. Further, a part of the signal transmission path may include a non-contact transmission path such as electrostatic coupling or inductive coupling.
  • an electric signal transmission path is used as the signal transmission path will be described.
  • Each connection portion 710 may be provided so as to be able to switch which test circuit 110 of the test substrate 100 is connected to the corresponding chip under test 310.
  • each connection unit 710 may connect the test circuit 110 of the predetermined test substrate 100 to the corresponding chip under test 310.
  • each connection portion 710 determines which function of the test circuit 110 is connected to the corresponding chip under test 310.
  • the signal used for the test is transmitted via a short needle, a cable, etc.
  • the transmission path length between the test circuit 110 and the chip under test 310 is shortened. Therefore, the chip under test 310 can be tested with higher accuracy. Since the substrate materials of the wafer under test 300 and the connection unit 700 are the same, the thermal expansion coefficients of these wafers can be made substantially the same, and the electrical connection between the wafer under test 300 and the connection unit 700 Connection reliability can be improved.
  • connection portion 710 may be electrically connected to the test circuit 110 provided on each test substrate 100.
  • each test substrate 100 bypasses the test circuit 110 provided on the test substrate 100 far from the connection unit 700 to the test substrate 100 closer to the connection unit 700.
  • a via hole to be connected is formed.
  • the test circuit 110 provided on the first test substrate 100-1 is electrically connected to the connection portion 710 via a via hole provided on the second test substrate 100-2.
  • connection unit 710 may be electrically connected to a plurality of corresponding test circuits 110 through a plurality of via holes.
  • the connection unit 710 may electrically connect the corresponding chip under test 310 to any one test circuit 110 via any via hole.
  • FIG. 2 is a diagram illustrating an example of a test circuit 110 provided on each test substrate 100.
  • one test circuit 110 provided on each test substrate 100 is shown.
  • each test substrate 100 is provided with a test circuit 110 having a function predetermined for each wafer.
  • the first test substrate 100-1 may be provided with a test circuit 110-1 for performing a DC test of the chip under test 310.
  • the direct current test may be, for example, a test for determining whether or not the power supply voltage or power supply current supplied to the chip under test 310 is within a predetermined range.
  • the second test substrate 100-2 may be provided with a test circuit 110-2 for performing an analog test of the chip under test 310.
  • the analog test may be a test for determining whether an analog waveform of a signal output from the chip under test 310 satisfies a predetermined specification, for example.
  • the third test substrate 100-3 may be provided with a test circuit 110-3 for performing a function test of the chip under test 310.
  • the function test is a test for determining whether or not the logic pattern of the response signal output from the chip under test 310 matches a predetermined expected value pattern when a predetermined logic pattern is input to the chip under test 310, for example. It may be.
  • test executed by the test system 200 is not limited to the above test.
  • a test circuit 110 corresponding to various tests such as a scan test of the chip under test 310 and a jitter tolerance test may be provided on the test substrate 100.
  • the test circuit 110 provided on the test substrate 100 closer to the wafer under test 300 may generate a signal having a higher frequency to test the chip under test 310.
  • the test circuit 110 that performs the DC test may be provided on the test substrate 100 that is farther from the wafer under test 300 than the test circuit 110 that performs the high-frequency analog test. That is, by disposing the test circuit 110 for testing the chip under test 310 using a high frequency signal close to the chip under test 310, the transmission distance of the high frequency signal can be shortened, and the chip under test 310 can be made more accurately. Can be tested.
  • connection unit 710 connects the test circuit 110 provided on one of the test substrates 100 to the corresponding chip under test 310.
  • the connection unit 710 may include a multiplexer that selects one of the test circuits 110.
  • the connection unit 700 may be provided with a setting register 711 for each connection unit 710.
  • the setting register 711 causes the connection unit 710 to select the test circuit 110 corresponding to the setting information written in advance.
  • the control device 10 may write the setting information in the setting register 711.
  • the control device 10 may write the same setting information in each setting register 711 or may write different setting information. In this way, by using a plurality of types of test circuits 110 provided in the vicinity of the chip under test 310, various tests can be performed on the chip under test 310 with high accuracy.
  • FIG. 3 is an example of a cross-sectional view of the test substrate unit 400 and the wafer under test 300. As described above, each test circuit 110 is electrically connected to the connection portion 710 through a via hole formed in each test substrate 100.
  • the uppermost first test substrate 100-1 includes a plurality of test circuits 110-1, a plurality of signal via holes 116-1, a plurality of front surface pads 112-1, a plurality of back surface pads 114-1, A plurality of wirings 124, control wirings 126, control pads 118, and control via holes 122-1 are formed. These structures may be formed by a semiconductor process such as optical exposure.
  • the test circuit 110-1 may be formed on the surface of the first test substrate 100-1. Each test circuit 110-1 is electrically connected to the surface pad 112-1 via a wiring 124 formed on the surface of the first test substrate 100-1. The front surface pad 112-1 is electrically connected to the back surface pad 114-1 provided on the back surface of the first test substrate 100-1 through the signal via hole 116-1.
  • control pad 118-1 may be electrically connected to the control device 10.
  • the control pad 118-1 may supply a control signal given from the control device 10 to each test circuit 110-1.
  • the control pad 118-1 is electrically connected to the control pad 118-2 of the second test substrate 100-2 through the control via hole 122-1. Thereby, the control signal from the control device 10 is supplied to all the test circuits 110.
  • the pads provided on the back surface of the first test substrate 100-1 are the pads provided on the surface of the second test substrate 100-2 via the anisotropic conductive sheet 150. May be electrically connected.
  • the second test substrate 100-2 connected to the first test substrate 100-1 includes a plurality of bypass surface pads 128-2 in addition to the configuration of the first test substrate 100-1.
  • a plurality of bypass via holes 130-2 and a plurality of bypass backside pads 132-2 are further formed.
  • the plurality of bypass front surface pads 128-2 are provided in one-to-one correspondence with the plurality of back surface pads of the test substrate 100, which is the upper layer of the test substrate 100. Each bypass front surface pad 128-2 is electrically connected to a corresponding back surface pad.
  • the plurality of bypass back surface pads 132-2 are provided on the back surface of the test substrate 100 in one-to-one correspondence with the plurality of bypass surface pads 128-2.
  • the plurality of bypass via holes 130-2 are provided in one-to-one correspondence with the plurality of bypass surface pads 128-2.
  • Each bypass via hole 130-2 electrically connects the corresponding front surface pad 128-2 and back surface pad 132-2.
  • connection unit 700 includes a plurality of connection portions 710, a plurality of test circuit surface pads 712, a plurality of wirings 714, a plurality of connection surface pads 718, a plurality of connection back surface pads 720, and a plurality of connections.
  • a via hole 722 is formed.
  • the plurality of test circuit front surface pads 712 are provided in one-to-one correspondence with the back surface pads of the test substrate 100 provided to face the connection unit 700 and are electrically connected.
  • the connection unit 700 may be provided with a control pad 730 that receives a control signal.
  • connection portion 710 is electrically connected to the corresponding plurality of test circuit surface pads 712. Thereby, the connection part 710 is electrically connected to the test circuit 110 of each layer.
  • the connection unit 710 electrically connects any one of the test circuit surface pads 712 to the connection surface pad 718. Thereby, each connection part 710 electrically connects the test circuit 110 of any layer to the corresponding connection surface pad 718.
  • connection surface pad 718 is electrically connected to the connection back surface pad 720 through the connection via hole 722.
  • connection back surface pad 720 is electrically connected to the pad of the wafer under test 300 via the anisotropic conductive sheet 150 and the bumped membrane 160.
  • the test circuit 110 of the upper test substrate 100 is added to the lower test wafer 100.
  • the connection unit 710 can connect any one of the test circuits 110 to the chip under test 310.
  • FIG. 4A is a diagram illustrating a configuration example of the connection unit 710.
  • the connection unit 710 of this example includes a multiplexer 716.
  • the multiplexer 716 is electrically connected to the plurality of test circuit surface pads 712, selects any one of the test circuit surface pads 712, and is electrically connected to the connection surface pad 718.
  • the multiplexer 716 may receive a selection signal indicating which test circuit surface pad 712 should be selected from the control device 10.
  • the control device 10 may supply a selection signal to the multiplexer 716 through the control via hole 122. With such a configuration, various test circuits 110 can be connected to the chip under test 310.
  • the multiplexer 716 may receive a selection signal from the chip under test 310. That is, each chip under test 310 may select the test circuit 110 connected to itself. The chip under test 310 may select the test circuit 110 to be connected next according to its own test result, and data indicating the order of the test circuits 110 to be sequentially selected is received by the user or the like. It may be stored in the test chip 310 in advance.
  • FIG. 4B is a diagram illustrating another configuration example of the connection unit 710.
  • the connection portion 710 in this example includes a selection wiring 715.
  • the selection wiring 715 electrically connects one of the test circuit surface pads 712 to the corresponding connection surface pad 718.
  • the test system 200 preferably holds the connection unit 700 in a replaceable manner.
  • Various test circuits 110 can be connected to the chip under test 310 by using a plurality of types of connection units 700 having different connection relationships of the selection wiring 715 in the connection portion 710.
  • portions other than the selection wiring 715 in the connection unit 700 may be formed by a process such as optical exposure using a mask.
  • the selection wiring 715 may be formed by electron beam exposure. In the electron beam exposure, exposure is performed by controlling the irradiation direction of the electron beam and the like, so that exposure can be performed without using a mask. Therefore, a plurality of types of connection units 700 can be manufactured using a common mask. Further, since portions other than the selection wiring 715 can be formed by optical exposure, the connection unit 700 can be manufactured efficiently.
  • FIG. 5 is a diagram showing a connection example of the test circuit 110 and the surface pad 112 in each test substrate 100.
  • each test substrate 100 has a different configuration, but the test substrate 100 of this example may have the same configuration. .
  • the number of surface pads 112 corresponding to the number of test substrates 100 in the test substrate unit 400 may be formed on each test substrate 100 corresponding to one test circuit 110.
  • Each front surface pad 112 is electrically connected to the underlying wafer through a via hole and a back surface pad. That is, each surface pad 112 is electrically connected to the connection portion 710 of the connection unit 700 through the via hole formed in the test substrate 100 of each layer.
  • a multiplexer 170 may be formed for each test circuit 110 on each test substrate 100. Each multiplexer 170 selects which surface pad 112 the corresponding test circuit 110 is connected to. The multiplexer 170 may be supplied with a control signal indicating which surface pad 112 is selected from the control device 10.
  • each test circuit 110 can be connected to the connection portion 710. Further, even when any one of the test substrates 100 is replaced with another test substrate 100, each test circuit 110 can be connected to the connection portion 710.
  • the test system 200 may include a holding unit that holds each test substrate 100 in a replaceable manner.
  • FIG. 6 is a diagram showing another configuration example of the test board unit 400.
  • the test substrate unit 400 of this example is different from the configuration of the test substrate unit 400 described with reference to FIG. 2 in that the connection unit 700 is not provided.
  • the connecting portion 710 may be provided on the test substrate 100 closest to the wafer under test 300 among the plurality of test substrates 100.
  • the connection unit 710 is electrically connected to the test circuit 110 of the upper-layer test substrate 100 through a via hole in the same manner as the connection unit 710 described with reference to FIG. 2, and the connection unit 710 is provided.
  • the test circuit 110 in the test substrate 100 is also electrically connected. Then, one of the test circuits 110 is electrically connected to the corresponding chip under test 310.
  • test circuits 110 can be connected to the chip under test 310. Therefore, various tests can be performed on the chip under test 310.
  • the connection portion 710 is provided on the lowermost test substrate 100, the lowermost test substrate 100 does not have to be held interchangeably.
  • a test circuit 110 that is commonly used in a plurality of types of tests may be formed on the test substrate 100 at the lowermost layer.
  • the test circuit 110 of the lowermost test substrate 100 may be a power supply circuit that supplies power to the chip under test 310.
  • connection unit 700 may be a probe card.
  • the probe card may be a unit that is electrically connected to a plurality of chips to be tested 310 by providing probe pins on a printed circuit board or the like, for example.
  • connection unit 700 may use an anisotropic conductive sheet. The anisotropic conductive sheet is pressed by the pads of the test circuit 110 and the pads of the chip under test 310 to electrically connect these pads.
  • the connection portion 710 may include a selection wiring 715 as illustrated in FIG.
  • connection units 700 may be provided.
  • the test system 200 may include a connection unit 700 disposed between the test substrates 100 in addition to the connection unit 700 disposed between the test substrate 100 and the wafer under test 300.
  • the connection unit 700 disposed between the test substrates 100 may switch which pad on the lower test substrate 100 is connected to each pad on the upper test substrate 100.
  • FIG. 7 is a diagram illustrating an outline of a test system 200 in another example.
  • the test system 200 in this example tests a plurality of chips to be tested 310 using a plurality of test substrates 100 without having the connection portion 710. In this case, the test system 200 may not have the connection unit 700. Also in this example, each test substrate 100 may be provided with a test circuit 110 classified for each function for each test substrate 100.
  • the test circuit 110 formed on each of the test substrates 100 passes signals to and from the chip under test 310 via any of the input / output pads 312 of the chip under test 310.
  • the test circuit 110 selected by the connection unit 710 is connected to the chip under test 310.
  • all the test circuits 110 are connected to any of the chips under test 310.
  • the input / output pad 312 may be connected.
  • Each test substrate 100 may be provided corresponding to at least one input / output pad 312.
  • each test circuit 110 in each test substrate 100 may be connected to the input / output pad 312 corresponding to the test substrate 100 in the corresponding chip under test 310.
  • the test circuit 110 connected to the input / output pad 312 corresponding to the test substrate 100 can be connected to a plurality of test substrates.
  • the test chip 310 can be changed collectively.
  • a test circuit 110 for digital pattern input a test circuit 110 for control input, a test circuit 110 for digital pattern measurement, a test circuit 110 for power supply, and the like are provided on each test substrate 100 for each function. It may be formed by classification. With such a configuration, a digital test of the chip under test 310 may be performed.
  • a predetermined test substrate 100 may be replaced with another test substrate 100.
  • the analog test of the chip under test 310 may be performed by replacing the test substrate 100 for digital pattern input with the test substrate 100 for analog signal input.
  • the test substrate 100 corresponds to a plurality of input / output pads 312, a plurality of types of test circuits 110 corresponding to the plurality of input / output pads 312 are mixedly formed on the test substrate 100. It's okay.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

　被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、ウエハ毎に予め定められた機能を有する試験回路が、複数の被試験チップと対応してウエハ毎に複数形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路を電気的に接続する接続部と、試験回路を制御する制御装置とを備え、それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験システムを提供する。

Description

試験システムおよび試験用基板ユニット
　本発明は、半導体チップを試験する試験システムおよび試験用基板ユニットに関する。特に本発明は、半導体ウエハに形成された複数の半導体チップを試験する試験システムおよび試験用基板ユニットに関する。
　半導体チップの試験において、複数の半導体チップが形成された半導体ウエハの状態で、各半導体チップの良否を試験する装置が知られている（例えば、特許文献１参照）。当該装置は、複数の半導体チップと一括して電気的に接続可能なプローブカードを備えることが考えられる。
特開２００２－２２２８３９号公報 国際公開第２００３／０６２８３７号パンフレット
　一般にプローブカードは、プリント基板等を用いて形成される（例えば、特許文献２参照）。当該プリント基板に複数のプローブピンを形成することで、複数の半導体チップと一括して電気的に接続することができる。
　また、半導体チップの試験として、例えばＢＯＳＴ回路を用いる方法がある。このとき、プローブカードにＢＯＳＴ回路を搭載することも考えられるが、半導体ウエハの状態で複数の半導体チップを試験する場合、搭載すべきＢＯＳＴ回路が多数となり、ＢＯＳＴ回路をプローブカードのプリント基板に実装することが困難となる。
　また、半導体チップの試験として、半導体チップ内に設けたＢＩＳＴ回路を用いる方法も考えられる。しかし、当該方法は、半導体チップ内に、実動作に用いない回路を形成するので、半導体チップの実動作回路を形成する領域が小さくなってしまう。
　また、半導体チップの試験には、半導体チップが消費する直流電力が仕様を満たすか等を判定する直流試験、入力信号に対して半導体チップが所定の出力信号を出力するか等を判定するファンクション試験、半導体チップが出力する信号の特性が仕様を満たすか等を判定するアナログ試験のように、多様な試験がある。しかし、プリント基板に設けたＢＯＳＴ回路、または、半導体チップ内のＢＩＳＴ回路では、これらの多様な試験を行うことは困難となる。
　そこで本発明は、上記の課題を解決することのできる試験システムおよび試験用基板ユニットを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　上記課題を解決するために、本発明の第１の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路が生成した信号を伝送する接続部と、それぞれの試験回路を制御する制御装置とを備える試験システムを提供する。
　本発明の第２の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路が生成した信号を伝送する接続部とを備える試験用基板ユニットを提供する。
　本発明の第３の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの試験回路を制御する制御装置とを備え、それぞれの試験用基板には、基板毎に予め定められた機能を有する試験回路が形成される試験システムを提供する。
　本発明の第４の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板を備え、それぞれの試験用基板には、基板毎に予め定められた機能を有する試験回路が形成される試験用基板ユニットを提供する。
　なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
試験システム２００における試験の概要を説明する図である。 それぞれの試験用基板１００に設けられる試験回路１１０の例を示す図である。 試験用基板ユニット４００および被試験ウエハ３００の断面図の一例である。 図４（ａ）は、接続部７１０の構成例を示す図である。図４（ｂ）は、接続部７１０の他の構成例を示す図である。 それぞれの試験用基板１００における、 試験用基板ユニット４００の他の構成例を示す図である。 他の例における試験システム２００の概要を説明する図である。
符号の説明
１０・・・制御装置、１００・・・試験用基板、１１０・・・試験回路、１１２・・・表面パッド、１１４・・・裏面パッド、１１６・・・信号用ビアホール、１１８・・・制御用パッド、１２２・・・制御用ビアホール、１２４・・・配線、１２６・・・制御用配線、１２８・・・表面パッド、１３０・・・バイパス用ビアホール、１３２・・・裏面パッド、１５０・・・異方性導電シート、１６０・・・バンプ付メンブレン、１７０・・・マルチプレクサ、２００・・・試験システム、３００・・・被試験ウエハ、３１０・・・被試験チップ、３１２・・・入出力パッド、４００・・・試験用基板ユニット、７００・・・接続用ユニット、７１０・・・接続部、７１１・・・設定レジスタ、７１２・・・試験回路用表面パッド、７１４・・・配線、７１５・・・選択配線、７１６・・・マルチプレクサ、７１８・・・接続用表面パッド、７２０・・・接続用裏面パッド、７２２・・・接続用ビアホール、７３０・・・制御用パッド
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、試験システム２００における試験の概要を説明する図である。試験システム２００は、試験用基板ユニット４００を用いて、被試験ウエハ３００のそれぞれの被試験チップ３１０を試験する。
　試験システム２００は、制御装置１０および試験用基板ユニット４００を備える。試験用基板ユニット４００は、被試験ウエハ３００に形成された複数の被試験チップ３１０と一括して信号を受け渡し可能に接続され、それぞれの被試験チップ３１０を並列に試験する。例えば、試験用基板ユニット４００は、複数の被試験チップ３１０に対応して設けられた複数の試験回路１１０を有してよい。それぞれの試験回路１１０は、対応する被試験チップ３１０を試験してよい。また、試験回路１１０は、対応する被試験チップ３１０における試験対象の複数のピンに対応して設けられてよく、被試験チップ３１０における試験対象のピン毎に設けられてもよい。
　制御装置１０は、試験用基板ユニット４００を制御して、それぞれの被試験チップ３１０を試験させる。例えば制御装置１０は、それぞれの試験回路１１０に、試験を開始させるトリガ信号等を供給してよい。
　試験用基板ユニット４００は、複数の試験用基板１００および接続用ユニット７００を有する。なお、図１においては、２つの試験用基板１００を有する試験用基板ユニット４００を一例として示す。
　試験用基板１００および接続用ユニット７００のそれぞれは、被試験ウエハ３００と同一の半導体材料で形成されてよい。例えばこれらの基板は、シリコンウエハであってよい。また、試験用基板１００および接続用ユニット７００のそれぞれは、被試験ウエハ３００と略同一の直径を有してよい。本例の試験システム２００は、被試験ウエハ３００と略同一の直径の半導体ウエハを接続用ユニット７００として用いて、複数の被試験チップ３１０と一括して電気的に接続する。
　それぞれの試験用基板１００は、ウエハ毎に予め定められた機能を有する試験回路１１０が、複数の被試験チップ３１０と対応して基板毎に複数形成される。例えば、異なる試験用基板１００には、異なる機能の試験回路１１０が形成されてよい。より具体的には、第１の試験用基板１００－１には、被試験チップ３１０の直流試験を行う試験回路１１０－１が、それぞれの被試験チップ３１０と一対一に対応して形成されてよい。また、第２の試験用基板１００－２には、被試験チップ３１０のアナログ試験を行う試験回路１１０－２が、それぞれの被試験チップ３１０と一対一に対応して形成されてよい。なお、図１においては、それぞれの試験用基板１００において、一つの被試験チップ３１０に対応する試験回路１１０を示して、他の試験回路１１０の表示を省略する。
　また、それぞれの試験用基板１００は、多層に重ねて配置される。例えば、第１の試験用基板１００－１の裏面と、第２の試験用基板１００－２の表面とが、異方性導電シート等を介して貼りあわされてよい。
　接続用ユニット７００は、被試験ウエハ３００に対して最も近い側の試験用基板１００と、被試験ウエハ３００との間に設けられる。本例の接続用ユニット７００は、第２の試験用基板１００－２と、被試験ウエハ３００との間に設けられ、第２の試験用基板１００－２に設けられたパッドと、被試験ウエハ３００に設けられたパッドとの間の信号伝送路を接続する。
　接続用ユニット７００は、複数の被試験チップ３１０に対応して、複数の接続部７１０を有する。例えば接続用ユニット７００は、複数の被試験チップ３１０と一対一に対応して、複数の接続部７１０を有してよい。なお、図１においては、一つの被試験チップ３１０に対応する接続部７１０を示して、他の接続部７１０の表示を省略する。
　それぞれの接続部７１０は、いずれかの試験用基板１００に設けられた試験回路１１０が生成した信号を、それぞれの被試験チップ３１０に供給する。例えば、それぞれの接続部７１０は、いずれかの試験回路１１０からの信号伝送路を、それぞれの被試験チップ３１０に接続してよい。当該信号伝送路は、電気信号の伝送路、または、光信号の伝送路等を含んでよい。また、当該信号伝送路の一部は、静電結合、誘導結合等の非接触の伝送路を含んでもよい。以下では、当該信号伝送路として、電気信号の伝送路を用いた例を説明する。それぞれの接続部７１０は、対応する被試験チップ３１０に、いずれの試験用基板１００の試験回路１１０を接続するかを切り替え可能に設けられてよい。また、それぞれの接続部７１０は、対応する被試験チップ３１０に、予め定められた試験用基板１００の試験回路１１０を接続してもよい。
　つまり、それぞれの接続部７１０は、対応する被試験チップ３１０に、いずれの機能を有する試験回路１１０を接続するかを定める。このような構成により、被試験ウエハ３００の近傍に設けた試験用基板１００等を用いて、被試験チップ３１０に対して多様な試験を行うことができる。また、従来の試験装置では、短針、ケーブル等を介して試験に用いる信号を伝送していたが、本例の試験システム２００では、試験回路１１０と、被試験チップ３１０との伝送路長を短くすることができるので、より精度よく被試験チップ３１０を試験することができる。また、被試験ウエハ３００および接続用ユニット７００の基板材料が同一であるので、これらのウエハの熱膨張率を略同一とすることができ、被試験ウエハ３００および接続用ユニット７００の間の電気的な接続の信頼性を向上させることができる。
　なお接続部７１０は、それぞれの試験用基板１００に設けられた試験回路１１０と、それぞれ電気的に接続されてよい。この場合、それぞれの試験用基板１００には、接続用ユニット７００に対して遠い側の試験用基板１００に設けられる試験回路１１０を、接続用ユニット７００に対して近い側の試験用基板１００にバイパスして接続するビアホールが形成される。例えば、第１の試験用基板１００－１に設けられた試験回路１１０は、第２の試験用基板１００－２に設けられたビアホールを介して接続部７１０に電気的に接続する。
　接続部７１０は、複数のビアホールを介して、対応する複数の試験回路１１０と電気的に接続されてよい。そして、接続部７１０は、対応する被試験チップ３１０を、いずれかのビアホールを介して、いずれか一つの試験回路１１０に電気的に接続してよい。
　図２は、それぞれの試験用基板１００に設けられる試験回路１１０の例を示す図である。なお、図２においては、それぞれの試験用基板１００に設けられる試験回路１１０を、それぞれ一つずつ示す。上述したように、それぞれの試験用基板１００には、ウエハ毎に予め定められた機能を有する試験回路１１０が設けられる。
　例えば、第１の試験用基板１００－１には、被試験チップ３１０の直流試験を行う試験回路１１０－１が設けられてよい。直流試験とは、例えば被試験チップ３１０に供給される電源電圧または電源電流が、所定の範囲内であるか否かを判定する試験であってよい。
　また、第２の試験用基板１００－２には、被試験チップ３１０のアナログ試験を行う試験回路１１０－２が設けられてよい。アナログ試験とは、例えば被試験チップ３１０が出力する信号のアナログ波形が、所定の仕様を満たすか否かを判定する試験であってよい。
　また、第３の試験用基板１００－３には、被試験チップ３１０のファンクション試験を行う試験回路１１０－３が設けられてよい。ファンクション試験とは、例えば被試験チップ３１０に所定の論理パターンを入力したときに、被試験チップ３１０が出力する応答信号の論理パターンが、所定の期待値パターンと一致するか否かを判定する試験であってよい。
　なお、試験システム２００が実行する試験は、上記の試験に限られない。例えば、被試験チップ３１０のスキャン試験、ジッタ耐力試験等のように、様々な試験に対応する試験回路１１０を、試験用基板１００に設けてよい。
　また、被試験ウエハ３００に近い側の試験用基板１００に設けられる試験回路１１０ほど、より高い周波数の信号を生成して被試験チップ３１０を試験してよい。例えば、直流試験を行う試験回路１１０は、高周波のアナログ試験を行う試験回路１１０よりも、より被試験ウエハ３００に遠い側の試験用基板１００に設けられてよい。つまり、高周波の信号を用いて被試験チップ３１０を試験する試験回路１１０を被試験チップ３１０の近くに配置することで、高周波信号の伝送距離を短くすることでき、より精度よく被試験チップ３１０を試験することができる。
　接続部７１０は、上述したように、いずれかの試験用基板１００に設けられた試験回路１１０を、対応する被試験チップ３１０に接続する。接続部７１０は、いずれかの試験回路１１０を選択するマルチプレクサを有してよい。この場合、接続用ユニット７００には、それぞれの接続部７１０ごとに、設定レジスタ７１１が設けられてよい。
　設定レジスタ７１１は、予め書き込まれた設定情報に対応する試験回路１１０を、接続部７１０に選択させる。制御装置１０は、設定レジスタ７１１に当該設定情報を書き込んでよい。制御装置１０は、それぞれの設定レジスタ７１１に同一の設定情報を書き込んでよく、異なる設定情報を書き込んでもよい。このように、被試験チップ３１０の近傍に設けた複数種類の試験回路１１０を用いることで、被試験チップ３１０に対して多様な試験を精度よく行うことができる。
　図３は、試験用基板ユニット４００および被試験ウエハ３００の断面図の一例である。上述したように、それぞれの試験回路１１０は、それぞれの試験用基板１００に形成されるビアホールを介して、接続部７１０に電気的に接続される。
　例えば、最上層の第１の試験用基板１００－１には、複数の試験回路１１０－１、複数の信号用ビアホール１１６－１、複数の表面パッド１１２－１、複数の裏面パッド１１４－１、複数の配線１２４、制御用配線１２６、制御用パッド１１８、および、制御用ビアホール１２２－１が形成される。なお、これらの構成は、光学露光等の半導体プロセスで形成されてよい。
　試験回路１１０－１は、第１の試験用基板１００－１の表面に形成されてよい。それぞれの試験回路１１０－１は、第１の試験用基板１００－１の表面に形成された配線１２４を介して表面パッド１１２－１に電気的に接続される。表面パッド１１２－１は、第１の試験用基板１００－１の裏面に設けられた裏面パッド１１４－１と、信号用ビアホール１１６－１を介して電気的に接続される。
　また、制御用パッド１１８－１は、制御装置１０と電気的に接続されてよい。制御用パッド１１８－１は、制御装置１０から与えられる制御信号を、それぞれの試験回路１１０－１に供給してよい。また、制御用パッド１１８－１は、制御用ビアホール１２２－１を介して、第２の試験用基板１００－２の制御用パッド１１８－２に電気的に接続される。これにより、制御装置１０からの制御信号を、全ての試験回路１１０に供給する。
　なお、第１の試験用基板１００－１の裏面に設けられたそれぞれのパッドは、異方性導電シート１５０を介して、第２の試験用基板１００－２の表面に設けられたそれぞれのパッドに電気的に接続されてよい。第１の試験用基板１００－１に接続される第２の試験用基板１００－２には、第１の試験用基板１００－１の構成に加え、複数のバイパス用の表面パッド１２８－２、複数のバイパス用ビアホール１３０－２、および、複数のバイパス用の裏面パッド１３２－２が更に形成される。
　複数のバイパス用の表面パッド１２８－２は、当該試験用基板１００の上層の試験用基板１００の複数の裏面パッドと一対一に対応して設けられる。それぞれのバイパス用の表面パッド１２８－２は、対応する裏面パッドと電気的に接続される。
　複数のバイパス用の裏面パッド１３２－２は、複数のバイパス用の表面パッド１２８－２と一対一に対応して、試験用基板１００の裏面に設けられる。また、複数のバイパス用ビアホール１３０－２は、複数のバイパス用の表面パッド１２８－２と一対一に対応して設けられる。それぞれのバイパス用ビアホール１３０－２は、対応する表面パッド１２８－２および裏面パッド１３２－２を電気的に接続する。
　また、接続用ユニット７００には、複数の接続部７１０、複数の試験回路用表面パッド７１２、複数の配線７１４、複数の接続用表面パッド７１８、複数の接続用裏面パッド７２０、および、複数の接続用ビアホール７２２が形成される。複数の試験回路用表面パッド７１２は、接続用ユニット７００に対向して設けられる試験用基板１００の裏面パッドと、一対一に対応して設けられ、電気的に接続される。また、接続用ユニット７００には、制御用信号を受け取る制御用パッド７３０が設けられてよい。
　接続部７１０は、対応する複数の試験回路用表面パッド７１２と電気的に接続される。これにより、接続部７１０は、各層の試験回路１１０と電気的に接続される。接続部７１０は、いずれかの試験回路用表面パッド７１２を、接続用表面パッド７１８に電気的に接続する。これにより、それぞれの接続部７１０は、いずれかの層の試験回路１１０を、対応する接続用表面パッド７１８に電気的に接続する。
　それぞれの接続用表面パッド７１８は、接続用ビアホール７２２を介して接続用裏面パッド７２０に電気的に接続される。それぞれの接続用裏面パッド７２０は、異方性導電シート１５０およびバンプ付メンブレン１６０を介して、被試験ウエハ３００のパッドに電気的に接続される。
　このように、それぞれの試験用基板１００に、当該試験用基板１００の試験回路１１０に対応する信号用ビアホール１１６に加え、より上層側の試験用基板１００の試験回路１１０を、より下層側のウエハにバイパスするバイパス用ビアホール１３０を設けることで、各層の試験用基板１００毎に一つずつの試験回路１１０を、それぞれの接続部７１０に接続することができる。このため、接続部７１０は、これらの試験回路１１０のうち、いずれかの試験回路１１０を被試験チップ３１０に接続させることができる。
　図４（ａ）は、接続部７１０の構成例を示す図である。本例の接続部７１０は、マルチプレクサ７１６を有する。マルチプレクサ７１６は、複数の試験回路用表面パッド７１２と電気的に接続され、いずれかの試験回路用表面パッド７１２を選択して、接続用表面パッド７１８と電気的に接続させる。マルチプレクサ７１６は、制御装置１０から、いずれの試験回路用表面パッド７１２を選択すべきかを示す選択信号が与えられてよい。制御装置１０は、制御用ビアホール１２２を介して、マルチプレクサ７１６に選択信号を供給してよい。このような構成により、被試験チップ３１０に多様な試験回路１１０を接続させることができる。
　また、マルチプレクサ７１６は、被試験チップ３１０から選択信号を受け取ってもよい。つまり、それぞれの被試験チップ３１０が、自己に接続される試験回路１１０を選択してよい。被試験チップ３１０は、自己の試験結果に応じて、次に接続されるべき試験回路１１０を選択してよく、また、順次選択すべき試験回路１１０の順番を示すデータが、使用者等により被試験チップ３１０に予め格納されてもよい。
　図４（ｂ）は、接続部７１０の他の構成例を示す図である。本例の接続部７１０は、選択配線７１５を有する。選択配線７１５は、対応する接続用表面パッド７１８に、いずれかの試験回路用表面パッド７１２を電気的に接続する。接続部７１０が、図４（ｂ）に示す構成を有する場合、試験システム２００は、接続用ユニット７００を交換可能に保持することが好ましい。接続部７１０における選択配線７１５の接続関係が異なる複数種類の接続用ユニット７００を用いることで、被試験チップ３１０に多様な試験回路１１０を接続することができる。
　また、接続用ユニット７００における選択配線７１５以外の部分を、マスクを用いた光学露光等の工程で形成してよい。また、選択配線７１５は、電子ビーム露光により形成してよい。電子ビーム露光は、電子ビームの照射方向等を制御して露光するので、マスクを用いずに露光することができる。このため、複数種類の接続用ユニット７００を、共通のマスクを用いて製造することができる。また、選択配線７１５以外の部分は、光学露光で形成できるので、効率よく接続用ユニット７００を製造することができる。
　図５は、それぞれの試験用基板１００における、試験回路１１０および表面パッド１１２の接続例を示す図である。なお、図３に関連して説明した試験用基板ユニット４００では、それぞれの試験用基板１００は異なる構成を有しているが、本例の試験用基板１００は、同一の構成を有してよい。
　それぞれの試験用基板１００には、一つの試験回路１１０に対応して、試験用基板ユニット４００における試験用基板１００の枚数に応じた個数の表面パッド１１２が形成されてよい。それぞれの表面パッド１１２は、ビアホールおよび裏面パッドを介して、下層のウエハに電気的に接続される。つまり、それぞれの表面パッド１１２は、各層の試験用基板１００に形成されたビアホールを介して、接続用ユニット７００の接続部７１０に電気的に接続される。
　また、それぞれの試験用基板１００には、試験回路１１０毎に、マルチプレクサ１７０が形成されてよい。それぞれのマルチプレクサ１７０は、対応する試験回路１１０を、いずれの表面パッド１１２に接続するかを選択する。マルチプレクサ１７０には、制御装置１０から、いずれの表面パッド１１２を選択するかを示す制御信号が与えられてよい。
　このように、それぞれの試験用基板１００に同一構成の表面パッド１１２およびビアホール等を設けることで、接続部７１０に接続されるビアホールを、最上層の試験用基板１００まで延伸させることができる。このとき、異なる試験用基板１００における接続部７１０は、異なる位置の表面パッド１１２を選択する。また、同一の試験用基板１００における接続部７１０は、同一位置の表面パッド１１２を選択する。これにより、複数の試験用基板１００を積層する順番を変更しても、それぞれの試験回路１１０を接続部７１０に接続することができる。また、いずれかの試験用基板１００を他の試験用基板１００に交換した場合であっても、それぞれの試験回路１１０を接続部７１０に接続することができる。試験システム２００は、それぞれの試験用基板１００を交換可能に保持する保持部を備えてよい。
　図６は、試験用基板ユニット４００の他の構成例を示す図である。本例の試験用基板ユニット４００は、図２に関連して説明した試験用基板ユニット４００の構成に対して、接続用ユニット７００を有さない点で相違する。
　この場合、接続部７１０は、複数の試験用基板１００のうち、被試験ウエハ３００に対して最も近い側の試験用基板１００に設けられてよい。接続部７１０は、図２に関連して説明した接続部７１０と同様に、上層の試験用基板１００の試験回路１１０と、ビアホールを介して電気的に接続され、且つ、接続部７１０が設けられた試験用基板１００における試験回路１１０とも電気的に接続される。そして、いずれかの試験回路１１０を、対応する被試験チップ３１０に電気的に接続する。
　このような構成によっても、被試験チップ３１０に多様な試験回路１１０を接続することができる。このため、被試験チップ３１０に対して多様な試験を行うことができる。また本例では、最下層の試験用基板１００に接続部７１０が設けられるので、最下層の試験用基板１００は、交換可能に保持されなくてよい。また、最下層の試験用基板１００には、複数種類の試験で共通に用いられる試験回路１１０が形成されてよい。例えば、最下層の試験用基板１００の試験回路１１０は、被試験チップ３１０に電源電力を供給する電源回路であってよい。
　以上においては、接続用ユニット７００として半導体ウエハを用いる例を説明したが、他の例においては、接続用ユニット７００は、プローブカードであってもよい。プローブカードは、例えばプリント基板等にプローブピンを設けることで、複数の被試験チップ３１０と電気的に接続されるユニットであってよい。また、接続用ユニット７００は、異方性導電シートを用いたものであってもよい。異方性導電シートは、試験回路１１０のパッドおよび被試験チップ３１０のパッドにより押圧されることで、これらのパッドを電気的に接続させる。これらの場合、接続部７１０は、図４（ｂ）に示すように、選択配線７１５を有してよい。
　また、接続用ユニット７００は、複数設けられてよい。例えば、試験システム２００は、試験用基板１００および被試験ウエハ３００の間に配置される接続用ユニット７００に加え、それぞれの試験用基板１００の間に配置される接続用ユニット７００を備えてよい。試験用基板１００の間に配置される接続用ユニット７００は、上層の試験用基板１００におけるそれぞれのパッドを、下層の試験用基板１００におけるいずれのパッドに接続するかを切り替えてよい。
　図７は、他の例における試験システム２００の概要を説明する図である。本例における試験システム２００は、接続部７１０を有さずに、複数の試験用基板１００を用いて、複数の被試験チップ３１０を試験する。この場合、試験システム２００は、接続用ユニット７００を有さなくともよい。なお本例においても、それぞれの試験用基板１００には、機能毎に分類された試験回路１１０が、試験用基板１００毎に設けられてよい。
　本例において、それぞれの試験用基板１００に形成された試験回路１１０は、被試験チップ３１０のいずれかの入出力パッド３１２を介して、被試験チップ３１０と信号を受け渡す。接続部７１０を有する試験システム２００においては、接続部７１０により選択された試験回路１１０が被試験チップ３１０と接続されたが、本例においては、全ての試験回路１１０が、被試験チップ３１０のいずれかの入出力パッド３１２と接続されてよい。
　それぞれの試験用基板１００は、少なくとも一つの入出力パッド３１２と対応して設けられてよい。この場合、それぞれの試験用基板１００におけるそれぞれの試験回路１１０は、対応する被試験チップ３１０において、当該試験用基板１００に対応する入出力パッド３１２に接続されてよい。このような構成により、それぞれの試験用基板１００を他の種類の試験用基板１００と交換することで、当該試験用基板１００に対応する入出力パッド３１２に接続する試験回路１１０を、複数の被試験チップ３１０に対して一括して変更することができる。
　また、一例としてデジタルパターン入力用の試験回路１１０、制御入力用の試験回路１１０、デジタルパターン測定用の試験回路１１０、電源供給用の試験回路１１０等が、機能毎にそれぞれの試験用基板１００に分類して形成されてよい。このような構成で、被試験チップ３１０のデジタル試験を行ってよい。
　また、他の試験を行う場合、所定の試験用基板１００を、他の試験用基板１００に交換してよい。例えば、デジタルパターン入力用の試験用基板１００等を、アナログ信号入力用の試験用基板１００等に交換することで、被試験チップ３１０のアナログ試験を行ってよい。なお、試験用基板１００が、複数の入出力パッド３１２と対応するような場合、当該試験用基板１００には、複数の入出力パッド３１２と対応する複数種類の試験回路１１０が混在して形成されてよい。
　以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (12)

  1. 　被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、
    　それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
    　それぞれの前記被試験チップに、いずれかの前記試験用基板に設けられた前記試験回路が生成した信号を伝送する接続部と、
    　それぞれの前記試験回路を制御する制御装置と
    　を備える試験システム。
  2. 　それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される
    　請求項１に記載の試験システム。
  3. 　前記試験システムは、前記被試験ウエハに対して最も近い側の前記試験用基板と、前記被試験ウエハとの間に設けられる接続用ユニットを更に備え、
    　前記接続部は、前記接続用ユニットにおいて、前記複数の被試験チップに対応して設けられ、対応する前記被試験チップを、いずれか一つの前記試験回路からの信号伝送路に接続する
    　請求項２に記載の試験システム。
  4. 　それぞれの前記試験用基板には、前記被試験ウエハに対して遠い側の前記試験用基板に設けられる前記試験回路を、被試験ウエハに対して近い側の前記試験用基板にバイパスして接続するビアホールが形成される
    　請求項３に記載の試験システム。
  5. 　それぞれの前記接続部は、前記ビアホールを介して、前記試験用基板毎に一つずつの前記試験回路と電気的に接続される
    　請求項４に記載の試験システム。
  6. 　それぞれの前記接続部は、いずれの前記試験回路を、対応する前記被試験チップに電気的に接続するかを切り替える
    　請求項５に記載の試験システム。
  7. 　それぞれの前記接続部は、対応する前記被試験チップに電気的に接続される接続パッドを、対応する複数の前記ビアホールのうち、いずれか一つに電気的に接続する選択配線を有する
    　請求項４に記載の試験システム。
  8. 　前記被試験ウエハに近い側の前記試験用基板に設けられる前記試験回路ほど、より高周波の信号を生成する
    　請求項１に記載の試験システム。
  9. 　前記接続部は、複数の前記試験用基板のうち前記被試験ウエハに対して最も近い側の前記試験用基板に設けられる
    　請求項１に記載の試験システム。
  10. 　被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、
    　それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
    　それぞれの前記被試験チップに、いずれかの前記試験用基板に設けられた前記試験回路が生成した信号を伝送する接続部と
    　を備える試験用基板ユニット。
  11. 　被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、
    　それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
    　それぞれの前記試験回路を制御する制御装置と
    　を備え、
    　それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験システム。
  12. 　被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、
    　それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板を備え、
    　それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験用基板ユニット。
PCT/JP2008/060175 2008-06-02 2008-06-02 試験システムおよび試験用基板ユニット WO2009147723A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2008/060175 WO2009147723A1 (ja) 2008-06-02 2008-06-02 試験システムおよび試験用基板ユニット
KR1020107025263A KR101147677B1 (ko) 2008-06-02 2008-06-02 시험 시스템 및 시험용 기판 유닛
JP2010515693A JP5269897B2 (ja) 2008-06-02 2008-06-02 試験システムおよび試験用基板ユニット
TW098118195A TWI387762B (zh) 2008-06-02 2009-06-02 測試系統以及測試用基板單元
US12/953,352 US8466702B2 (en) 2008-06-02 2010-11-23 Test system and substrate unit for testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060175 WO2009147723A1 (ja) 2008-06-02 2008-06-02 試験システムおよび試験用基板ユニット

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/953,352 Continuation US8466702B2 (en) 2008-06-02 2010-11-23 Test system and substrate unit for testing

Publications (1)

Publication Number Publication Date
WO2009147723A1 true WO2009147723A1 (ja) 2009-12-10

Family

ID=41397814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/060175 WO2009147723A1 (ja) 2008-06-02 2008-06-02 試験システムおよび試験用基板ユニット

Country Status (5)

Country Link
US (1) US8466702B2 (ja)
JP (1) JP5269897B2 (ja)
KR (1) KR101147677B1 (ja)
TW (1) TWI387762B (ja)
WO (1) WO2009147723A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011163807A (ja) * 2010-02-05 2011-08-25 Advantest Corp 電子部品試験装置
TWI678748B (zh) * 2018-10-18 2019-12-01 大陸商蘇州工業園區雨竹半導體有限公司 將測試樣品自晶圓基材分離方法
JP2021028993A (ja) * 2020-11-25 2021-02-25 東京エレクトロン株式会社 検査システム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201245732A (en) * 2011-05-05 2012-11-16 Novatek Microelectronics Corp Test chip and test system for integrated circuit chip using the same
KR200458004Y1 (ko) * 2011-06-21 2012-01-16 이화랑 방열수단이 구비된 엘이디 형광등
CN102520340B (zh) * 2012-01-06 2016-08-03 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
US10295588B2 (en) * 2016-12-22 2019-05-21 Xcelsis Corporation Wafer testing without direct probing
KR102066801B1 (ko) * 2018-12-20 2020-01-15 재단법인 한국기계전기전자시험연구원 전류 및 전압 수집 장치
CN109841535B (zh) * 2019-01-31 2022-04-15 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示面板、显示装置
US11378618B2 (en) * 2020-04-29 2022-07-05 Innolux Corporation Method for manufacturing electronic device having a seed layer on a substrate
CN115050727B (zh) * 2022-08-15 2022-11-15 之江实验室 晶圆处理器及用于其的电路自测试和供电管理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
JP2003139799A (ja) * 2002-07-15 2003-05-14 Advantest Corp プローブカードおよびその製造方法
JP2004288911A (ja) * 2003-03-24 2004-10-14 Casio Comput Co Ltd 半導体ウエハ試験装置およびその試験方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2002222839A (ja) 2001-01-29 2002-08-09 Advantest Corp プローブカード
CN100590438C (zh) 2002-01-25 2010-02-17 株式会社爱德万测试 探针卡及探针卡的制造方法
KR100717479B1 (ko) * 2002-10-31 2007-05-14 주식회사 아도반테스토 시험 장치를 위한 접속 유닛
TWI229740B (en) 2004-01-29 2005-03-21 Advanced Semiconductor Eng Apparatus and method for measuring substrate units on substrate
JP4343124B2 (ja) * 2005-02-04 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
TW200745572A (en) 2006-06-09 2007-12-16 Visera Technologies Co Ltd Manufacturing method of wafer-level testing circuit board, and the structure thereof
US7649366B2 (en) * 2006-09-01 2010-01-19 Formfactor, Inc. Method and apparatus for switching tester resources
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US7847572B2 (en) * 2008-06-01 2010-12-07 Advantest Corporation Test system, electronic device, and test apparatus
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
WO2010096711A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, and methods of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210685A (ja) * 1999-11-19 2001-08-03 Hitachi Ltd テストシステムおよび半導体集積回路装置の製造方法
JP2003139799A (ja) * 2002-07-15 2003-05-14 Advantest Corp プローブカードおよびその製造方法
JP2004288911A (ja) * 2003-03-24 2004-10-14 Casio Comput Co Ltd 半導体ウエハ試験装置およびその試験方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011163807A (ja) * 2010-02-05 2011-08-25 Advantest Corp 電子部品試験装置
US8749255B2 (en) 2010-02-05 2014-06-10 Advantest Corporation Electronic device test apparatus
TWI678748B (zh) * 2018-10-18 2019-12-01 大陸商蘇州工業園區雨竹半導體有限公司 將測試樣品自晶圓基材分離方法
JP2021028993A (ja) * 2020-11-25 2021-02-25 東京エレクトロン株式会社 検査システム

Also Published As

Publication number Publication date
JP5269897B2 (ja) 2013-08-21
KR20110005713A (ko) 2011-01-18
JPWO2009147723A1 (ja) 2011-10-20
KR101147677B1 (ko) 2012-05-21
TW201005305A (en) 2010-02-01
US20110128031A1 (en) 2011-06-02
US8466702B2 (en) 2013-06-18
TWI387762B (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
JP5269897B2 (ja) 試験システムおよび試験用基板ユニット
KR101240238B1 (ko) 반도체 디바이스 테스터용 인터페이스 장치
JP5282082B2 (ja) プローブ装置および試験システム
US20080116910A1 (en) Apparatus for mass die testing
WO2010075815A1 (zh) 集成电路并行测试方法、装置和系统
KR101265974B1 (ko) 프로브 장치 및 시험 시스템
US8378700B2 (en) Wafer unit for testing semiconductor chips and test system
WO2009147720A1 (ja) 半導体ウエハ、半導体回路、試験用基板、および、試験システム
JP5461394B2 (ja) 試験用ウエハユニットおよび試験システム
WO2010044143A1 (ja) 試験装置および製造方法
JP2001343433A (ja) 半導体テスト装置
JPWO2005088324A1 (ja) 半導体デバイス試験装置及びデバイスインターフェースボード
JP5341464B2 (ja) プローブカード
KR101138201B1 (ko) 시험용 웨이퍼, 시험 시스템, 및, 반도체 웨이퍼
JP2008028251A (ja) 半導体デバイス検査装置
JP2018132459A (ja) 半導体ウェハ並びにそれを用いたプローブテスト
JP2008226286A (ja) 半導体装置のテスト方法及びテスト装置
JP2004193253A (ja) 半導体ウェーハ検査用プローブの検査装置及び検査方法
JP2012220226A (ja) 検査システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08764988

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515693

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107025263

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08764988

Country of ref document: EP

Kind code of ref document: A1