JP2002222839A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JP2002222839A JP2002222839A JP2001020236A JP2001020236A JP2002222839A JP 2002222839 A JP2002222839 A JP 2002222839A JP 2001020236 A JP2001020236 A JP 2001020236A JP 2001020236 A JP2001020236 A JP 2001020236A JP 2002222839 A JP2002222839 A JP 2002222839A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- card
- probe card
- cards
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】 製造・運用コストの低減を図る。
【解決手段】 プローブピン１３が実装されるプローブ
基板３１が基板３１ａと３１ｂとに分割されて、それぞ
れプローブピン１３が実装されている構造とし、それら
分割されてなるカード３２，３３を一体化してプローブ
カード３４を構成する。分割した分、１枚の基板に実装
するプローブピンの数は少なくなり、個々のカードの製
造歩留りが大幅に向上し、プローカード全体としての歩
留りも大幅に向上する。また、メンテナンスも片方ずつ
別々に行うことができ、さらに一方のカードのプローブ
ピンが破損した場合でも他方のカードは問題なく使用す
ることができる。
基板３１が基板３１ａと３１ｂとに分割されて、それぞ
れプローブピン１３が実装されている構造とし、それら
分割されてなるカード３２，３３を一体化してプローブ
カード３４を構成する。分割した分、１枚の基板に実装
するプローブピンの数は少なくなり、個々のカードの製
造歩留りが大幅に向上し、プローカード全体としての歩
留りも大幅に向上する。また、メンテナンスも片方ずつ
別々に行うことができ、さらに一方のカードのプローブ
ピンが破損した場合でも他方のカードは問題なく使用す
ることができる。
Description
【０００１】
【発明の属する技術分野】この発明はＩＣチップやＬＳ
Ｉチップ等のウェハ段階での試験において使用されるプ
ローブカードに関する。
Ｉチップ等のウェハ段階での試験において使用されるプ
ローブカードに関する。
【０００２】
【従来の技術】図３はこの種のプローブカードの従来構
成の概略を示したものであり、プローブカード１１はプ
ローブ基板１２に多数のプローブピン１３が実装されて
構成されている。プローブピン１３は図では省略してい
るが、例えば数百ピンから数千ピン実装されている。な
お、図３Ｃにおいてはプローブピン１３の図示を簡略化
し、その先端位置のみを点で示しており、また二点鎖線
の枠は１チップ分を示す。
成の概略を示したものであり、プローブカード１１はプ
ローブ基板１２に多数のプローブピン１３が実装されて
構成されている。プローブピン１３は図では省略してい
るが、例えば数百ピンから数千ピン実装されている。な
お、図３Ｃにおいてはプローブピン１３の図示を簡略化
し、その先端位置のみを点で示しており、また二点鎖線
の枠は１チップ分を示す。
【０００３】プローブ基板１２のプローブピン１３実装
面と反対面の周縁部にはパッドが周上に配列形成され、
各パッドはそれぞれ対応するプローブピン１３と所要の
パターン、スルーホールを介して電気的に接続されてい
る。図３Ａ中、１４は多数のパッドが配列形成されてい
る電気信号授受部を示し、個々のパッドの図示は省略し
ている。電気信号授受部１４はプローブカード１１が実
装されるテストフィクスチャとの電気的接続を担う部分
であって、単なるパッド配列に替えて例えばコネクタが
実装される場合もある。
面と反対面の周縁部にはパッドが周上に配列形成され、
各パッドはそれぞれ対応するプローブピン１３と所要の
パターン、スルーホールを介して電気的に接続されてい
る。図３Ａ中、１４は多数のパッドが配列形成されてい
る電気信号授受部を示し、個々のパッドの図示は省略し
ている。電気信号授受部１４はプローブカード１１が実
装されるテストフィクスチャとの電気的接続を担う部分
であって、単なるパッド配列に替えて例えばコネクタが
実装される場合もある。
【０００４】図４は上記のようなプローブカード１１を
使用してウェハ試験を行う装置の一例として、ＬＳＩウ
ェハを試験する装置の概要を示したものである。ＬＳＩ
試験装置（ＬＳＩテスタ）２０はメインフレーム（本
体）２１，テストヘッド２２，マザーボード等によって
構成されるテストフィクスチャ２３，プローブカード１
１等によって構成され、プローブカード１１とテストフ
ィクスチャ２３とはポゴピンによって接続されている。
なお、プローブカード１１にコネクタが実装される場合
にはコネクタ接続とされる。テストフィクスチャ２３と
テストヘッド２２とはポゴピンやコネクタを使用して接
続され、またテストヘッド２２とメインフレーム２１と
はケーブル接続とされる。
使用してウェハ試験を行う装置の一例として、ＬＳＩウ
ェハを試験する装置の概要を示したものである。ＬＳＩ
試験装置（ＬＳＩテスタ）２０はメインフレーム（本
体）２１，テストヘッド２２，マザーボード等によって
構成されるテストフィクスチャ２３，プローブカード１
１等によって構成され、プローブカード１１とテストフ
ィクスチャ２３とはポゴピンによって接続されている。
なお、プローブカード１１にコネクタが実装される場合
にはコネクタ接続とされる。テストフィクスチャ２３と
テストヘッド２２とはポゴピンやコネクタを使用して接
続され、またテストヘッド２２とメインフレーム２１と
はケーブル接続とされる。
【０００５】ＬＳＩウェハアライメント装置２４は試験
するウェハを所定の位置に搬送してアライメントするも
のであり、このＬＳＩウェハアライメント装置２４によ
ってアライメントされた被試験ＬＳＩウェハ２５にプロ
ーブカード１１のプローブピン１３が当接されて所定の
試験が行われる。
するウェハを所定の位置に搬送してアライメントするも
のであり、このＬＳＩウェハアライメント装置２４によ
ってアライメントされた被試験ＬＳＩウェハ２５にプロ
ーブカード１１のプローブピン１３が当接されて所定の
試験が行われる。
【０００６】
【発明が解決しようとする課題】ところで、上述したよ
うな装置を使用して行われるウェハ試験においては、試
験のスループットを上げるべく、ウェハ上のチップの同
時測定個数を増大させる傾向にあり、例えばメモリＬＳ
Ｉチップのウェハ試験では６４個のチップを同時に試験
するといったことが行われ始めている。このため、同時
測定個数の増大に伴い、プローブピンの数が増え、この
プローブピンの数の増大に伴ってプローブカードは高価
となり、さらには製造が困難となることから歩留りが悪
化する状況にある。
うな装置を使用して行われるウェハ試験においては、試
験のスループットを上げるべく、ウェハ上のチップの同
時測定個数を増大させる傾向にあり、例えばメモリＬＳ
Ｉチップのウェハ試験では６４個のチップを同時に試験
するといったことが行われ始めている。このため、同時
測定個数の増大に伴い、プローブピンの数が増え、この
プローブピンの数の増大に伴ってプローブカードは高価
となり、さらには製造が困難となることから歩留りが悪
化する状況にある。
【０００７】しかも、プローブカードは被試験チップの
品種毎に揃える必要があり、さらにプローブカードは数
日を要する定期的なメンテナンスが必要であると共に、
そのメンテナンス期間中も試験を継続できるようにする
必要があることから予備のプローブカードも揃える必要
がある。また、一方で、プローブピンが１ピンでも破損
した場合には、他の数百ピン乃至数千ピンのプローブピ
ンに問題がなくても、そのプローブカードは使用できな
くなるといった問題もある。
品種毎に揃える必要があり、さらにプローブカードは数
日を要する定期的なメンテナンスが必要であると共に、
そのメンテナンス期間中も試験を継続できるようにする
必要があることから予備のプローブカードも揃える必要
がある。また、一方で、プローブピンが１ピンでも破損
した場合には、他の数百ピン乃至数千ピンのプローブピ
ンに問題がなくても、そのプローブカードは使用できな
くなるといった問題もある。
【０００８】このようにプローブカードは被試験チップ
の同時測定個数の増大に伴って製造コスト（調達コス
ト）も運用コストも増大するものとなっており、試験の
スループットを上げることにより試験工数（試験コス
ト）を低減できる一方で、このようなプローブカードの
製造コストや運用コストが試験コスト低減の阻害要因と
なっている。この発明の目的はこの問題に鑑み、製造コ
ストや運用コストを低減できるようにしたプローブカー
ドを提供することにある。
の同時測定個数の増大に伴って製造コスト（調達コス
ト）も運用コストも増大するものとなっており、試験の
スループットを上げることにより試験工数（試験コス
ト）を低減できる一方で、このようなプローブカードの
製造コストや運用コストが試験コスト低減の阻害要因と
なっている。この発明の目的はこの問題に鑑み、製造コ
ストや運用コストを低減できるようにしたプローブカー
ドを提供することにある。
【０００９】
【課題を解決するための手段】請求項１の発明によれ
ば、ウェハ試験において用いられるプローブカードは、
プローブピンが実装されたプローブ基板が分割されてお
り、それら分割されてなるカードが一体化されて構成さ
れたものとされる。請求項２の発明では請求項１の発明
において、分割されてなる個々のカードが互いに同じ構
成を有するものとされる。請求項３の発明では請求項１
の発明において、分割されてなる個々のカードがフレー
ムに取り付けられ、そのフレームを介して一体化されて
いるものとされる。
ば、ウェハ試験において用いられるプローブカードは、
プローブピンが実装されたプローブ基板が分割されてお
り、それら分割されてなるカードが一体化されて構成さ
れたものとされる。請求項２の発明では請求項１の発明
において、分割されてなる個々のカードが互いに同じ構
成を有するものとされる。請求項３の発明では請求項１
の発明において、分割されてなる個々のカードがフレー
ムに取り付けられ、そのフレームを介して一体化されて
いるものとされる。
【００１０】請求項４の発明では請求項１の発明におい
て、分割が２分割とされる。
て、分割が２分割とされる。
【００１１】
【発明の実施の形態】この発明の実施の形態を図面を参
照して実施例により説明する。図１はこの発明によるプ
ローブカードの一実施例を示したものであり、この例で
はプローブピン１３が実装されるプローブ基板３１がプ
ローブ基板３１ａと３１ｂとに２分割されて、それぞれ
プローブピン１３が実装されている構成とされ、それら
分割されてなるカード（分割プローブカード）３２，３
３が一体化されてプローブカード３４が構成されている
ものとされる。なお、数百ピン乃至数千ピン実装されて
いるプローブピン１３の図示は省略しており、また図１
Ｃにおいては図３Ｃと同様にプローブピン１３の図示を
簡略化している。
照して実施例により説明する。図１はこの発明によるプ
ローブカードの一実施例を示したものであり、この例で
はプローブピン１３が実装されるプローブ基板３１がプ
ローブ基板３１ａと３１ｂとに２分割されて、それぞれ
プローブピン１３が実装されている構成とされ、それら
分割されてなるカード（分割プローブカード）３２，３
３が一体化されてプローブカード３４が構成されている
ものとされる。なお、数百ピン乃至数千ピン実装されて
いるプローブピン１３の図示は省略しており、また図１
Ｃにおいては図３Ｃと同様にプローブピン１３の図示を
簡略化している。
【００１２】各カード３２，３３はこの例では方形状と
されて、同一外形・同一構成を有するものとされ、図に
示したようにフレーム３５に取り付けられて一体化され
ている。フレーム３５は一対の窓３６を備えており、各
カード３２，３３のプローブ基板３１ａ，３１ｂのプロ
ーブピン１３実装面と反対面に設けられている電気信号
授受部３７，３８は、これら窓３６内にそれぞれ位置さ
れている。なお、電気信号授受部３７，３８は図３に示
した従来のプローブカード１１の電気信号授受部１４と
同様の機能・構成を有する。フレーム３５は例えばセラ
ミック材や金属材によって構成される。
されて、同一外形・同一構成を有するものとされ、図に
示したようにフレーム３５に取り付けられて一体化され
ている。フレーム３５は一対の窓３６を備えており、各
カード３２，３３のプローブ基板３１ａ，３１ｂのプロ
ーブピン１３実装面と反対面に設けられている電気信号
授受部３７，３８は、これら窓３６内にそれぞれ位置さ
れている。なお、電気信号授受部３７，３８は図３に示
した従来のプローブカード１１の電気信号授受部１４と
同様の機能・構成を有する。フレーム３５は例えばセラ
ミック材や金属材によって構成される。
【００１３】カード３２，３３のフレーム３５への取り
付けは、例えば位置決めピンで位置決めし、ねじ止めす
ることによって行われる。図１Ｃ中、４１はガイド穴を
示し、各カード３２，３３の４隅にはガイド穴４１が設
けられ、これらガイド穴４１と対応する位置決めピン４
２が図２Ａに示したようにフレーム３５に植設されてい
る。各カード３２，３３はその４つのガイド穴４１が位
置決めピン４２に係合されてフレーム３５に位置決めさ
れる。図２Ｂはねじ止めの様子を示したものであり、例
えばカード３２，３３側にさら座ぐり４３が形成され、
フレーム３５にめねじ４４が形成されて、カード３２，
３３側からさらねじ４５によってねじ止めされる構造と
される。ねじ止め数は各カード３２，３３の長辺におい
てはガイド穴４１間に例えば４点程度、短辺においては
ガイド穴４１間に２点程度とされる。
付けは、例えば位置決めピンで位置決めし、ねじ止めす
ることによって行われる。図１Ｃ中、４１はガイド穴を
示し、各カード３２，３３の４隅にはガイド穴４１が設
けられ、これらガイド穴４１と対応する位置決めピン４
２が図２Ａに示したようにフレーム３５に植設されてい
る。各カード３２，３３はその４つのガイド穴４１が位
置決めピン４２に係合されてフレーム３５に位置決めさ
れる。図２Ｂはねじ止めの様子を示したものであり、例
えばカード３２，３３側にさら座ぐり４３が形成され、
フレーム３５にめねじ４４が形成されて、カード３２，
３３側からさらねじ４５によってねじ止めされる構造と
される。ねじ止め数は各カード３２，３３の長辺におい
てはガイド穴４１間に例えば４点程度、短辺においては
ガイド穴４１間に２点程度とされる。
【００１４】上記のような構成とされたプローブカード
３４によれば、２分割になっていることから、１枚のプ
ローブ基板３１ａ及び３１ｂに実装すべきプローブピン
１３の数は従来の半分で済み、つまり個々のカード３
２，３３の製造歩留りが大幅に向上するため、これらカ
ード３２，３３によって構成されるプローブカード３４
の製造歩留りは従来に比し、大幅に向上するものとな
る。また、プローブカード３４のメンテナンスも片方ず
つ別々に行うことができ、さらに一方のカード３２（３
３）のプローブピン１３が破損した場合でも他方のカー
ド３３（３２）は問題なく使用することができるものと
なる。
３４によれば、２分割になっていることから、１枚のプ
ローブ基板３１ａ及び３１ｂに実装すべきプローブピン
１３の数は従来の半分で済み、つまり個々のカード３
２，３３の製造歩留りが大幅に向上するため、これらカ
ード３２，３３によって構成されるプローブカード３４
の製造歩留りは従来に比し、大幅に向上するものとな
る。また、プローブカード３４のメンテナンスも片方ず
つ別々に行うことができ、さらに一方のカード３２（３
３）のプローブピン１３が破損した場合でも他方のカー
ド３３（３２）は問題なく使用することができるものと
なる。
【００１５】なお、この例のようにプローブカード３４
を方形とすることにより、左右２つのカード３２，３３
を容易に同一構成とすることができる。この場合、メン
テナンス時に必要となる予備のカードは左右どちらのカ
ードとしても使用することができ、よって予備として揃
えるプローブカードのコストは従来の半分で済む。カー
ド３２，３３は上述したようにフレーム３５を介して一
体化されており、フレーム３５はカード３２，３３を一
体にする役割を担うものであるが、各プローブ基板３１
ａ，３１ｂが上記のようにフレーム３５に固定されるこ
とにより、フレーム３５はこれらプローブ基板３１ａ，
３１ｂの反りや歪みを防止する機構としても機能する。
を方形とすることにより、左右２つのカード３２，３３
を容易に同一構成とすることができる。この場合、メン
テナンス時に必要となる予備のカードは左右どちらのカ
ードとしても使用することができ、よって予備として揃
えるプローブカードのコストは従来の半分で済む。カー
ド３２，３３は上述したようにフレーム３５を介して一
体化されており、フレーム３５はカード３２，３３を一
体にする役割を担うものであるが、各プローブ基板３１
ａ，３１ｂが上記のようにフレーム３５に固定されるこ
とにより、フレーム３５はこれらプローブ基板３１ａ，
３１ｂの反りや歪みを防止する機構としても機能する。
【００１６】上述した例ではプローブ基板が２分割さ
れ、分割された２つのカード（分割プローブカード）が
一体化されてプローブカードが構成されるものとなって
いるが、分割数はこれに限るものではなく、ｎ分割（ｎ
＞２）でもよい。なお、この発明はプローブ基板を分割
し、分割されてなるカードを一体化してウェハ試験に使
用されるプローブカードを構成するものとなっている
が、これは言い換えれば複数のプローブカードを一体化
して大型・多ピンのプローブカードを構成するものと言
える。
れ、分割された２つのカード（分割プローブカード）が
一体化されてプローブカードが構成されるものとなって
いるが、分割数はこれに限るものではなく、ｎ分割（ｎ
＞２）でもよい。なお、この発明はプローブ基板を分割
し、分割されてなるカードを一体化してウェハ試験に使
用されるプローブカードを構成するものとなっている
が、これは言い換えれば複数のプローブカードを一体化
して大型・多ピンのプローブカードを構成するものと言
える。
【００１７】
【発明の効果】以上説明したように、この発明によれば
製造コストや運用コストを低減することができ、よって
試験のスループットを上げるべく、被試験チップの同時
測定個数を増大させる場合に用いて好適なプローブカー
ドを得ることができ、試験コストの低減に寄与すること
ができる。
製造コストや運用コストを低減することができ、よって
試験のスループットを上げるべく、被試験チップの同時
測定個数を増大させる場合に用いて好適なプローブカー
ドを得ることができ、試験コストの低減に寄与すること
ができる。
【図１】Ａはこの発明の一実施例の構成概略を示す平面
図、Ｂはその正面図、Ｃはその底面図。
図、Ｂはその正面図、Ｃはその底面図。
【図２】Ａは図１におけるフレームとカードとの位置決
め方法を説明するための図、Ｂはそれらの固定方法を説
明するための図。
め方法を説明するための図、Ｂはそれらの固定方法を説
明するための図。
【図３】Ａは従来のプローブカードの構成概略を示す平
面図、Ｂはその正面図、Ｃはその底面図。
面図、Ｂはその正面図、Ｃはその底面図。
【図４】ウェハプローブ試験装置の概要を説明するため
の図。
の図。
Claims (4)
- 【請求項１】 ウェハ試験において用いられるプローブ
カードであって、 プローブピンが実装されたプローブ基板が分割されてお
り、それら分割されてなるカードが一体化されて構成さ
れていることを特徴とするプローブカード。 - 【請求項２】 請求項１記載のプローブカードにおい
て、 上記分割されてなる個々のカードが互いに同じ構成を有
するものとされていることを特徴とするプローブカー
ド。 - 【請求項３】 請求項１記載のプローブカードにおい
て、 上記分割されてなる個々のカードがフレームに取り付け
られ、そのフレームを介して一体化されていることを特
徴とするプローブカード。 - 【請求項４】 請求項１記載のプローブカードにおい
て、 上記分割が２分割であることを特徴とするプローブカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020236A JP2002222839A (ja) | 2001-01-29 | 2001-01-29 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001020236A JP2002222839A (ja) | 2001-01-29 | 2001-01-29 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002222839A true JP2002222839A (ja) | 2002-08-09 |
Family
ID=18885974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001020236A Pending JP2002222839A (ja) | 2001-01-29 | 2001-01-29 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002222839A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006060467A2 (en) * | 2004-12-02 | 2006-06-08 | Sv Probe Pte Ltd. | Probe card with segmented substrate |
| WO2007050865A1 (en) * | 2005-10-28 | 2007-05-03 | Teradyne, Inc. | Method and apparatus for automatic test equipment |
| US7504822B2 (en) | 2005-10-28 | 2009-03-17 | Teradyne, Inc. | Automatic testing equipment instrument card and probe cabling system and apparatus |
| JP2009521697A (ja) * | 2005-12-29 | 2009-06-04 | パイコム コーポレイション | プローブカードのプローブ基板及びその基板の再生方法 |
| WO2009118849A1 (ja) | 2008-03-26 | 2009-10-01 | 株式会社アドバンテスト | プローブウエハ、プローブ装置、および、試験システム |
| WO2009118850A1 (ja) | 2008-03-26 | 2009-10-01 | 株式会社アドバンテスト | プローブウエハ、プローブ装置、および、試験システム |
| KR100932990B1 (ko) | 2007-11-15 | 2009-12-21 | (주)엠투엔 | 프로브 카드 조립체 |
| US8289040B2 (en) | 2008-05-21 | 2012-10-16 | Advantest Corporation | Test wafer unit and test system |
| TWI382486B (zh) * | 2008-05-16 | 2013-01-11 | Advantest Corp | 製造方法以及測試用晶圓單元 |
| US8375340B2 (en) | 2008-05-29 | 2013-02-12 | Advantest Corporation | Apparatus for manufacturing substrate for testing, method for manufacturing substrate for testing and recording medium |
| US8378700B2 (en) | 2008-06-02 | 2013-02-19 | Advantest Corporation | Wafer unit for testing semiconductor chips and test system |
| TWI395952B (zh) * | 2008-05-21 | 2013-05-11 | Advantest Corp | 測試用晶圓單元以及測試系統 |
| US8466702B2 (en) | 2008-06-02 | 2013-06-18 | Advantest Corporation | Test system and substrate unit for testing |
| US8624620B2 (en) | 2008-05-28 | 2014-01-07 | Advantest Corporation | Test system and write wafer |
| JP2014081234A (ja) * | 2012-10-15 | 2014-05-08 | Micronics Japan Co Ltd | 検査装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157949A (ja) * | 1989-11-15 | 1991-07-05 | Nec Yamaguchi Ltd | 半導体装置の検査装置 |
| JPH06349904A (ja) * | 1993-06-03 | 1994-12-22 | Seiko Epson Corp | プローブカード |
| JPH07249660A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | プロ−ビング装置およびプロ−ビング方法 |
-
2001
- 2001-01-29 JP JP2001020236A patent/JP2002222839A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157949A (ja) * | 1989-11-15 | 1991-07-05 | Nec Yamaguchi Ltd | 半導体装置の検査装置 |
| JPH06349904A (ja) * | 1993-06-03 | 1994-12-22 | Seiko Epson Corp | プローブカード |
| JPH07249660A (ja) * | 1994-03-10 | 1995-09-26 | Toshiba Corp | プロ−ビング装置およびプロ−ビング方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006060467A3 (en) * | 2004-12-02 | 2006-07-20 | K & S Interconnect Inc | Probe card with segmented substrate |
| WO2006060467A2 (en) * | 2004-12-02 | 2006-06-08 | Sv Probe Pte Ltd. | Probe card with segmented substrate |
| US8058889B2 (en) | 2004-12-02 | 2011-11-15 | Sv Probe Pte. Ltd. | Probe card with segmented substrate |
| WO2007050865A1 (en) * | 2005-10-28 | 2007-05-03 | Teradyne, Inc. | Method and apparatus for automatic test equipment |
| US7504822B2 (en) | 2005-10-28 | 2009-03-17 | Teradyne, Inc. | Automatic testing equipment instrument card and probe cabling system and apparatus |
| JP2009513982A (ja) * | 2005-10-28 | 2009-04-02 | テラダイン、 インコーポレイテッド | 自動試験装置のための方法および装置 |
| US7541819B2 (en) | 2005-10-28 | 2009-06-02 | Teradyne, Inc. | Modularized device interface with grounding insert between two strips |
| KR101264123B1 (ko) * | 2005-10-28 | 2013-05-14 | 테라다인 인코퍼레이티드 | 자동 테스트 장비용 장치 및 방법 |
| JP4893972B2 (ja) * | 2005-12-29 | 2012-03-07 | パイコム コーポレイション | プローブカードのプローブ基板 |
| JP2009521697A (ja) * | 2005-12-29 | 2009-06-04 | パイコム コーポレイション | プローブカードのプローブ基板及びその基板の再生方法 |
| KR100932990B1 (ko) | 2007-11-15 | 2009-12-21 | (주)엠투엔 | 프로브 카드 조립체 |
| US8134379B2 (en) | 2008-03-26 | 2012-03-13 | Advantest Corporation | Probe wafer, probe device, and testing system |
| US8427187B2 (en) | 2008-03-26 | 2013-04-23 | Advantest Corporation | Probe wafer, probe device, and testing system |
| CN101978485B (zh) * | 2008-03-26 | 2012-07-04 | 爱德万测试株式会社 | 探针晶片、探针装置以及测试系统 |
| WO2009118849A1 (ja) | 2008-03-26 | 2009-10-01 | 株式会社アドバンテスト | プローブウエハ、プローブ装置、および、試験システム |
| WO2009118850A1 (ja) | 2008-03-26 | 2009-10-01 | 株式会社アドバンテスト | プローブウエハ、プローブ装置、および、試験システム |
| TWI382486B (zh) * | 2008-05-16 | 2013-01-11 | Advantest Corp | 製造方法以及測試用晶圓單元 |
| US8441274B2 (en) | 2008-05-16 | 2013-05-14 | Advantest Corporation | Wafer unit manufacturing method for testing a semiconductor chip wafer |
| TWI395952B (zh) * | 2008-05-21 | 2013-05-11 | Advantest Corp | 測試用晶圓單元以及測試系統 |
| US8289040B2 (en) | 2008-05-21 | 2012-10-16 | Advantest Corporation | Test wafer unit and test system |
| US8749260B2 (en) | 2008-05-21 | 2014-06-10 | Advantest Corporation | Test wafer unit and test system |
| US8624620B2 (en) | 2008-05-28 | 2014-01-07 | Advantest Corporation | Test system and write wafer |
| US8375340B2 (en) | 2008-05-29 | 2013-02-12 | Advantest Corporation | Apparatus for manufacturing substrate for testing, method for manufacturing substrate for testing and recording medium |
| US8378700B2 (en) | 2008-06-02 | 2013-02-19 | Advantest Corporation | Wafer unit for testing semiconductor chips and test system |
| US8466702B2 (en) | 2008-06-02 | 2013-06-18 | Advantest Corporation | Test system and substrate unit for testing |
| JP2014081234A (ja) * | 2012-10-15 | 2014-05-08 | Micronics Japan Co Ltd | 検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262610B2 (en) | Method for manufacturing and testing semiconductor devices on a resin-coated wafer | |
| JP2002222839A (ja) | プローブカード | |
| US6252415B1 (en) | Pin block structure for mounting contact pins | |
| JP2010541275A (ja) | ウエハーテスト方法及びこのためのプローブカード | |
| KR20040110033A (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| US5150047A (en) | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements | |
| JPH11148949A (ja) | 半導体装置をテストするためのプローブカード | |
| JPH10185990A (ja) | Ｉｃテスタ用テストボード | |
| US7501838B2 (en) | Contact assembly and LSI chip inspecting device using the same | |
| JP2709990B2 (ja) | Ｉｃテスターの測定治具 | |
| US6980015B2 (en) | Back side probing method and assembly | |
| US6304092B1 (en) | Self-aligning docking assembly for semiconductor tester | |
| US20060170437A1 (en) | Probe card for testing a plurality of semiconductor chips and method thereof | |
| US20080036483A1 (en) | Probe card for flip chip testing | |
| JPH1130644A (ja) | Ｉｃ試験装置のテストヘッドと試料との接続機構 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JP2004138552A (ja) | Ｉｃソケット | |
| JPH09252031A (ja) | ウェハテスタ | |
| JP2000214214A (ja) | 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JP3460856B2 (ja) | 試験回路基板及び集積回路試験装置 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JP2684268B2 (ja) | 配線基板の端子間接続ピンブロック | |
| JP2000321325A (ja) | Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法 | |
| JPH06140482A (ja) | プローブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060425 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100324 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |