JP2000214214A - 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド - Google Patents

多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド

Info

Publication number
JP2000214214A
JP2000214214A JP11013609A JP1360999A JP2000214214A JP 2000214214 A JP2000214214 A JP 2000214214A JP 11013609 A JP11013609 A JP 11013609A JP 1360999 A JP1360999 A JP 1360999A JP 2000214214 A JP2000214214 A JP 2000214214A
Authority
JP
Japan
Prior art keywords
card edge
pin connector
electrodes
edge portion
burn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013609A
Other languages
English (en)
Inventor
Yoshiaki Tomita
佳昭 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP11013609A priority Critical patent/JP2000214214A/ja
Priority to DE2000102351 priority patent/DE10002351A1/de
Publication of JP2000214214A publication Critical patent/JP2000214214A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/72Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/721Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 電極を小型に加工するための技術を要するこ
となく、極数を増やすことのできる多ピンコネクタおよ
び該多ピンコネクタと接続されるバーンインボードを提
供すること。 【解決手段】 多ピンコネクタ20のハウジング部21
には、複数のリード状のコンタクト電極23a,23
b,24a,24bが設けられている。前記複数のコン
タクト電極23a,23b,24a,24bは、回路基
板のカードエッジ部の嵌入方向22に沿って延在するよ
うにハウジング部21の底部から突出し、カードエッジ
部の電極形成面と略垂直方向に互いに隣り合うように配
列される。各コンタクト電極23a,23b,24a,
24bの端部は、カードエッジ部11A,11Bに形成
された複数の電極にそれぞれ接触するように加工されて
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数の信号線の
電気的接続に用いられる多ピンコネクタおよびこのコネ
クタと接続されるバーンインボードに関する。
【0002】
【従来の技術】従来、半導体装置の製造工程の最終段階
では、バーンイン装置によるバーンイン試験が行われ、
不良品のスクリーニングが行われている。このバーンイ
ン試験では、バーンインボード上に複数の被試験対象物
の半導体装置を装着し、所定の電気的バイアスおよび温
度バイアスを所定時間にわたって印加することにより不
良の発生を加速させ、潜在する不良品をスクリーニング
している。
【0003】ここで、バーンインボード上の被試験対象
物である半導体装置に複数の信号を印加する必要上、こ
のバーンインボードは多ピンコネクタ(カードエッジコ
ネクタ)と接続され、この多ピンコネクタを介してバー
ンイン装置本体に電気的に接続されている。また、この
バーンインボードは、多ピンコネクタが接続されるカー
ドエッジ部を有し、このカードエッジ部の幅方向には、
複数の金座歯形電極が1列に形成されている。
【0004】一方、多ピンコネクタは、バーンインボー
ドのカードエッジ部がはめ込まれるハウジング部を有
し、このハウジング内には、カードエッジ部に形成され
た複数の金座歯形電極に当接するように、複数のコンタ
クト電極がカードエッジコネクタの幅方向に沿って所定
ピッチで設けられている。
【0005】
【発明が解決しようとする課題】ところで、多ピンコネ
クタ側のコンタクト電極は、ノーマルピッチ仕様の場
合、極数(電極の数)が10極/インチ(片側)程度であ
り、またハーフピッチ仕様の高密度タイプのものでも、
その極数は20極/インチ(片側)に留まる。この極数を
増やそうとすると、コンタクト電極や金座歯形電極を小
型に加工するための技術開発が必要となる。したがっ
て、現状では、ハーフピッチ仕様でも片側20極が限界で
あり、これ以上の極数を実装することは困難となってい
る。
【0006】本発明は、上記事情に鑑みてなされたもの
であって、コンタクト電極や金座歯形電極を小型に加工
するための技術を要することなく、極数を増やすことの
できる多ピンコネクタおよび該多ピンコネクタと接続さ
れるバーンインボードを提供することを目的とする。
【0007】
【課題を解決するための手段】上記課題を解決するた
め、この発明は以下の構成を有する。すなわち、この発
明にかかる多ピンコネクタは、回路基板(例えばバーン
インボード10)のカードエッジ部(例えばカードエッ
ジ部11)をハウジング(例えばハウジング部21)に
嵌入して該回路基板と接続される多ピンコネクタにおい
て、前記ハウジング内に複数のリード状の電極(例えば
コンタクト電極23a,23b,24a,24b)を有
し、前記複数のリード状の電極は、前記カードエッジ部
の嵌入方向(例えば嵌入方向22)に沿って延在するよ
うに前記ハウジングの底部から突出し、前記カードエッ
ジ部の電極形成面と略垂直方向に互いに隣り合うように
配列され、各端部が前記カードエッジ部に形成された複
数の電極にそれぞれ接触するように形成されたことを特
徴とする。また、前記複数のリード状の電極は、例え
ば、各端部が前記カードエッジ部の両面にそれぞれ形成
された電極に当接し、該カードエッジ部を挟持するよう
に設けられる。さらに、前記複数のリード状の電極は、
端部が例えば「く」の字状に加工されている。
【0008】この発明によれば、カードエッジ部の嵌入
方向に沿って、コネクタ側の電極とカードエッジ部側の
電極との接触点が形成される。したがって、多ピンコネ
クタの幅方向の電極数を増やすことなく、極数を増やす
ことが可能となる。
【0009】さらに、この発明にかかるバーンインボー
ドは、多ピンコネクタのハウジング(例えばハウジング
部21)に嵌入されるカードエッジ部(例えばカードエ
ッジ部11)を有し、前記カードエッジ部の嵌入方向
(例えば嵌入方向22)に沿って複数の電極(例えば金
座歯形電極12a,12b)が該カードエッジ部上に形
成されたことを特徴とする。この発明によれば、カード
エッジ部の幅方向の電極数を増やすことなく、極数を増
やすことが可能となる。
【0010】
【発明の実施の形態】以下、図面を参照して、この発明
にかかる実施の形態を説明する。図1に、この実施の形
態にかかるバーンインボード10を示す。このバーンイ
ンボードは、後述の多ピンコネクタ20に接続されるカ
ードエッジ部11を有する。このカードエッジ部11の
上面側には複数の金座歯形電極12が、カードエッジ部
の幅方向に沿って2列状にそれぞれ形成されており、裏
面側にも同様に形成されている。多ピンコネクタ20
は、バーンイン装置側のフレーム30に固定されてい
る。例えば、歯形ピッチが1/10インチ=2.54m
mの場合に、第1列および第2列の金座歯形電極12
a,12bの幅Wは、1.5mmである。したがって、
金座歯形電極12a,12bの間隙は1.04mmとな
る。一方、金座歯形電極12a,12bに接続する線パ
ターン12cのパターン幅は最低0.18mmであるの
で、第1列の金座歯形電極12aに接続する線パターン
12cを、第2列の金座歯形電極12b間に形成でき
る。
【0011】図2に、この実施の形態にかかる多ピンコ
ネクタ20の断面構造を示す。同図に示すように、この
多ピンコネクタ20には、上述のカードエッジ部11の
嵌入方向22に向けて開放するハウジング部21を備え
る。このハウジング部21の内部上側には、カードエッ
ジ部11の電極形成面と略垂直方向に互いに隣り合うよ
うにリード状のコンタクト電極23a,23bが2段に
設けられ、ハウジング部21の内部下側には、同様にリ
ード状のコンタクト電極24a,24bが2段に設けら
れている。
【0012】複数のコンタクト電極23a,23b,2
4a,24bは、カードエッジ部11の嵌入方向22に
延在するようにハウジング部21の底部から突出するよ
うに形成され、その端部がカードエッジ部上に形成され
た金座歯形電極12に当接(接触)するように「く]の
字状に加工されている。
【0013】また、複数のリード状のコンタクト電極2
3a,23b,24a,24bは、ハウジング部21に
嵌入される上述のカードエッジ部11を挟持するように
形成されている。具体的には、コンタクト電極23aと
24aとが、カードエッジ部11の表面及び裏面にそれ
ぞれ形成された第1列目の金座歯形電極12aに当接し
て挟持し、コンタクト電極23bと24bとが、カード
エッジ部11の表面及び裏面にそれぞれ形成された第2
列目の金座歯形電極12bに当接して挟持するものとな
っている。
【0014】なお、図2では、4本のコンタクト電極2
3a,23b,24a,24bのみが示されているが、
多ピンコネクタ20のハウジング部21内には、バーン
インボード10上の金座歯形電極12のそれぞれに対応
するように、その幅方向(図2の紙面に対して垂直方
向)に沿って所定のピッチで複数のコンタクト電極が設
けられている。
【0015】図3に、多ピンコネクタ20A,20Bと
バーンインボード10Aとの接続形態を示す。ただし、
同図に示すバーンインボード10Aは、図1に示すカー
ドエッジ構造と同様の構造を有し、多ピンコネクタ20
A,20Bは図2に示すコネクタの内部構造と同様の構
造を有する。
【0016】図3に示すように、バーンインボード10
Aのカードエッジ部11Aおよび11Bは、多ピンコネ
クタ20Aおよび20Bのハウジング部にそれぞれはめ
込まれる。このように多ピンコネクタとバーンインボー
ドとを接続すると、例えば多ピンコネクタ20A側のコ
ンタクト電極23aがカードエッジ部11Aの上面側に
形成された第1列目の金座歯形電極12aと接触し、コ
ンタクト電極23bが第2列目の金座歯形電極12bと
接触する。また、コンタクト電極24aはカードエッジ
部11Aの下面側に形成された第1列目の金座歯形電極
(12a)と接触し、コンタクト電極24bが第2列目
の金座歯形電極(12b)と接触する。
【0017】このように、この実施の形態によれば、バ
ーンインボードのカードエッジ部の両面に、それぞれ金
座歯形電極を2列に形成し、多ピンコンタクトのハウジ
ング部の内部上側および内部下側にそれぞれ2段にコン
タクト電極を形成したので、極数が2倍となり、例えば
1インチあたり40極程度の極数を実現することが可能と
なる。したがって、電極の配置ピッチを変更することな
く、従来に比較して2倍の信号をバーンインボード側に
供給することが可能となる。
【0018】以上、この発明の一実施の形態を説明した
が、この発明は、この実施形態に限られるものではな
く、この発明の要旨を逸脱しない範囲の設計変更等があ
っても本発明に含まれる。例えば、上述の実施の形態で
は、コネクタ側のコンタクト電極を2段に形成し、カー
ドエッジ部側の金座歯形電極を2列に形成したが、3段
3列以上に形成してもよい。また、コンタクト電極でカ
ードエッジ部を挟持するようにしたが、カードエッジ部
の片面のみに当接するようにしてもよい。
【0019】
【発明の効果】この発明にかかる多ピンコネクタによれ
ば、ハウジング部の内部に、カードエッジ部の電極形成
面と略垂直をなす方向に互いに隣接するように複数のリ
ード状のコンタクト電極を設けたので、電極を小型に加
工するための技術を要することなく、コネクタの幅方向
におけるコンタクト電極の実装密度を増やすことがで
き、極数を増やすことができる。したがって、多ピンコ
ネクタを介してバーンイン装置にバーンインボードを接
続する場合、バーンインボードの大きさを変更すること
なく信号数を増やすことができ、省スペースで極数の多
いバーンイン装置を作成することが可能となる。
【0020】また、この発明にかかるバーンインボード
によれば、多ピンコネクタのハウジング部への嵌入方向
に沿って複数の電極を該カードエッジ部上に形成したの
で、電極を小型に加工するための技術を要することな
く、カードエッジ部の幅方向における電極の実装密度を
増やすことができ、極数を増やすことができる。
【0021】したがって、この発明によれば、単位スペ
ースあたりの極数を増やすことができ、機器設計上要求
される省スペース化への対応や信号数増大への対応が可
能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態に係るバーンインボー
ドの上面図である。
【図2】 この発明の実施の形態に係る多ピンコネクタ
の断面図である。
【図3】 多ピンコネクタとバーンインボードとの接続
を説明するための図である。
【符号の説明】
10,10A バーンインボード 11,11A,11B カードエッジ部 12,12a,12b 金座歯形電極 20,20A,20B 多ピンコネクタ 21 ハウジング部 22 嵌入方向 23a,23b,24a,24b コンタクト電極 30 フレーム

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 回路基板のカードエッジ部をハウジング
    に嵌入して該回路基板と接続される多ピンコネクタにお
    いて、 前記ハウジング内に複数のリード状の電極を有し、 前記複数のリード状の電極は、 前記カードエッジ部の嵌入方向に沿って延在するように
    前記ハウジングの底部から突出し、前記カードエッジ部
    の電極形成面と略垂直方向に互いに隣り合うように配列
    され、各端部が前記カードエッジ部に形成された複数の
    電極にそれぞれ接触するように形成されたことを特徴と
    する多ピンコネクタ。
  2. 【請求項2】 前記複数のリード状の電極は、 各端部が前記カードエッジ部の両面にそれぞれ形成され
    た電極に当接し、該カードエッジ部を挟持するように設
    けられたことを特徴とする請求項1に記載された多ピン
    コネクタ。
  3. 【請求項3】 前記複数のリード状の電極は、 端部が「く」の字状に加工されたことを特徴とする請求
    項1または2の何れかに記載された多ピンコネクタ。
  4. 【請求項4】 多ピンコネクタのハウジングに嵌入され
    るカードエッジ部を有し、前記カードエッジ部の嵌入方
    向に沿って複数の電極が該カードエッジ部上に形成され
    たことを特徴とするバーンインボード。
JP11013609A 1999-01-21 1999-01-21 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド Pending JP2000214214A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11013609A JP2000214214A (ja) 1999-01-21 1999-01-21 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド
DE2000102351 DE10002351A1 (de) 1999-01-21 2000-01-20 Mehrfachanschlußstecker und eine hiermit verbindbare Platine für eine Voralterungsprüfung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013609A JP2000214214A (ja) 1999-01-21 1999-01-21 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド

Publications (1)

Publication Number Publication Date
JP2000214214A true JP2000214214A (ja) 2000-08-04

Family

ID=11837982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013609A Pending JP2000214214A (ja) 1999-01-21 1999-01-21 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド

Country Status (2)

Country Link
JP (1) JP2000214214A (ja)
DE (1) DE10002351A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009187841A (ja) * 2008-02-07 2009-08-20 Fujifilm Corp 発光装置並びにそれを構成する発光板及び支持体
US7628654B2 (en) 2008-01-25 2009-12-08 Nippon Soken, Inc. Card edge connector and method of manufacturing the same
JP2009300330A (ja) * 2008-06-16 2009-12-24 Nippon Eng Kk バーンインボード、エッジコネクタ及びバーンインシステム
US7748988B2 (en) 2008-01-25 2010-07-06 Denso Corporation Card edge connector and method of manufacturing the same
US10594065B2 (en) 2017-09-28 2020-03-17 Molex, Llc Board edge connector

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7628654B2 (en) 2008-01-25 2009-12-08 Nippon Soken, Inc. Card edge connector and method of manufacturing the same
US7748988B2 (en) 2008-01-25 2010-07-06 Denso Corporation Card edge connector and method of manufacturing the same
JP2009187841A (ja) * 2008-02-07 2009-08-20 Fujifilm Corp 発光装置並びにそれを構成する発光板及び支持体
JP2009300330A (ja) * 2008-06-16 2009-12-24 Nippon Eng Kk バーンインボード、エッジコネクタ及びバーンインシステム
US10594065B2 (en) 2017-09-28 2020-03-17 Molex, Llc Board edge connector

Also Published As

Publication number Publication date
DE10002351A1 (de) 2000-07-27

Similar Documents

Publication Publication Date Title
JP2583839B2 (ja) 高速伝送電気コネクタ
JP2002270303A (ja) 回路基板に取り付けるためのヘッダアセンブリ
US5589420A (en) Method for a hybrid leadframe-over-chip semiconductor package
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US5088009A (en) Surface-mounting connector
US10939555B2 (en) Grid array connector system
JPH0712893A (ja) 半導体装置を試験装置に結合するための方法および装置
JP2002222839A (ja) プローブカード
US20220102881A1 (en) Grid array connector system
JP2000214214A (ja) 多ピンコネクタおよび該多ピンコネクタと接続されるバ―ンインボ―ド
KR100373692B1 (ko) 프로브 구조체
JP2001075501A (ja) 表示装置、及び、表示装置の検査方法
JPH08315938A (ja) Icソケット
JPH0773942A (ja) 表面実装用icソケット
US20040197978A1 (en) Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins
JP2760627B2 (ja) 半導体装置
JPH06202135A (ja) 液晶表示装置
JP2001284491A (ja) プラスチック基板
JPH07161900A (ja) 表面実装形半導体パッケージ
JP3727412B2 (ja) ピングリッドアレイソケット
KR100239687B1 (ko) 초박형 메모리 모듈
JPH05226414A (ja) Tab−集積回路の製造方法およびその製造方法のためのtabテープ
JP2009193917A (ja) コネクタ装置および半導体試験システム
JP4762024B2 (ja) システム基板及びシステム基板の製造方法
JP2017220556A (ja) プリント基板および情報処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001