JP2009513982A - 自動試験装置のための方法および装置 - Google Patents

自動試験装置のための方法および装置 Download PDF

Info

Publication number
JP2009513982A
JP2009513982A JP2008537986A JP2008537986A JP2009513982A JP 2009513982 A JP2009513982 A JP 2009513982A JP 2008537986 A JP2008537986 A JP 2008537986A JP 2008537986 A JP2008537986 A JP 2008537986A JP 2009513982 A JP2009513982 A JP 2009513982A
Authority
JP
Japan
Prior art keywords
device interface
strips
reinforcing member
interface strips
backbone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008537986A
Other languages
English (en)
Other versions
JP5265371B2 (ja
Inventor
フランク ビー. パリッシュ、
デリク エム. カステラーノ、
Original Assignee
テラダイン、 インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テラダイン、 インコーポレイテッド filed Critical テラダイン、 インコーポレイテッド
Publication of JP2009513982A publication Critical patent/JP2009513982A/ja
Application granted granted Critical
Publication of JP5265371B2 publication Critical patent/JP5265371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

従来のデバイスインターフェースボードは、被試験デバイスおよび試験ヘッドとインターフェースするための1つまたは複数の電気部品を含む多くのより小さなストリップによって置き替えられた。デバイスインターフェースモジュールは、バックボーンおよび多数のリブが自身の端から端まで延びる補強部材に取り付けられている。デバイスインターフェースストリップは、インターフェース回路のための格子状構造を作ることができる。個別回路は、インターフェースストリップに配置され、被試験デバイスおよび/または試験ヘッドに関連する機能を実行することができる。

Description

本発明は、自動試験装置に関し、より具体的には、自動試験装置のためのデバイスインターフェースボードおよびその方法に関する。
自動試験装置(「ATE」)は、数年にわたって当該技術分野では知られている。回路基板および電子デバイスの試験手順を自動化することによって、試験プロセスが促進され、試験される電子デバイスの生産量をより大きくすることが可能になる。機器を試験する場合には、当該技術分野において周知の方法を用いて、インターフェースアセンブリを試験ヘッドにドッキングさせる。インターフェースアセンブリには、補強部材に装着されたデバイスインターフェースボード(「DIB」)が含まれている。機器インターフェースブロックは、DIBへの電気接続を形成する。特に、DIBは、試験される機器および実行されることになる試験のために、予め設計および製造されるプリント回路基板(「PCB」)である。
試験が実行される全ての構成および全ての機器のために、試験される構成または機器およびデバイスに特有の回路を備えた特有のDIBが必要である。全ての構成のために新しいボードを作製しなければならないという要求があるので、電気デバイスを試験および開発するコストが激増している。DIBの開発は、ボード自体の設計、製造および試験に多くの時間およびエネルギーを必要とする。また、試験中にプローブインターフェースでDIBを取り替えることによって、時間を浪費している。
本発明の様々な実施形態によって、自動試験装置(「ATE」)のためのモジュール化された装置および方法が提供される。従来のデバイスインターフェースボード(「DIB」)は、機器インターフェースブロックと、試験ヘッドにインターフェースするための回路ネットワークとを含んだ多くのより小さなストリップによって置き替えられる。本発明の実例は、DIBとその接続部をモジュール化して、全ての機器または試験構成のために完全に新しいDIBボードをコストなしに作るため、試験機器の容易な再構成を提供する。デバイスインターフェースモジュールまたはストリップは、バックボーンおよび多数のリブが端から端へ走っている補強部材に取り付けられている。バックボーンは補強部材の長さを二分する。リブはバックボーンと平行に走る。デバイスインターフェースストリップはバックボーンに取り付けられ、リブを横切って直角に延び、インターフェース回路のための格子状構造を作る。ストリップの取り付け点と補強部材のバックボーンおよびリブとの間に横たわるように、個別回路はインターフェースストリップに配置されている。
別の例示的な実施形態は、多くのデバイスインターフェースストリップを補強部材に装着することを通じて電気機器を試験する方法を提供する。次に、補強部材が試験ヘッドに結合される。被試験デバイスが、電気的に結合された機器インターフェースブロックを経由し、デバイスインターフェースストリップの回路を介して試験ヘッドとインターフェースされる。
さらに別の実施形態において、デバイスインターフェースストリップは、デバイスインターフェースストリップを相互接続する通信ボードを通じて補強部材に結合される。補強部材のバックボーンはドッキングのための中心部として働き、これを通って一連の電気接点を介して、インターフェースストリップは試験ヘッドと通信可能になる。また、電力も様々な外部電源からインターフェースストリップの回路へ分配してもよい。また、制御信号も、汎用インターフェースバスのための余地がある通信ボードのマトリクス制御回路を通じて、デバイスインターフェースストリップ間に送信することができる。
本発明の前述ならびに他の特徴および利点は、添付の図面と共に例示的な実施形態の次の詳細な説明から、より完全に理解されよう。
本発明の実施形態において、信頼可能で費用対効果に優れた電子機器用の試験インターフェースを提供することができる。デバイスインターフェース回路のモジュール化は、自動試験装置(「ATE」)の製造コストおよび設計時間を激減させるのと同時に、機器の互換性を非常に容易とする。また、典型的に非常に費用および時間のかかる作業である試験ボードをカスタマイズする必要性を最小限にするか、または除去することによって、本発明の様々な実施形態は製品化までの時間を低減することができる。
ここで、図1を参照すると、本発明に係るデバイスインターフェースアセンブリ100の一実施形態の斜視図が図示されている。補強部材102は自身に取り付けられたデバイスインターフェースストリップ104とともに図示されている。図示した例において、補強部材102は16インチ×16インチの正方形であり、26個の別個のデバイスインターフェースストリップ104を収容することができる。各デバイスインターフェースストリップ104には、信号伝送用の1つまたは複数の電気部品が含まれている。電気部品の例としては、トレースワイヤ、ループバック回路、集積回路等を含むことができるが、これらに限定するわけではない。各デバイスインターフェースストリップ104には、補強部材102に装着するための取り付け穴106を含むことが可能である。デバイスインターフェースストリップ104には、補強部材102の精密位置合わせピン(図示せず)を受け入れるために、ストリップの両端部に位置合わせ穴108を含んでいる。位置合わせ穴108が精密位置合わせピンと係合して、デバイスインターフェースストリップ104が位置合わせされた後で、ねじを用いてデバイスインターフェースストリップ104を補強部材102に固定する。また、補強部材104をフレームにしっかりと装着するために、補強部材102は外側エッジに沿ってフレーム取り付け穴110を有する。次に、フレームは、試験ヘッドにしっかりと装着される。
デバイスインターフェースストリップ104は、当該技術分野では普通の従来のデバイスインターフェースボードのモジュール化を示している。従来のATEプローブアセンブリは、使用される全ての機器および必要とされる全ての被試験デバイス構成のために、別個のデバイスインターフェースボードの設計、製造および設置を必要とした。典型的なデバイスインターフェースボードは、複雑なプリント回路基板技術の20〜40層からなり、作製のためにかなりのコストおよび時間を必要とする。本発明の実施形態は、デバイスインターフェースボードの完全なモジュール化を提供することができる。ボードをストリップにセグメント化することによって、プローブインターフェースの容易な互換性および構成が可能になる。個別ストリップをワイヤまたはリボンケーブルを通じて相互に接続することで、ストリップにおける全ての回路にわたって相互通信を維持することができる。試験装置の取り替えでは、デバイスインターフェースボード全体を取り替える代わりに、対応するデバイスインターフェースストリップ104の変更だけが必要になる。デバイスインターフェースストリップ104の追加、除去または取り替えは、固定構造すなわちここでは6つの取り付けねじを取り除いて、ストリップ104を所望のストリップと取り替えて取り付けねじを再固定することによって達成することができる。さらに、デバイスインターフェースストリップ104の製造には、デバイスインターフェースボード全体のコストおよび時間のほんの一部が必要になるだけである。
上記の例では、システムの構成要素間のねじ装着および係合を詳述しているが、構成要素を一緒にしっかりと固定するための任意の方法、たとえばスナップ嵌合、クランプ嵌合、ボタン嵌合、クイックリリースなどの方法が、本発明の範囲から逸脱しないことを、当業者は理解されたい。
図2Aを参照すると、本発明の一実施形態に係るデバイスインターフェースストリップ104の例示的なレイアウト200が図示されている。レイアウト200は26個のデバイスインターフェースストリップ104を用いており、デバイスインターフェースストリップ104のそれぞれに沿って取り付け穴106があり、尚且つ2つの追加取り付け穴107が一つの端部に位置している。デバイスインターフェースストリップ104の端部にある2つの追加取り付け穴107は、補強部材(図示せず)におけるバックボーンに装着される。デバイスインターフェースストリップ104は、補強部材の位置合わせピンと係合するために、両端部に位置合わせ穴108を有していてもよい。図示した実施形態では、位置合わせ穴がストリップの端部に集中しているデバイスインターフェースストリップを示しているが、当業者は非集中位置合わせ穴などの任意の位置合わせパターンおよび取り付け穴の数を、本発明の趣旨から逸脱せずに実現可能であることを理解されたい。
図2Bを参照すると、少なくとも1つの導電性エッジ105を備えた代替実施形態のデバイスインターフェースストリップ104A、104Bを図示している。デバイスインターフェースストリップ104Aが、2つの導電性エッジを有するように図示されているのに対して、デバイスインターフェースストリップ104Bは単一の導電性エッジを有するように図示されている。限定するわけではないが、導電性エッジは銅、ニッケルまたは金でエッジをめっきするなど、種々様々な方法で形成することができる。導電性接地インサート201を2つの導電性エッジの間に配置して、隣接するデバイスインターフェースストリップ104A、104B間に導通性経路を設けてもよい。導電性接地インサートの例としては、限定するわけではないが、導電性箔および可撓性波形金属シートまたはフィルムを含むことが可能である。一例において、接地インサートは、隣接するデバイスインターフェースストリップ間の接地経路を設けることができる。
ここで図3を参照すると、本発明の一実施形態に係る補強部材102の一例を示すトップダウン図を示している。補強部材102には、中央バックボーン322と、バックボーン322と平行に配置された一連のリブ324〜329とがある。バックボーン322は、デバイスインターフェースストリップ(図示せず)用の中央取り付け点である。本実施形態におけるリブ324〜329は、デバイスインターフェースストリップ用の取り付け点および支持構造となる。デバイスインターフェースストリップは、補強部材102に装着されると、各リブ324〜329上のパッド342によって支持されるようにしてもよい。補強部材102のリブ324〜329は、デバイスインターフェース回路の信号パッドをセグメント化するためのサイドウォーク(sidewalk)を形成する。
デバイスインターフェースストリップは、補強部材のバックボーン322およびリブ324〜329に対してほぼ直角に配置され、バックボーン322から補強部材102のエッジへと延びている。精密位置合わせピン338は、バックボーン322に沿って配置されるだけではなく、補強部材102の上部および底部エッジに沿って間隔を置いて配置されている。位置合わせピン338は、組み立て中にデバイスインターフェースストリップの位置合わせ穴と係合する。バックボーン322およびリブ324〜329には、デバイスインターフェースストリップの取り付け穴と位置合わせされているねじ穴340がある。組み立てに際して、デバイスインターフェースストリップは、位置合わせピン338上に配置され、ねじが取り付け穴およびねじ穴340を通じてストリップを補強部材102に装着する。
この例において、補強部材102は、約16インチ×16インチの正方形であり、内部格子構造がワイヤを通すか、または回路部品を配置するために利用可能な一連の開かれた通路を作る。本明細書で使用されている用語「サイドウォーク」は、各通路の列を指すために用いられている。サイドウォーク1の330、331は、バックボーン322と、バックボーン322の両側にある第1のリブ324、325とによって定義される列である。サイドウォーク1の330、331は、典型的には高性能機器のために用意された部分である。これらの高性能機器のためのデバイスインターフェースストリップにおける回路は、サイドウォーク1として定義されたエリアに重なっている。サイドウォーク2の332、333は、次の外側リブ326、327によって定義される。サイドウォーク3の334、335は、次の外側リブ328、329によって定義される。サイドウォーク4の336、337は、外側リブ328、329と、補強部材102の外側エッジとによって定義される。デバイスインターフェースの回路は、最高の性能を備えた機器の回路が補強部材102の中心に最も近く配置され、かつ最低の性能を備えた機器の回路が外側のサイドウォーク4の336、337に最も近く配置されるように設計されている。
本明細書で説明する実施形態は、補強部材の長さに延びた平行リブを備えているほぼ矩形の補強部材を含んでいるが、当業者は、たとえば円形、楕円形、十字形、五角形など補強部材の形状において実現できる任意の形状が、本発明の範囲から逸脱せずに実現可能であることを理解されたい。
さらに、本明細書で説明する実施形態は、矩形補強部材の長さに延び、かつ互いにほぼ平行なバックボーンおよびリブを含んでいるが、当業者は、たとえば円形リング、矩形中央部等のバックボーンおよびたとえば放射状、非平行、非対称、網目状、同心円、同心矩形等の任意のリブの配置が、本発明の範囲から逸脱せずに実現可能であることを理解されたい。
さらに、本明細書に含まれる一例は、単一のバックボーンを備えた補強部材を示しているが、当業者は、任意の数のバックボーンが、本発明の趣旨から逸脱せずに実現可能であることを理解されたい。
上記で説明した一例は、16インチ×16インチの正方形で24個のスロットを備えた補強部材を示しているが、当業者は、当該技術分野で一般に使用される他のサイズの補強部材を用いることが、本発明の開示から逸脱しないであろうことを理解されたい。
ここで図4Aおよび図4Bを参照すると、1つまたは複数のデバイスインターフェースストリップ404との間の通信のために、1つまたは複数の通信ボード448が設置された本発明の実施形態が図示されている。通信ボードは、デバイスインターフェースストリップ404に装着される厄介なワイヤを除去することができる一方で、デバイスインターフェースストリップ404の間において回路との相互通信の柔軟性を維持する。この例において、通信ボード448は、補強部材のバックボーン422の両側に配置される。通信ボード448には、デバイスインターフェースストリップ404のコネクタと結合する電気コネクタが含まれている。通信ボード448に取り付けられているデバイスインターフェースストリップ404の端部には、デバイスインターフェースストリップ404の回路に接続される一連の電気コネクタが含まれている。
通信ボード448が補強部材に取り付けられているので、デバイスインターフェースストリップ404の一つの端部を通信ボードに取り付けることによって、デバイスインターフェースストリップの一つの端部に対して物理的な取り付けが提供される。オプションとして、デバイスインターフェースストリップ404は、バックボーン422などの補強部材402に物理的に直接取り付けることができ、追加電気コネクタによって通信ボード448との間の通信を行う。デバイスインターフェースストリップには、バックボーン422における位置合わせピン438との係合のために、位置合わせ穴408を含むことが可能である。補強部材402は、接地および/または他の電気的な通信などのために、バックボーン422における電気コネクタを通じて、試験ヘッドに電気的に結合してもよい。
図4Aに示す実施形態は、バックボーン422の両側に2つの通信ボード448を示しているが、当業者は、たとえばバックボーンにかかっている単一のボード、またはバックボーンに沿って、またはその近くに配置された一連の独立した通信ボードや相互接続された通信ボードなど、任意の数の通信ボードが本発明の範囲から逸脱せずに実現可能であることを理解されたい。
図4Bに示す実施形態において、4つの別個のバスが、通信ボード448に実装されている。通信ボード448は、不揮発性ランダムアクセスメモリ(「NVRAM」)バス450を、デバイスインターフェースストリップ404におけるNVRAMモジュールと通信するために備えている。本実施形態では、補強部材402において利用可能なスロット当たり1つのNVRAMがあり、またNVRAMが通信ボードに位置している(図示せず)。また、通信ボード448はデバイスインターフェースストリップ404に位置するトランシーバ(図示せず)との通信のためのユーティリィティバス452を有する。本実施形態において、4つのユーティリティデータビット(「UDB」)が、ユーティリティバス452を通じて各デバイスインターフェースストリップ404に分配される。トランシーバは、トランシーバがデータをラッチするか、支持基板を読み出すか、または迂回されるかどうかを制御する2ビットによって制御されている。電力バス454を用いて、ユーティリティ電源への接続を提供してもよい。3.3ボルト(「V」)、5V、15AVおよび15BVの電圧供給を、電力バス454を通じて提供することができる。さらに、本実施形態において、デバイスインターフェースボード404における回路のいずれかのあり得る拡張のために、追加バス456が設けられる。この追加バス456は4ビット幅であり、またこのバスによって、補強部材に装着されたデバイスインターフェースストリップ404のいずれかの間でスロット対スロット接続が可能になる。デバイスインターフェースストリップ404には、NVRAMバスコネクタ451、ユーティリィティバスコネクタ453、電力バスコネクタ455および追加バスコネクタ457が含まれているが、これらのコネクタはデバイスインターフェースストリップ404が補強部材に装着された場合に、通信ボード448を通じて電気接続部が形成されるように位置合わせされている。オプションとして、デバイスインターフェースストリップ404は、1つまたは複数の導電性エッジ405を有していてもよい。
図5は、本発明の一実施形態に従って、機器を自動的に試験する方法500を示したものである。まず、デバイスインターフェースストリップが補強部材にしっかりと装着される(560)。次に、試験ヘッドに取り付けるためのフレームに、補強部材が装着される(562)。デバイスインターフェースストリップが、試験を進めるために、試験ヘッドおよびコントローラに電子的に結合される。次に、デバイスインターフェースストリップが、機器インターフェースおよび被試験デバイスに電子的に結合される(564)。試験ヘッドから被試験デバイスへの電気接続がもたらされると、特定の試験が実行される。次の試験の前に試験ヘッドまたはインターフェース回路を再構成する必要があるか否かを判断し(566)、必要がある場合には適切なデバイスインターフェースストリップに取り替えるか、追加するか、または除去することができる(570)。デバイスインターフェース回路に対して構成変更がなされた後で、補強部材およびフレームが試験ヘッドに再装着される(562)。試験が完了した後で構成変更が必要でない場合には、被試験デバイスが変更され(568)、試験が再び実行される(564)。
本出願は、本出願と共に同日出願された「自動試験装置の機器カード、プローブケーブルシステムおよび装置(Automatic Test Equipment Instrument Card and Probe Cabling System and Apparatus)」(代理人整理番号05−1997(4057/79)という名称の出願を、その全体において参照して援用している。
本明細書に提示した本発明の実施形態の特定の非限定的な例の説明の他に、ATEの構成を含む他の多くの用途で本発明を実施できることを理解されたい。上記では、本明細書の例示的な実施形態に関連させて本発明を説明したが、本発明の趣旨および範囲から逸脱せずに、本発明の形態および詳細な説明における前述のおよび様々な他の変更、省略および追加を行うことが可能であることが理解されるであろう。
本発明の実施形態に係る補強部材に取り付けられたデバイスインターフェースストリップの斜視図である。 本発明の一実施形態に係るデバイスインターフェースストリップの配置を示したトップダウン図である。 本発明の一実施形態に係るデバイスインターフェースストリップの拡大図である。 本発明の実施形態に係る補強部材を示すトップダウン図である。 本発明の一実施形態に係る通信ボードおよび補強部材のトップダウン図である。 本発明の一実施形態に係る通信ボードおよび補強部材を示す分解図である。 本発明の実施形態に係る試験プロセスを示すフローチャートである。

Claims (21)

  1. バックボーンが配置された補強部材と、
    前記補強部材に配置された複数のデバイスインターフェースストリップであって、前記バックボーンから延びる複数のデバイスインターフェースストリップと、
    前記複数のデバイスインターフェースストリップのそれぞれに配置された少なくとも1つの電気部品と
    を含むモジュール化されたデバイスインターフェース。
  2. 前記電気部品が電気トレースを含んでいる請求項1に記載のモジュール化されたデバイスインターフェース。
  3. 前記電気部品が集積回路を含んでいる請求項1に記載のモジュール化されたデバイスインターフェース。
  4. 前記複数のデバイスインターフェースストリップは第1の端部および第2の端部を備えており、前記複数のデバイスインターフェースストリップは前記第1の端部に位置合わせ穴を備え、
    前記補強部材上にある位置合わせピンであって、前記複数のデバイスインターフェースストリップのそれぞれの前記第1の端部にある前記位置合わせ穴に係合する位置合わせピンをさらに含む請求項1に記載のモジュール化されたデバイスインターフェース。
  5. 前記複数のデバイスインターフェースストリップのうちの2つのデバイスインターフェースストリップ間に位置する接地インサートであって、前記2つのデバイスインターフェースストリップの導電性エッジと電気的な伝達を行う接地インサートをさらに含んでいる請求項1に記載のモジュール化されたデバイスインターフェース。
  6. 前記バックボーンは前記複数のデバイスインターフェースストリップを試験ヘッドにドッキングさせるための通信ボードを含み、前記通信ボードは前記複数のデバイスインターフェースストリップと電気的に接続されている請求項1に記載のモジュール化されたデバイスインターフェース。
  7. 前記補強部材は少なくとも1つのリブをさらに含んでいる請求項1に記載のモジュール化されたデバイスインターフェース。
  8. 前記補強部材にかかっている中央バックボーンを備えたほぼ矩形のフレームを前記補強部材が含み、前記少なくとも1つのリブが前記補強部材にかかっている請求項7に記載のモジュール化されたデバイスインターフェース。
  9. 複数のデバイスインターフェースストリップを補強部材に装着するステップであって、前記複数のデバイスインターフェースストリップのそれぞれは少なくとも1つの電気部品が配置されているステップと、
    前記少なくとも1つの電気部品を試験ヘッドに電気的に結合するステップであって、前記試験ヘッドは試験を進めるコントローラを有するステップと
    を含む電気機器を試験する方法。
  10. 前記装着ステップは前記複数のデバイスインターフェースストリップを前記補強部材のバックボーンに取り付けることを含み、前記複数のデバイスインターフェースストリップは前記バックボーンから前記補強部材の外側エッジへ延びている請求項9に記載の方法。
  11. 前記複数のデバイスインターフェースストリップのそれぞれを少なくとも1つのリブに装着するステップであって、前記リブは前記バックボーンにほぼ平行であるステップをさらに含む請求項9に記載の方法。
  12. 前記複数のデバイスインターフェースストリップのそれぞれを位置合わせピンと位置合わせするステップであって、前記デバイスインターフェースストリップのそれぞれが前記補強部材の前記位置合わせピンと係合するための位置合わせ穴を有するステップをさらに含む請求項9に記載の方法。
  13. 前記装着ステップにおいて、前記複数のデバイスインターフェースストリップを前記試験ヘッドにドッキングさせるために通信ボードが提供され、前記通信ボードが前記複数のデバイスインターフェースストリップに電気的に結合される請求項9に記載の方法。
  14. 前記装着ステップにおいて、前記複数のデバイスインターフェースストリップと接続するために通信ボードが提供され、前記通信ボードが前記複数のデバイスインターフェースストリップのうち各デバイスインターフェースストリップに配置された少なくとも1つの電気部品と電気的に結合される請求項9に記載の方法。
  15. 位置合わせピンおよび取り付け穴を備えた外側エッジを有する補強部材であって、前記補強部材の長さに延びるバックボーンが複数の取り付け穴を有し、少なくとも1つのリブが少なくとも1つのサイドウォークを形成する補強部材と、
    前記補強部材に配置された複数のデバイスインターフェースストリップであって、前記複数のデバイスインターフェースストリップのそれぞれが第1の端部および第2の端部を有し、前記複数のデバイスインターフェースストリップのそれぞれが前記バックボーンから延びている複数のデバイスインターフェースストリップと、
    前記複数のデバイスインターフェースストリップに配置され、専用機能を実行するための少なくとも1つの電気部品と
    を含むモジュール化されたデバイスインターフェース。
  16. 前記複数のデバイスインターフェースストリップが第1の端部および第2の端部を有し、前記複数のデバイスインターフェースストリップのそれぞれが前記第1の端部に位置合わせ穴を有し、
    前記補強部材の外側エッジにある位置合わせピンであって、前記複数のデバイスインターフェースストリップの前記位置合わせ穴と係合する前記補強部材の位置合わせピンをさらに含んでいる請求項15に記載のモジュール化されたデバイスインターフェース。
  17. 前記複数のデバイスインターフェースストリップを試験ヘッドにドッキングさせるための通信ボードであって、前記複数のデバイスインターフェースストリップに電気的に結合された通信ボードをさらに含んでいる請求項15に記載のモジュール化されたデバイスインターフェース。
  18. 前記複数のデバイスインターフェースストリップの各デバイスインターフェースストリップが複数の取り付け穴を含んでいる請求項15に記載のモジュール化されたデバイスインターフェース。
  19. 補強部材と、
    前記補強部材に配置された複数のデバイスインターフェースストリップであって、前記複数のデバイスインターフェースストリップの各デバイスインターフェースストリップは隣接したデバイスインターフェースストリップに最も近い位置に少なくとも1つの導電性エッジを有する複数のデバイスインターフェースストリップと、
    前記複数のデバイスインターフェースストリップのそれぞれに配置された少なくとも1つの電気部品と、
    前記複数のデバイスインターフェースストリップのうちの2つのデバイスインターフェースストリップ間に位置する接地インサートであって、前記2つのデバイスインターフェースストリップの導電性エッジと電気的な伝達を行う接地インサートと
    を含むモジュール化されたデバイスインターフェース。
  20. 前記電気部品が集積回路を含んでいる請求項19に記載のモジュール化されたデバイスインターフェース。
  21. 前記補強部材に取り付けられ、かつ前記複数のデバイスインターフェースストリップの各デバイスインターフェースストリップに配置された少なくとも1つの電気部品に電気的に結合された通信ボードをさらに含み、
    前記複数のデバイスインターフェースストリップの各デバイスインターフェースストリップの端部が前記通信ボードに電気的に結合されている請求項19に記載のモジュール化されたデバイスインターフェース。
JP2008537986A 2005-10-28 2006-10-27 自動試験装置のための方法および装置 Active JP5265371B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/261,962 2005-10-28
US11/261,962 US7541819B2 (en) 2005-10-28 2005-10-28 Modularized device interface with grounding insert between two strips
PCT/US2006/041965 WO2007050865A1 (en) 2005-10-28 2006-10-27 Method and apparatus for automatic test equipment

Publications (2)

Publication Number Publication Date
JP2009513982A true JP2009513982A (ja) 2009-04-02
JP5265371B2 JP5265371B2 (ja) 2013-08-14

Family

ID=37671187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537986A Active JP5265371B2 (ja) 2005-10-28 2006-10-27 自動試験装置のための方法および装置

Country Status (5)

Country Link
US (1) US7541819B2 (ja)
JP (1) JP5265371B2 (ja)
KR (1) KR101264123B1 (ja)
TW (1) TWI319486B (ja)
WO (1) WO2007050865A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504822B2 (en) * 2005-10-28 2009-03-17 Teradyne, Inc. Automatic testing equipment instrument card and probe cabling system and apparatus
US7884627B2 (en) * 2006-12-29 2011-02-08 Formfactor, Inc. Stiffener assembly for use with testing devices
DE102008034918B4 (de) 2008-07-26 2012-09-27 Feinmetall Gmbh Elektrische Prüfeinrichtung für die Prüfung eines elektrischen Prüflings sowie elektrisches Prüfverfahren
US8878560B2 (en) 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
US8841931B2 (en) * 2011-01-27 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card wiring structure
TW201314233A (zh) * 2011-09-21 2013-04-01 Hon Hai Prec Ind Co Ltd 測試卡
KR101281823B1 (ko) * 2012-11-30 2013-07-04 주식회사 아이티엔티 고정형 파워 보드와 교체형 코어 보드를 포함하는 자동 테스트 장치
US10381707B2 (en) * 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10128592B1 (en) * 2017-05-12 2018-11-13 Northrop Grumman Systems Corporation Integrated circuit interface and method of making the same
US11651910B2 (en) 2020-12-10 2023-05-16 Teradyne, Inc. Inductance control system
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517578U (ja) * 1991-08-19 1993-03-05 日本アビオニクス株式会社 Icのバーンイン用ボード
JP2002222839A (ja) * 2001-01-29 2002-08-09 Advantest Corp プローブカード
JP2003519801A (ja) * 2000-01-07 2003-06-24 サード ミレニアム テスト ソリューションズ 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置
JP2004198303A (ja) * 2002-12-19 2004-07-15 Anritsu Corp 電子デバイス測定治具

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560907A (en) * 1968-05-17 1971-02-02 Peter V N Heller Test connector for microminiature circuits
US3611128A (en) * 1968-07-26 1971-10-05 Hitachi Ltd Probe header for testing integrated circuits
US4045737A (en) * 1975-12-22 1977-08-30 Charles Wheeler Coberly Integrated circuit probe
US4161692A (en) * 1977-07-18 1979-07-17 Cerprobe Corporation Probe device for integrated circuit wafers
US4922191A (en) * 1988-11-30 1990-05-01 General Dynamics Corporation, Electronics Division Electronic testing equipment interconnection assembly
US5386346A (en) * 1991-08-29 1995-01-31 Hubbell Incorporated Circuit card assembly with shielding assembly for reducing EMI emissions
EP0642921B1 (en) * 1993-09-09 2001-12-19 AUSIMONT S.p.A. Multilayer structures of fluorinated and non-flurinated thermoplastic polymers
TW273635B (ja) * 1994-09-01 1996-04-01 Aesop
KR100384265B1 (ko) * 1994-10-28 2003-08-14 클리크 앤드 소파 홀딩스 인코포레이티드 프로그램가능한고집적전자검사장치
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6034533A (en) * 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6166553A (en) * 1998-06-29 2000-12-26 Xandex, Inc. Prober-tester electrical interface for semiconductor test
JP3586106B2 (ja) * 1998-07-07 2004-11-10 株式会社アドバンテスト Ic試験装置用プローブカード
JP2000088920A (ja) * 1998-09-08 2000-03-31 Hitachi Electronics Eng Co Ltd 検査装置用インターフェイスユニット
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
US7262611B2 (en) * 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
WO2002003146A2 (en) * 2000-07-06 2002-01-10 Igor Anatolievich Abrosimov Interface device with stored data on transmission lines characteristics
US6420888B1 (en) * 2000-09-29 2002-07-16 Schlumberger Technologies, Inc. Test system and associated interface module
US6617867B2 (en) * 2000-11-29 2003-09-09 Teradyne, Inc. Mechanism for clamping device interface board to peripheral
US6525552B2 (en) * 2001-05-11 2003-02-25 Kulicke And Soffa Investments, Inc. Modular probe apparatus
US6489795B1 (en) * 2001-05-18 2002-12-03 Anthony G. Klele High-frequency test probe assembly for microcircuits and associated methods
KR20020096094A (ko) * 2001-06-16 2002-12-31 삼성전자 주식회사 테스터 헤드용 프로브 카드
US20030077932A1 (en) * 2001-10-22 2003-04-24 Lewinnek David W. Floating blind mate interface for automatic test system
US6972578B2 (en) * 2001-11-02 2005-12-06 Formfactor, Inc. Method and system for compensating thermally induced motion of probe cards
AU2002363990A1 (en) * 2001-12-14 2003-06-30 Intest Ip Corporation Flexible interface for a test head
EP1612571A4 (en) * 2003-04-04 2010-03-03 Advantest Corp CONNECTION UNIT, TEST HEAD AND TEST UNIT
JP2005017121A (ja) 2003-06-26 2005-01-20 Micronics Japan Co Ltd プローブカード
US6984974B2 (en) * 2003-11-17 2006-01-10 Venturedyne, Ltd. Independently-adjustable circuit board carrier
EP1584934B1 (en) 2004-04-05 2009-06-10 Verigy (Singapore) Pte. Ltd. Device for releasable connecting an interface to a test equipment
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
KR20080012253A (ko) 2004-12-02 2008-02-11 에스브이 프로브 피티이 엘티디 분할된 기판을 구비하는 프로브 카드
US7147499B1 (en) * 2005-10-19 2006-12-12 Verigy Ipco Zero insertion force printed circuit assembly connector system and method
US7504822B2 (en) * 2005-10-28 2009-03-17 Teradyne, Inc. Automatic testing equipment instrument card and probe cabling system and apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0517578U (ja) * 1991-08-19 1993-03-05 日本アビオニクス株式会社 Icのバーンイン用ボード
JP2003519801A (ja) * 2000-01-07 2003-06-24 サード ミレニアム テスト ソリューションズ 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置
JP2002222839A (ja) * 2001-01-29 2002-08-09 Advantest Corp プローブカード
JP2004198303A (ja) * 2002-12-19 2004-07-15 Anritsu Corp 電子デバイス測定治具

Also Published As

Publication number Publication date
US20070096755A1 (en) 2007-05-03
TWI319486B (en) 2010-01-11
JP5265371B2 (ja) 2013-08-14
WO2007050865A1 (en) 2007-05-03
US7541819B2 (en) 2009-06-02
KR101264123B1 (ko) 2013-05-14
KR20080074893A (ko) 2008-08-13
TW200732683A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
JP5265371B2 (ja) 自動試験装置のための方法および装置
US7504822B2 (en) Automatic testing equipment instrument card and probe cabling system and apparatus
CN101849324B (zh) 具有正交接点尾线的电连接器系统
US5255155A (en) Structure of electric circuit panel for instrument panel of automobile and method for forming the same
US20060006892A1 (en) Flexible test head internal interface
US20020185302A1 (en) Method for manufacturing a multi-layer printed circuit board
JP4972418B2 (ja) 試験装置およびプローブカード
US6271674B1 (en) Probe card
US20060181292A1 (en) Probe card assembly and method of attaching probes to the probe card assembly
JPH036626B2 (ja)
JPH10185990A (ja) Icテスタ用テストボード
US4614386A (en) Adaptor for changing the pitch of a contact array used with a printed circuit board testing apparatus
US7200011B2 (en) Thermal interface adapter plate conversion kit and method
JP5021924B2 (ja) パフォーマンスボード、試験装置及び試験方法
EP3085210A1 (en) Flexible substrate with adaptable parameters for integrated led arrays
TW201909707A (zh) 配線轉換轉接器
US4652065A (en) Method and apparatus for providing a carrier termination for a semiconductor package
KR20220016236A (ko) 별개의 파워 서플라이 회로 기판이 결합된 기판 구조
KR20140044998A (ko) 프로브 어레이 헤드 및 그를 갖는 프로브 카드
US7269029B2 (en) Rapid fire test board
JPH0968557A (ja) バーンインボード
EP0132328A1 (en) Probe cable assemblies
WO2009055069A2 (en) Multiple package module using a rigid flex printed circuit board
US20240006833A1 (en) Electronic Prototyping Interoperability
JP2007278828A (ja) 半導体チップ評価用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250