JPH10185990A - Ｉｃテスタ用テストボード - Google Patents
Ｉｃテスタ用テストボードInfo
- Publication number
- JPH10185990A JPH10185990A JP8219393A JP21939396A JPH10185990A JP H10185990 A JPH10185990 A JP H10185990A JP 8219393 A JP8219393 A JP 8219393A JP 21939396 A JP21939396 A JP 21939396A JP H10185990 A JPH10185990 A JP H10185990A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- pin
- housing
- tester
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ハーネスとベースユニットの構造が簡単であ
り、ベースユニットの組み立てが容易にできるＩＣテス
タ用テストボードを提供する。 【解決手段】ＩＣテスタ用テストボードは、第２コネク
タ４とハウジング７とケーブル９とソケットボード１２
を備えている。第２コネクタ４は、複数のピンカード１
の第１コネクタ３に嵌合し、ベースカード５上に実装さ
れている。ハウジング７は、ベースカード５上であって
第２コネクタ４と反対側に実装され、第２コネクタ４に
嵌合する第３コネクタ８を保持すると共に、複数のピン
カード１に直交して配置され、１個の被測定デバイス１
４当り１個である。ケーブル９は、ハウジング７の第３
コネクタ８と、ソケットボード１２側の第４コネクタ１
０とを接続する。ソケットボード１２は、第４コネクタ
１０に嵌合する第５コネクタ１１と前記被測定デバイス
１４用のＩＣソケット１３を実装している。
り、ベースユニットの組み立てが容易にできるＩＣテス
タ用テストボードを提供する。 【解決手段】ＩＣテスタ用テストボードは、第２コネク
タ４とハウジング７とケーブル９とソケットボード１２
を備えている。第２コネクタ４は、複数のピンカード１
の第１コネクタ３に嵌合し、ベースカード５上に実装さ
れている。ハウジング７は、ベースカード５上であって
第２コネクタ４と反対側に実装され、第２コネクタ４に
嵌合する第３コネクタ８を保持すると共に、複数のピン
カード１に直交して配置され、１個の被測定デバイス１
４当り１個である。ケーブル９は、ハウジング７の第３
コネクタ８と、ソケットボード１２側の第４コネクタ１
０とを接続する。ソケットボード１２は、第４コネクタ
１０に嵌合する第５コネクタ１１と前記被測定デバイス
１４用のＩＣソケット１３を実装している。
Description
【０００１】
【発明の属する技術分野】この発明はＩＣテスタ用テス
トボード、特にＩＣテスタとオートハンドラを接続する
ＩＣテスタ用テストボードに関する。
トボード、特にＩＣテスタとオートハンドラを接続する
ＩＣテスタ用テストボードに関する。
【０００２】
【従来の技術】従来より、ＩＣテスタ用テストボードは
ＩＣテスタとオートハンドラの接続に用いられ、図７〜
図９に示すように、ベースユニット１６とＤＵＴユニッ
ト１７を備えている。
ＩＣテスタとオートハンドラの接続に用いられ、図７〜
図９に示すように、ベースユニット１６とＤＵＴユニッ
ト１７を備えている。
【０００３】図７は従来技術を示す斜視図、図８は図７
のVIII方向から見た図、図９は図７のIX方向から見た図
である。
のVIII方向から見た図、図９は図７のIX方向から見た図
である。
【０００４】図７（Ａ）において、ピンカード１には、
被測定デバイス１４を試験する試験回路２が搭載され、
１個の被測定デバイス１４に２枚のピンカード１が対応
し、図７（Ｂ）に示すタイミング発生回路ｔ１とパタン
発生回路ｔ２とフォーマットコントロール回路ｔ３とド
ライバコンパレータ回路ｔ４から成る方式のＩＣテスタ
を使用し、被測定デバイス１４の各ピンＰＩＮ１〜ＰＩ
Ｎｎに信号を割り振ることにより、試験が行われる。
被測定デバイス１４を試験する試験回路２が搭載され、
１個の被測定デバイス１４に２枚のピンカード１が対応
し、図７（Ｂ）に示すタイミング発生回路ｔ１とパタン
発生回路ｔ２とフォーマットコントロール回路ｔ３とド
ライバコンパレータ回路ｔ４から成る方式のＩＣテスタ
を使用し、被測定デバイス１４の各ピンＰＩＮ１〜ＰＩ
Ｎｎに信号を割り振ることにより、試験が行われる。
【０００５】ピンカード１には、試験回路２に接続して
いる第１コネクタ３が実装され、第１コネクタ３は、ベ
ースカード５の下面に実装された第２コネクタ４に嵌合
している（図８、図９の矢印Ｃ）。
いる第１コネクタ３が実装され、第１コネクタ３は、ベ
ースカード５の下面に実装された第２コネクタ４に嵌合
している（図８、図９の矢印Ｃ）。
【０００６】ベースカード５上には、ハウジング７が実
装され、ハウジング７には、前記第２コネクタ４のピン
６に嵌合する（図８、図９の矢印Ｂ）第３コネクタ８が
保持されている。
装され、ハウジング７には、前記第２コネクタ４のピン
６に嵌合する（図８、図９の矢印Ｂ）第３コネクタ８が
保持されている。
【０００７】各第３コネクタ８には、ケーブル９の一端
部が接続され、ケーブル９の他端部は、第４コネクタ１
０に接続している。
部が接続され、ケーブル９の他端部は、第４コネクタ１
０に接続している。
【０００８】また、第４コネクタ１０は、ソケットボー
ド１２に実装された第５コネクタ１１に嵌合し（図８、
図９の矢印Ａ）、第５コネクタ１１に接続しているＩＣ
ソケット１３には、被測定デバイス１４が実装される。
ド１２に実装された第５コネクタ１１に嵌合し（図８、
図９の矢印Ａ）、第５コネクタ１１に接続しているＩＣ
ソケット１３には、被測定デバイス１４が実装される。
【０００９】更に、ハーネス１５は（図８、図９）、複
数のケーブル９とハウジング７により、ベースユニット
１６はベースカード５と複数のハーネス１５により、Ｄ
ＵＴユニット１７は複数のソケットボード１２により、
それぞれ構成されている。
数のケーブル９とハウジング７により、ベースユニット
１６はベースカード５と複数のハーネス１５により、Ｄ
ＵＴユニット１７は複数のソケットボード１２により、
それぞれ構成されている。
【００１０】この構成により、被測定デバイス１４の種
類ごとにＤＵＴユニット１７（図８）を準備して多品種
の試験に対応し、被測定デバイス１４の品種交換時には
ＤＵＴユニット１７をベースユニット１６から分離して
ＤＵＴユニット１７を交換する。
類ごとにＤＵＴユニット１７（図８）を準備して多品種
の試験に対応し、被測定デバイス１４の品種交換時には
ＤＵＴユニット１７をベースユニット１６から分離して
ＤＵＴユニット１７を交換する。
【００１１】また前記方法では対応できない場合には、
ハウジング７に保持されている第３コネクタ８の第２コ
ネクタ４のピン６への接続先を変更する。
ハウジング７に保持されている第３コネクタ８の第２コ
ネクタ４のピン６への接続先を変更する。
【００１２】更に、ピンカード１のメインテナンス時に
は、ベースユニット１６を（図８）ピンカード１から分
離する。
は、ベースユニット１６を（図８）ピンカード１から分
離する。
【００１３】
【発明が解決しようとする課題】上述した従来技術では
（図７〜図９）、１個の被測定デバイス１４に対してハ
ウジング７が２個であり、それぞれのハウジング７上に
は、３２個の第３コネクタ８が隣接して１列縦隊で配置
されている。
（図７〜図９）、１個の被測定デバイス１４に対してハ
ウジング７が２個であり、それぞれのハウジング７上に
は、３２個の第３コネクタ８が隣接して１列縦隊で配置
されている。
【００１４】従って、１個の被測定デバイス１４に対応
する試験回路２が、少数枚のピンカード１で構成される
方式のＩＣテスタの場合には、ハウジング７の数も少数
で済むので、ハーネス１５とベースユニット１６（図
８、図９）の構造が簡単であり、ベースユニット１６の
組み立ても容易である。
する試験回路２が、少数枚のピンカード１で構成される
方式のＩＣテスタの場合には、ハウジング７の数も少数
で済むので、ハーネス１５とベースユニット１６（図
８、図９）の構造が簡単であり、ベースユニット１６の
組み立ても容易である。
【００１５】しかし、１個の被測定デバイス１４に対応
する試験回路２が、多数枚のピンカード１で構成される
方式のＩＣテスタの場合には、ハウジング７の数もピン
カード１の枚数に比例して多数になる。
する試験回路２が、多数枚のピンカード１で構成される
方式のＩＣテスタの場合には、ハウジング７の数もピン
カード１の枚数に比例して多数になる。
【００１６】このため、ハウジング７の数量が増加して
ハーネス１５とベースユニット１６の構造が複雑とな
り、更に、ベースユニット１６の組み立ても困難とな
る。
ハーネス１５とベースユニット１６の構造が複雑とな
り、更に、ベースユニット１６の組み立ても困難とな
る。
【００１７】この発明の目的は、ハーネスとベースユニ
ットの構造が簡単であり、ベースユニットの組み立てが
容易にできるＩＣテスタ用テストボードを提供する。
ットの構造が簡単であり、ベースユニットの組み立てが
容易にできるＩＣテスタ用テストボードを提供する。
【００１８】
【課題を解決するための手段】前記課題を解決するた
め、この発明は、図１〜図６に示すように、被測定デバ
イス１４と、被測定デバイス１４を試験する試験回路２
を搭載した複数のピンカード１との間に介在し、ＩＣテ
スタとオートハンドラを接続するＩＣテスタ用テストボ
ードにおいて、（Ａ）前記複数のピンカード１の第１コ
ネクタ３に嵌合し、ベースカード５上に実装されている
第２コネクタ４と、（Ｂ）ベースカード５上であって第
２コネクタ４と反対側に実装され、第２コネクタ４に嵌
合する第３コネクタ８を保持すると共に、前記複数のピ
ンカード１に直交して配置され、１個の被測定デバイス
１４当り１個のハウジング７と、（Ｃ）ハウジング７の
第３コネクタ８と、ソケットボード１２側の第４コネク
タ１０とを接続するケーブル９と、（Ｄ）第４コネクタ
１０に嵌合する第５コネクタ１１と前記被測定デバイス
１４用のＩＣソケット１３が実装されたソケットボード
１２を備えている。
め、この発明は、図１〜図６に示すように、被測定デバ
イス１４と、被測定デバイス１４を試験する試験回路２
を搭載した複数のピンカード１との間に介在し、ＩＣテ
スタとオートハンドラを接続するＩＣテスタ用テストボ
ードにおいて、（Ａ）前記複数のピンカード１の第１コ
ネクタ３に嵌合し、ベースカード５上に実装されている
第２コネクタ４と、（Ｂ）ベースカード５上であって第
２コネクタ４と反対側に実装され、第２コネクタ４に嵌
合する第３コネクタ８を保持すると共に、前記複数のピ
ンカード１に直交して配置され、１個の被測定デバイス
１４当り１個のハウジング７と、（Ｃ）ハウジング７の
第３コネクタ８と、ソケットボード１２側の第４コネク
タ１０とを接続するケーブル９と、（Ｄ）第４コネクタ
１０に嵌合する第５コネクタ１１と前記被測定デバイス
１４用のＩＣソケット１３が実装されたソケットボード
１２を備えている。
【００１９】従って、この発明によれば、ハーネス１５
を構成するハウジング７を複数のピンカード１に直交し
て配置することにより、ハウジング７は、１個の被測定
デバイス１４当り１個で済み、ハーネス１５とベースユ
ニット１６の構造が簡単であり、ベースユニット１６の
組み立てが容易にできるするように作用する。
を構成するハウジング７を複数のピンカード１に直交し
て配置することにより、ハウジング７は、１個の被測定
デバイス１４当り１個で済み、ハーネス１５とベースユ
ニット１６の構造が簡単であり、ベースユニット１６の
組み立てが容易にできるするように作用する。
【００２０】
【発明の実施の形態】以下、この発明を実施の形態によ
り添付図面を参照して説明する。図１はこの発明の第１
実施形態を示す斜視図、図２は図１のII方向から見た
図、図３は図１のIII 方向から見た図である。
り添付図面を参照して説明する。図１はこの発明の第１
実施形態を示す斜視図、図２は図１のII方向から見た
図、図３は図１のIII 方向から見た図である。
【００２１】図１（Ａ）において、ピンカード１には、
被測定デバイス１４を試験する試験回路２が４個搭載さ
れ、１個の被測定デバイス１４に８枚のピンカード１が
対応し（図２）、図１（Ｂ）に示すタイミング発生回路
ｔ１とパタン発生回路ｔ２とフォーマットコントロール
回路ｔ３とドライバコンパレータ回路ｔ４から成る方式
のＩＣテスタを使用し、被測定デバイス１４の各ピンＰ
ＩＮ１〜ＰＩＮｎに信号を直接送信することにより、試
験が行われる。
被測定デバイス１４を試験する試験回路２が４個搭載さ
れ、１個の被測定デバイス１４に８枚のピンカード１が
対応し（図２）、図１（Ｂ）に示すタイミング発生回路
ｔ１とパタン発生回路ｔ２とフォーマットコントロール
回路ｔ３とドライバコンパレータ回路ｔ４から成る方式
のＩＣテスタを使用し、被測定デバイス１４の各ピンＰ
ＩＮ１〜ＰＩＮｎに信号を直接送信することにより、試
験が行われる。
【００２２】ピンカード１には、試験回路２に接続して
いる第１コネクタ３が、図示するように、各ピンカード
１ごとに１個ずつ実装されている。
いる第１コネクタ３が、図示するように、各ピンカード
１ごとに１個ずつ実装されている。
【００２３】従って、第１コネクタ３は、Ｘ軸方向には
８枚のピンカード１に対応して８個（図２）、Ｙ軸方向
には上述したように各ピンカード１ごとに１個（図
３）、合計８個が配置されている。
８枚のピンカード１に対応して８個（図２）、Ｙ軸方向
には上述したように各ピンカード１ごとに１個（図
３）、合計８個が配置されている。
【００２４】そして、Ｘ軸方向の８個の第１コネクタ３
には（図２）、１個の被測定デバイス１４当り１個の第
２コネクタ４が直交し、かつ嵌合している（図２、図３
の矢印Ｃ）。
には（図２）、１個の被測定デバイス１４当り１個の第
２コネクタ４が直交し、かつ嵌合している（図２、図３
の矢印Ｃ）。
【００２５】即ち、８個の第１コネクタ３に対して、１
個の被測定デバイス１４当り１個の第２コネクタ４が直
交して配置されている。
個の被測定デバイス１４当り１個の第２コネクタ４が直
交して配置されている。
【００２６】前記第２コネクタ４は、ベースカード５の
下面に実装され、ベースカード５の上面には、ハウジン
グ７が第２コネクタ４に平行して実装され、ハウジング
７には、第２コネクタ４のピン６に嵌合する第３コネク
タ８が（図２、図３の矢印Ｂ）保持されている。
下面に実装され、ベースカード５の上面には、ハウジン
グ７が第２コネクタ４に平行して実装され、ハウジング
７には、第２コネクタ４のピン６に嵌合する第３コネク
タ８が（図２、図３の矢印Ｂ）保持されている。
【００２７】そして、ハウジング７は、１個の被測定デ
バイス１４に対して１個である。
バイス１４に対して１個である。
【００２８】即ち、ハウジング７は、第２コネクタ４の
ピン６に嵌合する第３コネクタ８を保持すると共に、第
１コネクタ３が実装されている前記８枚のピンカード１
に直交して配置され、１個の被測定デバイス１４に対し
て１個だけ配置されている。
ピン６に嵌合する第３コネクタ８を保持すると共に、第
１コネクタ３が実装されている前記８枚のピンカード１
に直交して配置され、１個の被測定デバイス１４に対し
て１個だけ配置されている。
【００２９】また、このハウジング７に保持されている
第３コネクタ８は、８個で１群を形成し（図１、図
３）、８群〜の第２コネクタ４が（図１、図２）間
隔を置いて配置され、各郡〜は、ピンカード１の第
１コネクタ３に平行である（図２）。
第３コネクタ８は、８個で１群を形成し（図１、図
３）、８群〜の第２コネクタ４が（図１、図２）間
隔を置いて配置され、各郡〜は、ピンカード１の第
１コネクタ３に平行である（図２）。
【００３０】即ち、ハウジング７上には、第３コネクタ
８がＹ軸方向に８個（図１、図３）、Ｘ軸方向に８個
（図１、図２）、合計で６４個配置されている。
８がＹ軸方向に８個（図１、図３）、Ｘ軸方向に８個
（図１、図２）、合計で６４個配置されている。
【００３１】このように、ハウジング７上で間隔を置い
てピンカード１の第１コネクタ３に平行に配置された８
群〜の第３コネクタ８のそれぞれには、ケーブル９
の一端部が接続され、ケーブル９の他端部は、Ｚ軸方向
上方に配置された第４コネクタ１０に接続している。
てピンカード１の第１コネクタ３に平行に配置された８
群〜の第３コネクタ８のそれぞれには、ケーブル９
の一端部が接続され、ケーブル９の他端部は、Ｚ軸方向
上方に配置された第４コネクタ１０に接続している。
【００３２】また、第４コネクタ１０は、ソケットボー
ド１２に実装された第５コネクタ１１に嵌合し（図２、
図３の矢印Ａ）、第５コネクタ１１に接続しているＩＣ
ソケット１３には、被測定デバイス１４が実装される。
ド１２に実装された第５コネクタ１１に嵌合し（図２、
図３の矢印Ａ）、第５コネクタ１１に接続しているＩＣ
ソケット１３には、被測定デバイス１４が実装される。
【００３３】図４はこの発明の第２実施形態を示す斜視
図、図５は図４のＶ方向から見た図、図６は図４のVI方
向から見た図である。
図、図５は図４のＶ方向から見た図、図６は図４のVI方
向から見た図である。
【００３４】第１実施形態（図１〜図３）との相違は、
１個の被測定デバイス１４当り８個の第２コネクタ４
が、ピンカード１に実装された８個の第１コネクタ３に
平行に配置されている点である。
１個の被測定デバイス１４当り８個の第２コネクタ４
が、ピンカード１に実装された８個の第１コネクタ３に
平行に配置されている点である。
【００３５】即ち、図４〜図６に示すように、ピンカー
ド１には１個の試験回路２が搭載され、この試験回路２
に接続する第１コネクタ３が各ピンカード１に１個ずつ
実装され、合計８個の第１コネクタ３が配置されてい
る。
ド１には１個の試験回路２が搭載され、この試験回路２
に接続する第１コネクタ３が各ピンカード１に１個ずつ
実装され、合計８個の第１コネクタ３が配置されてい
る。
【００３６】これら８個の第１コネクタ３に対して、ベ
ースカード５の下面に実装された８個の第２コネクタ４
が平行に配置されている（図４、図５、図６）。
ースカード５の下面に実装された８個の第２コネクタ４
が平行に配置されている（図４、図５、図６）。
【００３７】更に、第１実施形態と第２実施形態におい
て、ハーネス１５は（図２、図３、図５、図６）、複数
のケーブル９とハウジング７により、ベースユニット１
６はベースカード５と複数のハーネス１５により、ＤＵ
Ｔユニット１７は複数のソケットボード１２により、そ
れぞれ構成されている。
て、ハーネス１５は（図２、図３、図５、図６）、複数
のケーブル９とハウジング７により、ベースユニット１
６はベースカード５と複数のハーネス１５により、ＤＵ
Ｔユニット１７は複数のソケットボード１２により、そ
れぞれ構成されている。
【００３８】この構成により、被測定デバイス１４の種
類ごとにＤＵＴユニット１７（図２図３、図５、図６）
を準備して多品種の試験に対応し、被測定デバイス１４
の品種交換時にはＤＵＴユニット１７をベースユニット
１６から分離してＤＵＴユニット１７を交換する。
類ごとにＤＵＴユニット１７（図２図３、図５、図６）
を準備して多品種の試験に対応し、被測定デバイス１４
の品種交換時にはＤＵＴユニット１７をベースユニット
１６から分離してＤＵＴユニット１７を交換する。
【００３９】また前記方法では対応できない場合には、
ハウジング７に保持されている第３コネクタ８の第２コ
ネクタ４のピン６への接続先を変更し、これにより、被
測定デバイス１４と試験回路２との接続を変更する。
ハウジング７に保持されている第３コネクタ８の第２コ
ネクタ４のピン６への接続先を変更し、これにより、被
測定デバイス１４と試験回路２との接続を変更する。
【００４０】また、ピンカード１のメインテナンス時に
は、ベースユニット１６を（図２、図３、図５、図
６））ピンカード１から分離する。
は、ベースユニット１６を（図２、図３、図５、図
６））ピンカード１から分離する。
【００４１】以下、前記構成を備えたこの発明の作用を
説明する。
説明する。
【００４２】図１〜図６に示すように、この発明では、
１個の被測定デバイス１４に対して、ベースカード５上
のハウジング７が１個だけである。
１個の被測定デバイス１４に対して、ベースカード５上
のハウジング７が１個だけである。
【００４３】従って、１個のハウジング７に保持されて
いる第３コネクタ８は、８個だけで１群を形成し（図
１、図３）、８群〜の第２コネクタ４が（図１、図
２）間隔を置いて配置されている。
いる第３コネクタ８は、８個だけで１群を形成し（図
１、図３）、８群〜の第２コネクタ４が（図１、図
２）間隔を置いて配置されている。
【００４４】これに対して、従来は、１個の被測定デバ
イス１４に対してハウジング７は２個であり（図７、図
８）、しかも各ハウジング７には（図７、図９）、３２
個もの第３コネクタ８が長く隣接して配置されている。
イス１４に対してハウジング７は２個であり（図７、図
８）、しかも各ハウジング７には（図７、図９）、３２
個もの第３コネクタ８が長く隣接して配置されている。
【００４５】従って、この発明によれば、１個の被測定
デバイス１４の試験回路２が多数枚のピンカード１で構
成される場合であっても、１個の被測定デバイス１４当
り１個のハウジング７上で、第３コネクタ８の第２コネ
クタ４のピン６への接続を変更することにより、ケーブ
ル９の配線が一層容易かつ迅速に行える。
デバイス１４の試験回路２が多数枚のピンカード１で構
成される場合であっても、１個の被測定デバイス１４当
り１個のハウジング７上で、第３コネクタ８の第２コネ
クタ４のピン６への接続を変更することにより、ケーブ
ル９の配線が一層容易かつ迅速に行える。
【００４６】即ち、第２コネクタ４のピン６への接続先
を変更する場合、従来のように１個の被測定デバイス１
４当り２個のそれぞれのハウジング７上で、３２個の隣
接した第３コネクタ８を着脱するよりも（図７〜図
９）、この発明による１個の被測定デバイス１４当り１
個のハウジング７上で、８個で１群の第３コネクタ８を
着脱する方が（図１〜図６）、一層簡単で、間違いがな
く、ケーブル９の配線を容易かつ迅速に行える。
を変更する場合、従来のように１個の被測定デバイス１
４当り２個のそれぞれのハウジング７上で、３２個の隣
接した第３コネクタ８を着脱するよりも（図７〜図
９）、この発明による１個の被測定デバイス１４当り１
個のハウジング７上で、８個で１群の第３コネクタ８を
着脱する方が（図１〜図６）、一層簡単で、間違いがな
く、ケーブル９の配線を容易かつ迅速に行える。
【００４７】更に、第１実施形態においては（図１〜図
３）、ハウジング７の他に、第２コネクタ４も、１個の
被測定デバイス１４当り一個である。
３）、ハウジング７の他に、第２コネクタ４も、１個の
被測定デバイス１４当り一個である。
【００４８】このため、この発明によれば、ケーブル９
とハウジング７により構成されるハーネス１５の構造が
簡単になり、またハーネス１５とベースカード５により
構成されるベースユニット１６の構造が簡単になると共
に、組み立ても容易になる。
とハウジング７により構成されるハーネス１５の構造が
簡単になり、またハーネス１５とベースカード５により
構成されるベースユニット１６の構造が簡単になると共
に、組み立ても容易になる。
【００４９】
【発明の効果】上述したように、この発明によれば、Ｉ
Ｃテスタ用テストボードを、複数のピンカード１の第１
コネクタ３に嵌合し、ベースカード５上に実装されてい
る第２コネクタ４と、ベースカード５上であって第２コ
ネクタ４と反対側に実装され、第２コネクタ４に嵌合す
る第３コネクタ８を保持すると共に、前記複数のピンカ
ード１に直交して配置され、１個の被測定デバイス１４
当り１個のハウジング７と、ハウジング７の第３コネク
タ８と、ソケットボード１２側の第４コネクタ１０とを
接続するケーブル９と、第４コネクタ１０に嵌合する第
５コネクタ１１と前記被測定デバイス１４用のＩＣソケ
ット１３が実装されたソケットボード１２により構成し
たことにより、ハーネスとベースユニットの構造が簡単
であり、ベースユニットの組み立てが容易にできるとい
う効果がある。
Ｃテスタ用テストボードを、複数のピンカード１の第１
コネクタ３に嵌合し、ベースカード５上に実装されてい
る第２コネクタ４と、ベースカード５上であって第２コ
ネクタ４と反対側に実装され、第２コネクタ４に嵌合す
る第３コネクタ８を保持すると共に、前記複数のピンカ
ード１に直交して配置され、１個の被測定デバイス１４
当り１個のハウジング７と、ハウジング７の第３コネク
タ８と、ソケットボード１２側の第４コネクタ１０とを
接続するケーブル９と、第４コネクタ１０に嵌合する第
５コネクタ１１と前記被測定デバイス１４用のＩＣソケ
ット１３が実装されたソケットボード１２により構成し
たことにより、ハーネスとベースユニットの構造が簡単
であり、ベースユニットの組み立てが容易にできるとい
う効果がある。
【００５０】更に、１個の被測定デバイス１４に対して
ハウジング７が１個であり、全体としても、８枚のピン
カード１に対してハウジング７が４個になり、部品点数
が減少するという効果もある。
ハウジング７が１個であり、全体としても、８枚のピン
カード１に対してハウジング７が４個になり、部品点数
が減少するという効果もある。
【００５１】
【図１】この発明の第１実施形態を示す斜視図である。
【図２】図１のII方向から見た図である。
【図３】図１のIII 方向から見た図である。
【図４】この発明の第２実施形態を示す斜視図である。
【図５】図４のＶ方向から見た図である。
【図６】図４のVI方向から見た図である。
【図７】従来技術を示す斜視図である。
【図８】図７のVIII方向から見た図である。
【図９】図７のIX方向から見た図である。
１ ピンカード ２ 試験回路 ３ 第１コネクタ ４ 第２コネクタ ６ ピン ７ ハウジング ８ 第３コネクタ ９ ケーブル １０ 第４コネクタ １１ 第５コネクタ １２ ソケットボード １３ ＩＣソケット １４ 被測定デバイス １５ ハーネス １６ ベースユニット １７ ＤＵＴユニット
Claims (5)
- 【請求項１】 被測定デバイス（１４）と、被測定デバ
イス（１４）を試験する試験回路（２）を搭載した複数
のピンカード（１）との間に介在し、ＩＣテスタとオー
トハンドラを接続するＩＣテスタ用テストボードにおい
て、 前記複数のピンカード（１）の第１コネクタ（３）に嵌
合し、ベースカード（５）上に実装されている第２コネ
クタ（４）と、 ベースカード（５）上であって第２コネクタ（４）と反
対側に実装され、第２コネクタ（４）に嵌合する第３コ
ネクタ（８）を保持すると共に、前記複数のピンカード
（１）に直交して配置され、１個の被測定デバイス（１
４）当り１個のハウジング（７）と、 ハウジング（７）の第３コネクタ（８）と、ソケットボ
ード（１２）側の第４コネクタ（１０）とを接続するケ
ーブル（９）と、 第４コネクタ（１０）に嵌合する第５コネクタ（１１）
と前記被測定デバイス（１４）用のＩＣソケット（１
３）が実装されたソケットボード（１２）を備えたこと
を特徴とするＩＣテスタ用テストボード。 - 【請求項２】 前記ピンカード（１）が８枚の場合であ
って、ハウジング（７）に保持された第３コネクタ
（８）が８個で１群を形成し、８群（〜）の第３コ
ネクタ（８）が間隔を置いて、ピンカード（１）の第１
コネクタ（３）に平行に配置されている請求項１記載の
ＩＣテスタ用テストボード。 - 【請求項３】 前記第３コネクタ（８）がハウジング７
に対して着脱自在であって、第２コネクタ（４）のピン
（６）への接続先が変更可能である請求項２記載のＩＣ
テスタ用テストボード。 - 【請求項４】 前記ピンカード（１）が８枚の場合であ
って、１個の被測定デバイス（１４）当り１個の第２コ
ネクタ（４）が、ピンカード（１）に実装された８個の
第１コネクタ（３）に直交して配置されている請求項１
記載のＩＣテスタ用テストボード。 - 【請求項５】 前記ピンカード（１）が８枚の場合であ
って、１個の被測定デバイス（１４）当り８個の第２コ
ネクタ（４）が、ピンカード（１）に実装された８個の
第１コネクタ（３）に平行に配置されている請求項１記
載のＩＣテスタ用テストボード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8219393A JPH10185990A (ja) | 1996-07-31 | 1996-07-31 | Ｉｃテスタ用テストボード |
| US08/897,110 US5994894A (en) | 1996-07-31 | 1997-07-18 | Testboard for IC tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8219393A JPH10185990A (ja) | 1996-07-31 | 1996-07-31 | Ｉｃテスタ用テストボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10185990A true JPH10185990A (ja) | 1998-07-14 |
Family
ID=16734719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8219393A Pending JPH10185990A (ja) | 1996-07-31 | 1996-07-31 | Ｉｃテスタ用テストボード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5994894A (ja) |
| JP (1) | JPH10185990A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348789B1 (en) * | 1996-07-31 | 2002-02-19 | Ando Electric Co., Ltd. | Testboard for IC tester |
| KR100389804B1 (ko) * | 2001-05-25 | 2003-07-02 | 삼성전자주식회사 | 반도체 메모리 소자용 병렬 실장 검사 기판 |
| KR100471544B1 (ko) * | 2002-05-30 | 2005-03-10 | 주식회사 유니테스트 | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 |
| KR100814381B1 (ko) | 2007-02-02 | 2008-03-18 | 주식회사 엑시콘 | 반도체 패키지 소자 테스트 장치 |
| JP2008151741A (ja) * | 2006-12-20 | 2008-07-03 | Yokogawa Electric Corp | 半導体テスタ |
| US7611377B2 (en) | 2006-09-22 | 2009-11-03 | Advantest Corporation | Interface apparatus for electronic device test apparatus |
| JP2017067555A (ja) * | 2015-09-29 | 2017-04-06 | 新東工業株式会社 | テストシステム |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD431580S (en) * | 1998-10-01 | 2000-10-03 | Advantest Corporation | IC tray holder |
| US6657426B1 (en) * | 1999-11-10 | 2003-12-02 | Data I/O Corporation | Programmer |
| US6422876B1 (en) * | 1999-12-08 | 2002-07-23 | Nortel Networks Limited | High throughput interconnection system using orthogonal connectors |
| US20020089322A1 (en) * | 2001-01-11 | 2002-07-11 | Frame James Warren | Modular high parallelism interface for integrated circuit testing, method of assembly, and use of same |
| US6552528B2 (en) * | 2001-03-15 | 2003-04-22 | Advantest Corporation | Modular interface between a device under test and a test head |
| US6875023B1 (en) * | 2002-06-27 | 2005-04-05 | Interactive Media Corporation | Data bank providing connectivity among multiple mass storage media devices using daisy chained universal bus interface |
| US7265534B2 (en) * | 2004-10-20 | 2007-09-04 | Freescale Semiconductor, Inc. | Test system for device characterization |
| JP3875254B2 (ja) * | 2005-05-30 | 2007-01-31 | 株式会社アドバンテスト | 半導体試験装置及びインターフェースプレート |
| JP2007040941A (ja) * | 2005-08-05 | 2007-02-15 | Advantest Corp | 半導体試験装置、パフォーマンスボードおよびインターフェースプレート |
| JP4275163B2 (ja) * | 2006-09-22 | 2009-06-10 | 株式会社アドバンテスト | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
| CN101650396B (zh) * | 2008-08-13 | 2012-05-16 | 鸿富锦精密工业（深圳）有限公司 | 测试治具 |
| US9733301B2 (en) * | 2010-02-05 | 2017-08-15 | Celerint, Llc | Universal multiplexing interface system and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646522A (en) * | 1992-09-24 | 1997-07-08 | Hughes Electronics | Wireless test fixture for high frequency testing |
| JP3382059B2 (ja) * | 1995-04-28 | 2003-03-04 | 株式会社アドバンテスト | 半導体試験装置 |
-
1996
- 1996-07-31 JP JP8219393A patent/JPH10185990A/ja active Pending
-
1997
- 1997-07-18 US US08/897,110 patent/US5994894A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348789B1 (en) * | 1996-07-31 | 2002-02-19 | Ando Electric Co., Ltd. | Testboard for IC tester |
| KR100389804B1 (ko) * | 2001-05-25 | 2003-07-02 | 삼성전자주식회사 | 반도체 메모리 소자용 병렬 실장 검사 기판 |
| KR100471544B1 (ko) * | 2002-05-30 | 2005-03-10 | 주식회사 유니테스트 | 실장과 에이티이가 통합된 반도체 소자 테스트 장치 |
| US7611377B2 (en) | 2006-09-22 | 2009-11-03 | Advantest Corporation | Interface apparatus for electronic device test apparatus |
| JP2008151741A (ja) * | 2006-12-20 | 2008-07-03 | Yokogawa Electric Corp | 半導体テスタ |
| KR100814381B1 (ko) | 2007-02-02 | 2008-03-18 | 주식회사 엑시콘 | 반도체 패키지 소자 테스트 장치 |
| JP2017067555A (ja) * | 2015-09-29 | 2017-04-06 | 新東工業株式会社 | テストシステム |
| US10816590B2 (en) | 2015-09-29 | 2020-10-27 | Sintokogio, Ltd. | Test system |
Also Published As
| Publication number | Publication date |
|---|---|
| US5994894A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10185990A (ja) | Ｉｃテスタ用テストボード | |
| US7649366B2 (en) | Method and apparatus for switching tester resources | |
| JP4972418B2 (ja) | 試験装置およびプローブカード | |
| US5764071A (en) | Method and system for testing an electronic module mounted on a printed circuit board | |
| CN1314976C (zh) | 待测器件和测试头之间的通用测试接口 | |
| KR101264123B1 (ko) | 자동 테스트 장비용 장치 및 방법 | |
| JP5021924B2 (ja) | パフォーマンスボード、試験装置及び試験方法 | |
| JPH10227830A (ja) | Ｉｃテスタ用テストボード | |
| JP2002222839A (ja) | プローブカード | |
| US5986458A (en) | Test head for semiconductor tester | |
| JP5248898B2 (ja) | 試験装置及び診断用パフォーマンスボード | |
| KR20060058120A (ko) | 반도체 디바이스 시험장치 및 디바이스 인터페이스 보드 | |
| JP3460856B2 (ja) | 試験回路基板及び集積回路試験装置 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH08271568A (ja) | プリント基板検査装置用端子保持板 | |
| JP3016330B2 (ja) | モニターバーンイン装置 | |
| KR100926290B1 (ko) | 전기 검사 장치용 모듈 그리고 이를 포함하는 전기 검사장치 | |
| JPH0933614A (ja) | 接続装置 | |
| JP3214526B2 (ja) | プリント配線板の検査装置 | |
| JPH11160392A (ja) | 半導体装置用バイアス試験炉 | |
| JPS6232373A (ja) | 試験方法 | |
| JP2007281101A (ja) | 制御基板のプリント配線構造 | |
| JPH05264653A (ja) | Ｓｏｊ型ｉｃソケット |