KR100389804B1

KR100389804B1 - 반도체 메모리 소자용 병렬 실장 검사 기판

Info

Publication number: KR100389804B1
Application number: KR10-2001-0028955A
Authority: KR
Inventors: 이만흥; 이창호; 윤상철; 최시돈
Original assignee: 삼성전자주식회사
Priority date: 2001-05-25
Filing date: 2001-05-25
Publication date: 2003-07-02
Also published as: KR20020090426A

Abstract

본 발명은 반도체 메모리 소자를 실제 동작 환경 특히, PC 환경에서 실장 검사하는 데에 사용되는 병렬 검사 기판으로서 기준 슬롯과 확장 슬롯을 구비하여 멀티 뱅크 동작 고장을 방지할 수 있으며, 소켓의 손상이 방지되고 대량 검사와 자동 검사에 적합한 구조를 갖는 병렬 검사 기판에 관한 것이다. 본 발명에 따른 병렬 검사 기판은 주회로 기판과 직접 연결되는 슬롯을 복수개 (기준 슬롯과 확장 슬롯) 구비하며 이 복수의 슬롯과 병렬로 연결된 복수의 검사 슬롯을 포함한다. 상기 기준 슬롯과 확장 슬롯 및 검사 슬롯에는 검사하고자 하는 반도체 메모리 소자가 실장된다. 기준 슬롯과 확장 슬롯을 함께 사용하면, 하나의 직렬 슬롯(예컨대, 확장 슬롯)에 의해 틀어진 타이밍이 다른 직렬 슬롯(예컨대, 기준 슬롯)에도 영향을 미침과 동시에 병렬 검사 슬롯에도 영향을 주기 때문에, 멀티 뱅크 동작에서 발생하는 타이밍 여유 불량을 효과적으로 검출할 수 있다. 본 발명에 따른 병렬 실장 검사 기판은 주회로 기판에 핀접속 방식으로 결합되고, 피검사 메모리 모듈은 검사기판의 소켓 방식의 슬롯에 실장되며, 병렬 검사 기판은 주회로 기판에 후면 실장방식으로 결합되어 검사공정을 핸들러와 같은 자동 장비로 진행하는 것이 가능하다.

Description

반도체 메모리 소자용 병렬 실장 검사 기판{Parallel Test Board Used in Testing for Semiconductor Memory Devices}

본 발명은 반도체 메모리 소자의 검사 기술에 관한 것이다. 좀 더 구체적으로, 본 발명은 반도체 메모리 소자를 실제 동작 환경 특히, PC 환경에서 실장 검사하는 데에 사용되는 병렬 검사 기판으로서 기준 슬롯과 확장 슬롯을 구비하여 멀티 뱅크 동작 고장을 방지할 수 있으며, 소켓의 손상이 방지되고 대량 검사와 자동 검사에 적합한 구조를 갖는 병렬 검사 기판에 관한 것이다.

반도체 메모리 소자가 회로 설계, 웨이퍼 제조, 조립 공정을 거쳐 완성되면, 이것을 출하하기 전에 전기적 성능과 신뢰성을 검사하는 검사 공정을 한다. 반도체 메모리 소자를 검사하는 항목은 크게, DC 테스트, AC 테스트, 기능 테스트로 나눌 수 있다. DC 테스트는 메모리 소자의 직류 특성을 검사하는 것으로 피측정 단자에 유니트를 접속하고 규정 전압(전류)을 인가하여 그 단자에 흐르는 전압(전류)을 DC 측정 유니트로 측정한다. 개방/합선(open/short) 테스트, 입력 전류, 출력 전압, 전원 전류 등을 측정한다. AC 테스트는 반도체 소자의 타이밍을 측정하는 것으로, 입력 단자에 펄스 신호를 인가하여 입출력 운반 지연 시간(access time), 출력 신호의 시작 시간과 종료 시간 등의 동작 특성을 측정한다. 기능 테스트는 메모리 소자의 실제 동작 속도에서 각 메모리 셀의 읽기/쓰기 기능이나 상호 간섭 등을 시험하는 것으로 패턴 발생기에서 만들어진 검사 패턴을 규정의 레벨로 변환한 펄스를 DUT(device under unit)에 인가하여 DUT의 출력 신호를 규정 레벨과 비교한다. 이 비교 결과를 패턴 발생기에서 발생한 출력 기대 패턴과 비교하여 동작의 양부를 검사한다. 일반적으로 AC 테스트와 기능 테스트를 겸한 다이나믹 기능 테스트가 사용된다.

한편, 메모리 소자를 대량으로 생산하여 수 많은 고객에게 판매하는 메모리 제조 업체에서는 고객이 메모리 소자를 사용하는 실제 환경과 동일한 환경에서 모든 메모리 소자를 검사하여 출하하는 것이 실제로 불가능하다. 특히, 반도체 메모리 소자의 기능이 향상되고 제조 공정이 복잡해지면서, 검사 공정에 점점 더 많은 시간이 걸리고 불량 유형도 다양해지며 검사 공정에 사용되는 장비의 가격도 점점더 높아진다. 따라서, 반도체 제조 업체에서 행하는 검사 공정에서는 양품 판정을 받은 제품도 제품의 출하 이후에 메모리 소자를 사용하여 전자 제품(예컨대, 컴퓨터)을 제조하는 업체로부터 많은 불량 통보를 받게 된다. 그러나, 불량 유형에 따라서는 메모리 제조 업체에서 사용하고 있는 검사 장치로는 이러한 불량이 검출되지 않는 경우도 발생한다. 또한, 컴퓨터 제조 업체에서는 메모리 소자 입고 검사 방법의 일환으로 자사에서 독자적으로 개발한 검사 프로그램을 사용하여 메모리 소자 검사를 하는데, 이 프로그램은 일반적인 메모리 반도체 검사 장치에서 구현할 수 없거나 시간이 많이 걸리기 때문에, 이것을 반도체 메모리 제조 업체가 검사 공정에 적용하기에는 너무 많은 비용 투자와 시간이 필요하게 된다.

이러한 기술적 사정을 감안하여, 반도체 메모리 제조 업체에서는 생산 제품이 실제 장착되어 사용되는 환경에서 메모리 소자를 직접 검사하는 방법을 사용하는데, 예컨대 DIMM과 같은 메모리 모듈 소자를 검사하기 위해서는 모듈 소자가 사용되는 환경(최종 사용자의 활용 목적, 예를 들어 개인용 컴퓨터의 메모리 구성 등)에 유사한 검사 조건을 만들어야 한다. 이것은, 예컨대, 모듈 소자의 입출력 기능을 검사하는 과정에서 모듈 소자가 장착되는 곳의 주변장치(중앙처리장치(CPU), 사운드 카드(sound card), 그래픽 카드(graphic card), 바이오스(BIOS) 등)의 영향이 고려되는 검사 조건을 포함한다. 따라서, 메모리 모듈 소자의 검사 환경을 최적화하기 위해서는 현재 유통되고 있는 주회로 기판(main board)를 직접 검사 기판으로 사용하는 방법이 사용된다. 이와 같이, 피검사 반도체 소자를 주회로 기판에 실장하여 반도체 소자의 특성과 성능을 검사하는 것을 '실장 검사'라 한다.

도 1은 종래 기술에 따른 실장 검사의 일례로서 컴퓨터의 주회로 기판에 병렬 검사 기판을 실장하는 구조를 나타내는 분해 사시도이고, 도 2는 이 병렬 검사 기판의 평면도이다.

도 1을 참조하면, 주회로 기판(10)에는 피검사 메모리 모듈 소자(도시하지 않음)가 전기적으로 연결되는 모듈 슬롯(12), 주회로 기판에 전원을 공급하는 전원 단자(13), 데이터 전송 방식에 따라 구별되는 PCI 방식 슬롯(14) 및 IDE 방식 슬롯(15), 하드디스크(HDD) 등의 저장 매체에 대한 입출력을 담당하는 I/O 슬롯(16), 디스플레이 등의 외부 출력 장치와 연결되는 출력 단자(17) 및 펌웨어(firmware)가 내장된 바이오스(BIOS) 등 다양한 전자 부품들이 구성되어 있다.

이들 전자 부품들은 대부분 주회로 기판(10)의 앞면(frontside, 도 1에서 윗면)에 실장되어 있고, 각각의 부품은 주회로 기판을 관통하여 뒷면(도 1에서는 보이지 않는 밑면)에서 솔더링(soldering) 등의 공정을 거쳐 전기적으로 서로 연결된다. 모듈 슬롯(12)은 병렬 검사 기판(20)과 이 기판에 장착된 복수의 슬롯(22, 23, 25)을 통해 역시 주회로 기판(10)의 뒷면에서 솔더링을 통해 주회로 기판(10)의 전자 부품들과 연결된다.

병렬 검사 기판(20)은 주회로 기판(10)의 구멍(19)과 검사 기판(20)의 구멍(21)을 통해 주회로 기판(10)에 고정되고, 복수의 슬롯(22, 23, 25)에는 메모리 모듈(27)이 장착된다.

도 2를 참조하면, 종래 구조의 병렬 검사 기판(20)은 피검사 메모리 모듈이실장되는 3개의 슬롯(22, 23, 25)을 포함한다. 검사 기판(20)은 메모리 모듈의 실장 검사에서 검사 시간을 줄이기 위한 병렬 검사 기판이다. 예를 들어서, 병렬 검사 기판을 사용하지 않고 주회로 기판(10)의 모듈 슬롯(12)에 피검사 메모리 소자를 장착하여 검사할 때, 검사 시간은 장착되는 메모리 모듈의 수(즉, 메모리 크기)에 의해 결정되는데, 메모리의 용량이 증가하면 검사 시간도 그에 비례하여 정수배로 증가한다. 그 이유는 주회로 기판(10)의 모듈 슬롯(12)에 실장된 피검사 메모리 모듈은 직렬 검사 모듈로 구동되기 때문이다. 이러한 주회로 기판(10)의 특성을 병렬 검사 기판(20)이라는 매개체를 이용하여 병렬 검사 모드로 바꾸면 동일한 검사 시간에 3배의 메모리 모듈을 검사할 수 있는 효과를 얻을 수 있다.

병렬 검사 기판(20)은 주회로 기판(10)의 각각의 모듈 슬롯(12)과 직접 연결되는 기준 슬롯(25)과 이것과 명령 신호가 병렬로 연결된 2개의 병렬 검사 슬롯(22, 23)으로 구성된다. 주회로 기판(10)과 직접 연결된 기준 슬롯(25)에 장착된 메모리 모듈만 주회로 기판 시스템에 의해 구동되며, 나머지 병렬 검사 슬롯(22, 23)에 장착된 메모리 모듈은 기준 슬롯(25)과 명령 신호가 공통이기 때문에 이것과 병렬로 동작한다. 따라서 기준 슬롯(25)에 로딩된 메모리 모듈의 검사 시간으로 검사 슬롯(22, 23)에 로딩된 메모리 모듈을 함께 검사하기 때문에, 300%의 검사 시간 단축 효과를 볼 수 있다.

그러나, 이러한 종래 병렬 검사 기판을 사용하여 실장 검사를 시행하면 소위, 멀티 뱅크 동작 고장(multi bank operation failure)을 스크린하지 못한다는 치명적인 결함이 있다. 멀티 뱅크 동작 고장이란, 기존 기판의 PC 실장 검사에서양품으로 판정된 모듈이 실제 PC의 주회로 기판에 복수개 장착되었을 때 발생하는 불량을 말한다. 좀 더 상세하게 설명하면, 기존에는 PC 실장 검사 장치의 주회로 기판(10)에 직접 연결된 기준 슬롯(25)에 2개의 검사 슬롯(22, 23)이 병렬로 연결되어 PC 실장 검사가 진행되기 때문에, 실질적으로 PC의 주회로 기판에 하나의 메모리 모듈을 꽂아서 검사한 결과와 동일한 결과를 얻게 된다. 따라서, PC 실장 검사에서 양품으로 판정된 모듈 1개만을 실제 PC의 주회로 기판에 장착하여 검사할 때에는 불량이 생기지 않는다. 그런데, 기존의 PC 실장 검사 공정에서 양품으로 판정된 복수개의 모듈을 실제 PC의 주회로 기판에 복수개 장착하여 검사할 때 불량으로 처리되는 모듈이 존재하는데, 이것은 복수개의 모듈을 주회로 기판에 장착함으로써 생기는 불량으로 기존의 PC 실장 검사 장치 또는 방법으로 스크린할 수 없다.

또한 주회로 기판(10)을 직접 검사 기판으로 사용하는 실장 검사에서는 주회로 기판(10)과 병렬 검사 기판(20)이 연결되는 구조로 인해, 다음과 같은 문제점이 발생하기 쉽다. 일반적으로 주회로 기판의 모듈 슬롯에 메모리 모듈이 한번 장착된 이후에는 모듈 소자의 용량을 늘리거나, 주회로 기판을 교체하기 전에는 모듈 소자를 분리하는 경우가 거의 없다. 따라서, 주회로 기판의 모듈 슬롯은 상대적으로 내구성이 약하고 작업자가 모듈 소자를 장착/분리하는 경우에도 작업자가 세심한 주의를 기울이기 마련이다. 일반적으로 주회로 기판에 구성된 모듈 슬롯은 약 500~5,000회 정도의 장착/분리 횟수를 한계 수명으로 한다.

따라서, 대량으로 생산되는 모듈 소자들의 개개의 기능상의 불량 여부를 판단하기 위해 종래 주회로 기판을 검사 기판으로 사용될 때에는 모듈 슬롯이 한계수명을 쉽게 넘기게 되어 잦은 고장을 가져올 때가 많으며, 특히 장착된 모듈 소자를 분리할 때 사용되는 분리 손잡이가 비교적 많이 손상되곤 한다.

본 발명의 목적은 반도체 소자를 실제 동작 환경에서 검사하는 실장 검사 공정의 신뢰성을 높이는 것이다.

본 발명의 다른 목적은 멀티 뱅크 동작 고장을 효과적으로 검출할 수 있는 병렬 실장 검사 기판을 제공하는 것이다.

본 발명의 또 다른 목적은 쉽게 분리되면서도 내구성이 강하고 수명이 긴 핀 접속 방식의 소켓 구조를 갖는 병렬 실장 검사 기판을 제공하는 것이다.

본 발명의 또 다른 목적은 대량 검사 공정에 적합하도록 메모리 모듈 소자가 자동으로 실장 분리될 수 있는 구조의 병렬 실장 검사 기판을 제공하는 것이다.

도 1은 종래 실장 검사에서 병렬 검사 기판과 주회로 기판의 연결 관계를 보여주는 분해 사시도.

도 2는 종래 실장 검사에 사용되는 반도체 메모리 소자용 병렬 실장 검사 기판의 평면도.

도 3는 본 발명에 따른 반도체 메모리 소자용 병렬 실장 검사 기판의 평면도.

도 4는 본 발명에 따른 반도체 메모리 소자용 병렬 실장 검사 기판의 블럭 회로도.

도 5는 본 발명의 한 구현예에 따른 볼트 체결 방식의 병렬 실장 검사 기판의 분해 사시도.

도 6a와 도 6b는 도 5의 하우징 내에서 접촉핀의 결합 구조를 나타내는 단면도.

도 7은 본 발명의 다른 구현예에 따른 병렬 실장 검사 기판의 구조를 나타내는 단면도.

도 8a와 도 8b는 본 발명의 또 다른 구현예에 따라 폭이 넓게 형성된 볼트체결 방식의 병렬 실장 검사 기판의 구조를 나타내는 단면도.

도 9는 후면 실장 방식으로 본 발명의 병렬 실장 검사 기판이 체결된 주회로 기판의 단면도.

<도면의 주요 부호에 대한 설명>

30, 200: 병렬 실장 검사 기판 34: 기준 슬롯

35: 확장 슬롯 36, 38: 병렬 검사 슬롯

40, 41: PLL 클록 구동기 42, 43: 버퍼

45: 비교기 110: 소켓

115: 하우징(housing) 120: 분리 손잡이

130: 매개 기판 132: 전도성 패턴

134: 관통 구멍 136: 코넥터

140: 피검사 반도체 소자 150: 접촉핀

본 발명에 따른 병렬 검사 기판은 주회로 기판과 직접 연결되는 슬롯을 복수개 (기준 슬롯과 확장 슬롯) 구비하며 이 복수의 슬롯과 병렬로 연결된 복수의 검사 슬롯을 포함한다. 상기 기준 슬롯과 확장 슬롯 및 검사 슬롯에는 검사하고자 하는 반도체 메모리 소자가 실장된다. 기준 슬롯과 확장 슬롯을 함께 사용하면, 하나의 직렬 슬롯(예컨대, 확장 슬롯)에 의해 틀어진 타이밍이 다른 직렬 슬롯(예컨대, 기준 슬롯)에도 영향을 미침과 동시에 병렬 검사 슬롯에도 영향을 주기 때문에, 멀티 뱅크 동작에서 발생하는 타이밍 여유 불량을 효과적으로 검출할 수 있다.

본원의 제1 발명에 따르면, 피검사 반도체 소자에 대한 실제 동작 환경을 제공하는 주회로 기판에 상기 피검사 반도체 소자를 복수개 연결하여 검사 공정을 진행하는 데에 사용되는 병렬 실장 검사 기판으로서, 전기 전도성 배선 패턴이 형성되어 있으며 상기 피검사 반도체 소자와 상기 주회로 기판을 전기적으로 연결하는 매개 기판과, 상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 주회로 기판과 전기적으로 직접 연결되는 기준 슬롯과, 상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 주회로 기판과 전기적으로 직접 연결되는 확장 슬롯과, 상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 기준 슬롯과 병렬로 연결된 복수의 병렬 검사 슬롯을 포함하는 병렬 실장 검사 기판이 제공된다.

본원의 제2 발명에 따르면, 병렬 검사 기판에서 피검사 반도체 소자가 실장되는 기준 슬롯과 확장 슬롯 및 복수의 병렬 검사 슬롯은 모두 접촉핀과 이 접촉핀이 고정되는 지지 블록을 각각 포함하는 소켓 구조를 가지고, 상기 접촉핀은 피검사 반도체 소자의 접속 단자부와 대응되는 모듈 접촉부와 상기 매개 기판의 전도성 패턴에 대응되는 기판 접촉부를 포함하며, 상기 접촉핀의 모듈 접촉부, 기판 접촉부와 상기 지지 블록 사이에는 탄성 부재가 제공된다. 상기 접촉핀의 기판 접촉부는 상기 탄성 부재를 완전히 감싸도록 구성될 수 있으며, 상기 소켓 구조의 슬롯은 상기 매개 기판과 볼트 결합되고, 상기 매개 기판에는 상기 주회로 기판과 핀 접속되는 코넥터가 형성되어 있다.

본원의 제3 발명에 따르면, 병렬 검사 기판은 주회로 기판에 후면 실장 방식으로 결합되는데, 주회로 기판에 일반적으로 구성되는 CPU, 바이오스, 전원단자,PCI 또는 ISA 방식의 카드용 슬롯, 출력 단자 등이 실장된 전면과 반대쪽에 있는 주회로 기판 후면에 병렬 검사 기판이 실장된다.

이하 도면을 참조로 본 발명의 바람직한 실시예에 대해 설명한다.

실시예

도 3는 본 발명에 따른 반도체 메모리 소자용 병렬 실장 검사 기판의 평면도이다.

본 발명에 따른 병렬 실장 검사 기판(30)은 하나의 확장 슬롯(35)과 하나의 기준 슬롯(34) 및 이들과 병렬로 연결된 복수의 병렬 검사 슬롯(36, 38)을 포함한다. 이 슬롯(34, 35, 36, 38)에는 예컨대, 피검사 메모리 모듈이 각각 실장된다. 기준 슬롯(34)이 동작할 때, 즉 기준 슬롯(34)에 실장된 메모리 모듈 소자에 대한 읽기/쓰기 동작이 이루어질 때, 병렬 슬롯(36, 38)에 대해서도 동일한 읽기/쓰기 동작이 이루어진다. 확장 슬롯(35)에 의해 틀어진 타이밍이 기준 슬롯(34)에 영향을 미치며, 이와 동시에 기준 슬롯(34)과 동일하게 동작하는 병렬 검사 슬롯(36, 38)도 이것의 영향을 받게 된다. 따라서, 외부 뱅크 동작을 포함한 멀티 뱅크 동작시 발생하는 타이밍 불량을 스크린할 수 있다. 여기서, 멀티 뱅크 동작 고장이란 주회로 기판에 메모리 모듈을 하나만 실장한 단일 로딩 검사는 통과하지만 복수의 메모리 모듈을 주회로 기판에 실장하였을 때에는 모듈 슬롯 사이의 외부 뱅크 및 내부 뱅크 동작으로 인해 생기는 미세한 타이밍 여유 고장을 의미한다.

도 4는 본 발명에 따른 반도체 메모리 소자용 병렬 실장 검사 기판(30)의 블럭 회로도이다.

주회로 기판(10)에서 공급된 클록 신호 CLK0가 제1 PLL 클록 구동기(40)에 제공되면, 출력 클록 CLK0-3은 기준 슬롯(34)과 확장 슬롯(35)에 공급되어 이 슬롯(34, 35)에 실장된 메모리 소자에 클록 신호로 입력된다. 한편, 제1 PLL 클록 구동기(40)에서 출력된 클록 CLK0은 제2 PLL 클록 구동기(41)로 입력되고 이것에 의해 DUT1 병렬 검사 슬롯(36)과 DUT2 병렬 검사 슬롯(38)에 클록 신호 CLK0-3으로 공급된다.

한편, 주회로 기판(10)에서 나온 어드레스 신호와 제어 신호는 기준 슬롯(34)과 확장 슬롯(35)에 직접 공급되고, 병렬 검사 슬롯(36, 38)에는 버퍼(42)를 통해 어드레스 신호와 제어 신호가 공급된다. 데이터 입력 신호는 주회로 기판(10)에서 기준 슬롯(34), 확장 슬롯(35)에 제공되는데, DUT 1, 2 병렬 검사 슬롯(36, 38)에는 버퍼(43)를 통해 데이터가 입력된다. 한편, 슬롯(34, 35, 36, 38)의 피검사 소자에서 나온 출력 데이터는 비교기(45)에 입력되고 소정의 기준 신호와 비교되어 메모리 소자의 양품과 불량 여부를 판단한다. 버퍼(43)는 피검사 메모리 소자가 쓰기 모드일 때 동작하는 반면, 비교기(45)는 피검사 메모리 소자가 읽기 모드일 때 동작한다.

주회로 기판(10)에 의해 기준 슬롯(34)과 확장 슬롯(35)에 실장된 메모리 소자에 대한 읽기/쓰기 동작이 이루어질 때, 기준 슬롯(34)과 병렬로 연결된 DUT 슬롯(36, 38)에 실장된 메모리 소자에도 동일한 읽기/쓰기 동작이 일어난다. 예를 들어서, 슬롯(34, 35, 36, 38)에 실장된 메모리 소자가 4-뱅크 더블 레이트(double rate)의 64M×4 비트 동기형 디램(SDRAM; Synchronous Dynamic Random AccessMemory)인 256M DDR SDRAM 모듈인 경우, 각각의 메모리 모듈은 뱅크 선택 어드레스 신호 BA0-BA1에 의해 내부 뱅크 동작이 일어난다. 그런데, 본 발명에 따른 병렬 실장 검사 기판(20)에는 주회로 기판(10)과 직접 연결된 복수의 슬롯 즉, 기준 슬롯(34)과 확장 슬롯(35)에 대해 외부 뱅크 동작이 일어나기 때문에, 이것의 영향이 병렬 슬롯(36, 38)에도 미치게 된다. 여기서, 외부 뱅크 동작은 복수의 슬롯 각각에 장착된 복수의 메모리 소자를 주회로 기판(10)의 예컨대, CPU(도시하지 않음)가 서로 연관성을 가지고 제어하는 것을 말한다. 따라서, 예컨대, 확장 슬롯(35)에 의해 틀어진 타이밍이 기준 슬롯(34)에도 영향을 미침과 동시에 병렬 슬롯(36, 38)에도 영향을 주기 때문에 멀티 뱅크 동작 불량을 효과적으로 검출할 수 있다.

한편, 본 발명의 다른 실시예에 따르면, 피검사 소자의 실장과 교체가 쉽고, 잦은 교체에도 수명이 길도록 하기 위하여, 핀 접속 방식의 소켓 구조를 기준 슬롯과 확장 슬롯이 포함된 병렬 실장 검사 기판에 적용한다. 이 실시예에 대해 도 5 내지 도 8을 참조로 설명한다.

도 5는 본 발명의 일실시예에 따른 핀 접속 방식의 소켓 구조로 된 병렬 실장 검사 기판(200)의 분해 사시도이다.

기판(200)은 소켓(110)과 매개 기판(130)을 포함한다. 소켓(110)에는 양단에 분리 손잡이(120)가 형성되어 있고, 메모리 모듈(140)은 소켓(110)에 삽입 실장된다. 소켓(110)은 또한 하우징(115, housing)과 여러 쌍의 지지 블럭(160) 및 전기 전도성 접촉핀(150)을 포함한다. 하우징(115)에는 개구부(112)가 형성되어 있고 이 개구부(112)에 메모리 모듈(140)이 삽입된다. 개구부(112)는 메모리 모듈(140)의접속 단자부(142)와 대응되는 구조로 되어 있다. 지지 블럭(160)은 하우징(115)의 내부에서 결합되며 접촉핀(150)은 지지 블럭(160)의 표면에 삽입된다. 접촉핀(150)은 메모리 모듈(140)의 접속 단자부(142)와 접촉한다.

분리 손잡이(120)는 하우징(115) 내부에 위치하는 회전축(도시하지 않음)을 중심으로 회전 운동할 수 있는데, 예컨대 분리 손잡이(120)가 도 5의 위치 A에 있을 때에는 소켓(110)의 개구부(112)에 삽입 실장된 메모리 모듈(140)이 잠금 고정되어 소켓(110)과 메모리 모듈(140)이 분리되지 않고, 분리 손잡이(120)가 도 5의 위치 B에 있을 때에는 메모리 모듈(140)을 소켓(110)의 슬롯(112)에 끼우거나 빼낼 수 있다. 또한, 손잡이(120)는 하우징(115)의 양쪽 끝에서 옆으로 돌출하도록 구성되어 있어서, 분리 손잡이(120)를 이용하여 메모리 모듈(140)을 분리할 때, 분리 손잡이(120)가 손상되거나 파손되는 것을 방지할 수 있다.

매개 기판(130)은 전도성 패턴(132), 관통 구멍(134), 코넥터(136)를 포함한다. 매개 기판(130)에는 기판(200)이 병렬 실장 검사 모듈로 동작하도록 하는 전자회로 소자들이 형성되어 있는데, 이 회로소자들의 구성은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려져 있는 것이므로 그 자세한 설명과 도시는 생략한다. 전도성 패턴(132)은 소켓(110)의 접촉핀(150)과 접촉하여 전기적으로 연결된다.

매개 기판(130)과 소켓(110)에는 각각 다수의 관통 구멍(134, 114)이 형성되어 있고, 이 관통 구멍을 결합 수단(104), 예컨대 볼트로 연결함으로써, 소켓(110)이 매개 기판(130)에 고정된다. 볼트 결합 방식에 의한 매개 기판(130)과소켓(110)의 결합은 접촉핀(150)과 전도성 패턴(132)의 물리적 결합력을 강화하고 접촉핀(150)이 패턴(132)으로부터 들뜨는 것을 방지하여 소켓(110)의 신뢰성을 높인다.

또한, 매개 기판(130)의 밑면에 형성되어 있는 코넥터(136)는 병렬 실장 검사 기판(200)이 주회로 기판에 핀 접촉 방식으로 결합되도록 한다. 즉, 주회로 기판의 모듈 슬롯(12)과 연결되는 핀을 주회로 기판(10)의 뒷면에 형성하고 이 핀들이 매개 기판(130)의 슬롯(136)에 결합되도록 한다.

이와 같이, 병렬 실장 검사 기판(200)과 주회로 기판이 종래 솔더링 방식이 아닌 핀 접속 방식으로 결합되고, 병렬 실장 검사 기판(200)의 매개 기판(130)과 소켓(110)도 볼트 결합 방식과 핀 접촉 방식으로 연결된다. 따라서, 병렬 실장 검사 기판(200)을 주회로 기판과 필요에 따라 쉽게 교체하고 분리할 수 있으며, 매개 기판(130)과 소켓(110)의 분리도 매우 손쉽게 이루어질 수 있다. 대량의 메모리 모듈을 실장 검사하는 경우, 소켓(110)이 손상되는 경우에도 소켓(110)을 매개 기판(130)으로부터 쉽게 분리할 수 있으므로 검사 공정의 효율과 생산성을 높일 수 있다. 예컨대, 종래 구조의 병렬 검사 기판이 약 500∼5000회 정도의 한계 수명을 갖던 것에 비교하여, 본 발명에 따른 병렬 실장 검사 기판은 한계 수명이 약 150,000회 정도이다.

도 6a와 도 6b는 병렬 실장 검사 기판(200)의 하우징(115) 내에 접촉핀(150)이 결합된 소켓 구조를 도 5의 선 Ⅲ-Ⅲ으로 절단하여 나타내는 단면도이다.

도 6a 및 도 6b에 도시한 바와 같이, 하우징(115)은 전체적인 단면이 H자 모양인데, 가운데 부분이 개구부(112)에 의해 분리되어 있다. 이 개구부(112)에는 위에서 설명한 것처럼 메모리 모듈(140)이 삽입된다. 하우징(115)의 중앙 가로본체 밑에는 하면이 개방된 내부 공간(116)이 마련되어 있고, 한쌍의 지지 블록(160)이 내부 공간(116)에 하우징(115)의 내벽면에 접하도록 고정된다. 지지 블록(160)에는 메모리 모듈(140)의 접속 단자부(142)와 대응되는 모듈 접촉부(152)와 매개 기판(130)의 전도성 패턴(132)과 대응되는 기판 접촉부(154)를 갖는 접촉핀(150)이 고정된다.

모듈 접촉부(152)와 지지 블록(160) 사이에는 고무(rubber)와 같은 탄성부재(172)가 제공되며, 기판 접촉부(154)와 지지 블록(160) 사이에도 고무와 같은 탄성 부재(174)가 제공된다. 이러한 탄성 부재(172, 174)는 지지 블록(160)에 고정되어 있는 접촉핀(150)에 탄성을 부여하여, 메모리 모듈(140)의 접속 단자부(142)와 모듈 접촉부(152)의 접촉력을 강화하고 매개 기판(130)의 패턴(132)과 기판 접촉부(154)의 접촉력을 좋게 하여, 접촉핀(150)의 전기적 신뢰성을 높인다.

도 7은 본 발명의 다른 구현예에 따른 병렬 실장 검사 기판의 소켓 구조를 도 5의 선 Ⅲ-Ⅲ으로 절단하여 나타내는 단면도이다.

이 실시예에 따른 소켓(200a)은 도 6a, 도 6b에 도시된 (200)과 유사한 구조를 가지며, 접촉핀(150a)의 형상이 다르다는 특징이 있다. 즉 도 7에 도시된 바와 같이, 기판 접촉부(154a)의 형상이 그에 대응되는 탄성부재(174)를 완전히 감싼 형태로 형성된 점을 특징으로 한다. 이것은 접촉핀(150a)의 기판 접촉부(154a)가 매개기판(130)의 전도성 패턴(132)을 손상시키지 않고 면접촉 하도록 한다. 또한, 이 실시예에 따른 기판 접촉부(154a)는 탄성부재(174)를 완전히 감싸기 때문에 지지블록(160)과 기판 접촉부(154a) 사이의 탄성부재(174)가 좀 더 효율적으로 사용할 수 있고, 기판 접촉부(154a)와 매개기판의 패턴(132) 사이의 신뢰성을 향상시킬 수 있다.

도 8a와 도 8b는 본 발명의 또 다른 구현예에 따라 병렬 실장 검사 기판에서 폭이 넓게 형성된 소켓 구조를 나타내는 단면도이다.

앞에서 도 6과 도 7을 참조로 설명한 소켓은 폭(도 6, 7의 W1)이 예컨대, 약 10㎜이고 이때 소켓들 사이의 피치는 약 10.2㎜이며, 이러한 소켓을 사용하여 반복적으로 모듈 소자를 장착/분리하면 모듈 소자가 장착되는 부위(소켓의 슬롯 등)가 벌어지게 되어 모듈 소자와 소켓의 연결 - 구체적으로는 모듈 소자의 접속 단자부(142)와 소켓의 접촉핀(150) 사이의 연결 - 이 불완전하게 이루어질 우려가 있다. 이러한 점을 감안하여, 도 8에 도시한 실시예에 따른 소켓 구조에서는 소켓의 폭을 넓게 함으로써 모듈 소자가 장착되는 부위를 양 측면에서 강하게 지지하여 해당 부위가 벌어지는 등의 불량이 발생하는 것을 방지한다.

도 8을 참조하면, 소켓은 하우징(115a)의 양쪽 세로 본체면 사이의 간격을 넓게 형성하여 소켓의 폭(W2)을 넓힌 후 지지블록(160)이 삽입될 때 소정의 두께(W3)를 갖는 보조 블록(162)을 함께 삽입하거나(도 8a), 또는 하우징(115b)의 양쪽 세로 본체 자체를 소정의 두께(W3)만큼 넓게 형성함으로써 소켓의 폭(W2)을 넓게 형성한다(도 8b).

이 실시예에 따른 소켓의 폭(W2)은 약 13.8㎜인 것이 바람직하며, 이렇게 추가되는 두께(W3)만큼 모듈 소자 장착 부위를 양 측면에서 지지하기 때문에, 모듈 소자가 끼워지는 부위(소켓의 슬롯 등)가 벌어지는 것을 방지할 수 있다. 따라서, 소켓이 벌어짐에 따라 모듈 소자와 소켓의 접촉핀 사이의 접촉 불량을 방지할 수 있으며, 좀 더 효과적으로 모듈 소자의 불량 여부를 테스트할 수 있다.

한편, 대량의 메모리 모듈을 검사할 경우 피검사 소자를 검사 헤드(test head) 예컨대, 주회로 기판에 로딩(loading)하고 검사가 끝난 소자를 주회로 기판으로부터 언로딩(unloading)하는 과정을 자동화할 필요가 있다. 일반적으로 반도체 IC 소자를 검사하는 검사 공정에서는 피검사 소자의 로딩과 언로딩은 핸들러(handler)에 의해 자동으로 이루어진다. 이하에서는, 병렬 실장 검사 기판을 주회로 기판에 로딩하고 언로딩하는 작업을 핸들러와 같은 자동화 장비에 적용할 수 있도록 하는 실시예에 대해 설명한다.

도 9는 후면 실장 방식으로 본 발명의 병렬 실장 검사 기판이 주회로 기판에 체결된 구조를 나타내는 단면도이다. 여기서 후면(320; backside)이란 주회로 기판(300)에 일반적으로 구성된 구성품들(220) 예컨대, 중앙처리장치, 바이오스, 전원단자, PCI 또는 ISA 방식의 카드용 슬롯들, 출력단자 등이 전면(310; front side)의 반대쪽 면을 말한다.

도 9를 참조하면, 병렬 검사 기판(200)은 주회로 기판(300)의 후면(320)에 실장되는데, 이와 같은 후면 실장 방식의 장점으로는 소켓(110)에 모듈 소자(140)를 장착/분리하기가 용이하며, 모듈 소자(140)가 장착/분리될 때 모듈 소자가 핸들링되는 동선 - 테스트 보드의 후면 - 에 아무런 장애가 없는 점을 들 수 있다. 따라서, 이 실시예에 따른 주회로 기판과 병렬 실장 검사 기판의 구조를 사용하면, 핸들러와 같은 자동화 장비를 이용하여 메모리 모듈 소자의 실장 검사를 진행할 수 있다.

한편, 개별 소켓(110)에 대해 별도의 매개 기판을 사용하지 않고, 모든 소켓이 한꺼번에 실장되는 하나의 매개 기판(130)을 사용하는데, 이 매개 기판(130)은 다층 회로기판으로 구성되며, 회로배선의 설계를 임의적으로 변경함으로써 소켓(110)이 매개 기판(130)에 실장되는 위치를 자유롭게 조정할 수 있으므로, 소켓(하우징)들 간의 피치(pitch) 즉, P1, P2를 자유롭게 구성할 수 있는 장점을 갖는다. 본 발명의 실시예에서 제시된 소켓들 간의 최대 피치는 약 22.8㎜이다.

이처럼, 소켓들 간의 피치 P1, P2를 자유롭게 조정할 수 있기 때문에, 폭이 넓은 소켓과 폭이 좁은 소켓을 병렬 실장 검사 기판(200)에 쉽게 적용할 수 있다.

본 발명에 따르면 메모리 소자를 PC 실장 검사할 때, 멀티 뱅크 동작 고장을 효과적으로 검출할 수 있다.

또한, 본 발명에 따르면, 병렬 실장 검사 기판이 주회로 기판과 핀 접속 방식으로 결합되고, 검사 기판의 소켓이 볼트 결합 방식으로 매개 기판에 결합되기 때문에, 검사 기판의 분리와 교체가 용이하고 수명을 늘릴 수 있으며, 손상된 소켓의 교체와 수리가 쉽고 소켓의 신뢰성을 높일 수 있다.

또한, 소켓의 내구성을 강화하기 위하여 폭이 확장된 소켓을 적용할 수 있으며, 후면 실장 방식의 주회로 기판과 검사 기판을 사용함으로써 실장 검사를 자동화할 수 있다.

Claims

피검사 반도체 소자에 대한 실제 동작 환경을 제공하는 주회로 기판에 상기 피검사 반도체 소자를 복수개 연결하여 검사 공정을 진행하는 데에 사용되는 병렬 실장 검사 기판으로서,

전기 전도성 배선 패턴이 형성되어 있으며 상기 피검사 반도체 소자와 상기 주회로 기판을 전기적으로 연결하는 매개 기판과,

상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 주회로 기판과 전기적으로 직접 연결되는 기준 슬롯과,

상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 주회로 기판과 전기적으로 직접 연결되는 확장 슬롯과,

상기 매개 기판에 실장되며 상기 피검사 반도체 소자가 실장되고, 상기 기준 슬롯과 병렬로 연결된 복수의 병렬 검사 슬롯을 포함하는 병렬 실장 검사 기판.
제1항에서, 상기 주회로 기판은 상기 기준 슬롯과 확장 슬롯에 실장된 피검사 반도체 소자에 대해 외부 뱅크 동작으로 제어하는 것을 특징으로 하는 병렬 실장 검사 기판.
제1항 또는 제2항에서, 상기 주회로 기판은 CPU를 포함하며, 이 CPU는 상기 기준 슬롯과 확장 슬롯에 실장된 피검사 반도체 소자에 어드레스 신호, 제어 신호,데이터 입력 신호를 제공하는 것을 특징으로 하는 병렬 실장 검사 기판.
제1항 또는 제2항에서, 상기 기준 슬롯과 확장 슬롯에 실장된 피검사 반도체 소자에 대해 상기 주회로 기판의 제어에 따른 읽기/쓰기 동작이 이루어질 때 상기 복수의 병렬 검사 슬롯에 실장된 피검사 반도체 소자에 대해서도 읽기/쓰기 동작이 이루어지는 것을 특징으로 하는 병렬 실장 검사 기판.
제4항에서, 상기 피검사 반도체 소자는 메모리 모듈 소자이며, 상기 주회로 기판의 클록 신호를 상기 기준 슬롯과 확장 슬롯에 실장된 메모리 모듈에 공급하는 제1 PLL 클록 구동기와 상기 제1 PLL 클록 구동기의 출력을 상기 복수의 병렬 검사 슬롯에 실장된 메모리 모듈에 공급하는 제2 PLL 클록 구동기를 더 포함하는 것을 특징으로 하는 병렬 실장 검사 기판.
제4항에서, 상기 피검사 반도체 소자는 메모리 모듈 소자이며, 상기 주회로 기판은 상기 복수의 병렬 검사 슬롯에 실장된 피검사 메모리 모듈 소자에 어드레스 신호와 제어 신호를 공급하는 버퍼를 더 포함하는 것을 특징으로 하는 병렬 실장 검사 기판.
제4항에서, 상기 피검사 반도체 소자는 메모리 모듈 소자이며, 상기 복수의 병렬 검사 슬롯에 실장된 메모리 모듈 소자에 데이터를 공급하는 버퍼와 상기 메모리 모듈 소자로부터 출력되는 데이터를 기준 데이터와 비교하여 메모리 모듈 소자의 출력 데이터가 기준 데이터와 일치하는지 검사하는 비교기를 더 포함하는 것을 특징으로 하는 병렬 실장 검사 기판.
제1항 또는 제2항에서, 상기 주회로 기판은 CPU와 기타 구성 부품이 실장된 전면을 포함하고, 상기 병렬 실장 검사 기판은 상기 전면의 반대쪽에 있는 주회로 기판 후면에 실장되는 것을 특징으로 하는 병렬 실장 검사 기판.
제1항에서, 상기 기준 슬롯과 확장 슬롯 및 복수의 병렬 검사 슬롯은 모두 접촉핀과 이 접촉핀이 고정되는 지지 블록을 각각 포함하는 소켓 구조를 갖는 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 접촉핀은 피검사 반도체 소자의 접속 단자부와 대응되는 모듈 접촉부와 상기 매개 기판의 전도성 패턴에 대응되는 기판 접촉부를 포함하는 것을 특징으로 하는 병렬 실장 검사 기판.
제10항에서, 상기 접촉핀의 모듈 접촉부, 기판 접촉부와 상기 지지 블록 사이에는 탄성 부재가 제공되는 것을 특징으로 하는 병렬 실장 검사 기판.
제11항에서, 상기 접촉핀의 기판 접촉부는 상기 탄성 부재를 완전히 감싸는것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 소켓 구조의 슬롯은 상기 매개 기판과 볼트 결합되는 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 매개 기판에는 상기 주회로 기판과 핀 접속되는 코넥터가 형성되어 있는 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 소켓 구조의 슬롯은 상기 접촉핀과 지지 블록이 내부에 수용되는 하우징을 포함하고 이 하우징은 상기 슬롯에 피검사 반도체 소자를 실장하고, 실장된 피검사 반도체 소자를 제거하는 분리 손잡이가 그 측면에 돌출 형성된 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 매개 기판은 다층 회로 기판인 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 기준 슬롯과 확장 슬롯 및 복수의 병렬 검사 슬롯들은 상기 매개 기판 위에서 나란히 정렬되며 그 간격이 일정하지 않은 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 소켓 구조의 슬롯은 상기 접촉핀과 지지 블록이 내부에 수용되는 하우징을 포함하고 이 하우징은 양쪽 세로 본체면과 중앙 가로 본체부를 포함함으로써 전체적으로 H자 모양으로 구성되고, 상기 중앙 가로 본체부는 개구부에 의해 분리되고 상기 피검사 반도체 소자는 상기 개구부를 통해 상기 소켓 구조의 슬롯에 삽입되는 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 소켓 구조의 슬롯은 상기 접촉핀과 지지 블록이 내부에 수용되는 하우징을 포함하고 이 하우징은 양쪽 세로 본체면과 중앙 가로 본체부를 포함함으로써 전체적으로 H자 모양으로 구성되고, 상기 지지 블록과 상기 양쪽 세로 본체부 사이에는 보조 블록이 삽입되어 있어서 상기 소켓 구조의 슬롯 폭이 확장되는 것을 특징으로 하는 병렬 실장 검사 기판.
제9항에서, 상기 소켓 구조의 슬롯은 상기 접촉핀과 지지 블록이 내부에 수용되는 하우징을 포함하고 이 하우징은 양쪽 세로 본체면과 중앙 가로 본체부를 포함함으로써 전체적으로 H자 모양으로 구성되고, 상기 양쪽 세로 본체면은 상기 가로 본체부 아래쪽 부분이 위쪽 부분보다 두께가 더 두껍게 형성되어 상기 소켓 구조의 슬롯 폭이 확장되는 것을 특징으로 하는 병렬 실장 검사 기판.