CN110136770B - 一种在应用程序中测试内存组件的测试夹具及测试方法 - Google Patents
一种在应用程序中测试内存组件的测试夹具及测试方法 Download PDFInfo
- Publication number
- CN110136770B CN110136770B CN201910469206.1A CN201910469206A CN110136770B CN 110136770 B CN110136770 B CN 110136770B CN 201910469206 A CN201910469206 A CN 201910469206A CN 110136770 B CN110136770 B CN 110136770B
- Authority
- CN
- China
- Prior art keywords
- test fixture
- test
- testing
- dut
- fixture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 167
- 238000010998 test method Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 5
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000013144 data compression Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 1
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000009662 stress testing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种在应用程序中测试内存组件的测试夹具及测试方法，设置DUT插槽电连接器至少用于半导体元件的X个有源电信号以及平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述半导体元件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件，实现测试夹具的电路设计。本发明中的测试夹具可以安装在应用主板中，从而可以更加真实的模拟真实应用，DUT插槽可承受高热应力，且容易替换，从而在插槽到DUT损坏时可快速更换。另外通过可编程元件来存储信息，方便唯一识别。本发明大大降低了内存组件的测试成本，提高了测试效率。
Description
技术领域
本发明涉及内存组件测试技术领域，特别是一种在应用程序中测试内存组件的测试夹具及测试方法。
背景技术
DRAM技术已经有多年的历史，随着时间变化，基础工艺基本保持不变，接口随着时间的变化而变化，例如快速页面模式(FPM)、扩展数据输出(EDO)、同步DRAM(SDRAM)、双数据速率1-4(DDR1、DDR2、DDR3、DDR4)等。在一些应用中，DRAM组件被焊接到PCB基板上形成一个模块，例如DIMM模块被插入计算机系统的主板。
传统上，封装内存组件的测试分几步和多次插入完成。
通常，封装的DRAM组件首先提交到老化测试。该测试在老化系统中以高并行性执行，每个测试系统的成本为500K-1M美元。由于测试和接触的部件数量较多，该系统在5-20MHz左右的低频下运行，这远低于这种半导体的正常工作频率1GHz。为了减少对信号的需要，大多数方法使用芯片内部测试电路将所有数据信号压缩到单个外部数据pin上，例如将16DQ压缩到单个DQ上，并使用其他测试模式修改内部电压，以获得更有效的内存组件应力。老化测试的目的是使半导体在几个小时的压力下老化，以避免在客户处出现初期故障。相关的压力测试通常在升高的电压和高达125摄氏度的温度下进行，通常在单个老化测试系统中并行测试数千个组件。
老化测试成功后，将组件提交到弱单元或核心测试中。这些测试应该识别弱DRAM存储器单元，由于存储器单元保留不良或其他缺陷，这些存储器单元可能在客户处出故障。测试是在自动测试设备上进行的，通常成本为1M-3M美元，工作频率为200-500MHz，并行测试200-1000个组件。由于提供了大量信号，一些信号如地址/命令符将在多个组件之间共享，芯片供应商提供数据压缩的测试模式，因此需要连续减少量的DQ，例如只有4个数据信号而不是通过数据压缩(读取)和复制(写入)方法获得完整的16个信号。这种测试可以在不同的温度下进行，可以测试一些组件，例如在95摄氏度下，从系统中拆卸，稍后在不同的测试系统上在零下40摄氏度下进行测试。拆卸是必要的，因为测试处理程序不能在没有其他不利影响的情况下如此快速地改变温度。
弱单元测试成功后，将提交组件进行速度测试。在此测试期间，组件的所有电信号都需要连接到测试仪，以确保所有信号和电路完全正常工作。具有16DQ的DRAM必须连接到16个独立的DQ信号而无需压缩模式。因此，这种测试系统的并行性在50-200个组件的较低范围内。此外，部件必须在1GHz的全系统速度下运行。因此，这种系统非常昂贵，通常为3M-5M美元，并且也可能需要在不同的温度下进行测试，例如90摄氏度和之后的零下40摄氏度，以确保满足客户对全功能部件的规格要求。
综上所述，先进半导体的测试流程昂贵且复杂，例如DRAM封装组件，提交给至少3个不同的测试系统，用于老化、弱单元和速度测试。一些测试步骤可能需要在不同的温度下进行，需要提交多达5次的测试。这意味着如果需要重复测试，组件将被处理5次或更多，而这将导致触电的处理损坏，例如FBGA组件的触点球，且在目前的测试方法中是无法避免的。此外，需要非常昂贵的工具在测试处理程序中提供和处理DRAM组件，并将其电连接到测试头。这些工具是特定于产品的，必须为每个DRAM提供，9x11mm的FPGA 78包和7x10mm的FBGA96包需要完全不同的工具和Hifix，而一个产品的一套工具可轻松超过25万美元。
发明内容
本发明的目的是提供一种在应用程序中测试内存组件的测试夹具及测试方法，旨在解决现有技术中内存组件的测试成本高花费大的问题，实现降低内存组件测试成本，提高测试效率。
为达到上述技术目的，本发明提供了一种在应用程序中测试内存组件的测试夹具，所述测试夹具包括：
DUT插槽，其电连接器连接内存组件的至少X个有源电信号；
平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述内存组件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件；
所述DUT插槽为BGA类型，即直接焊接在夹具平面PCB区域，或DUT插槽是通孔连接器类型，插座的背面有引脚，通过图形PCB的匹配孔推动，然后通过焊接工艺连接。
优选地，所述DUT插槽的电连接器高度为5mm或更低，以支持高速信号测试。
优选地，所述DUT插槽包括两个独立的部件，一个临时连接到DUT的顶部元件和一个永久连接到夹具平面元件的底部元件，顶部元件和底部元件易于连接并且可彼此分离。
优选地，所述底部元件有机械固定的尖刺连接器伸出，顶部组件有匹配的孔，通过物理挤压连接在一起。
优选地，所述底部元件具有平坦的金属表面区域，顶部元件具有软连接球或弹簧元件，这些软连接球或弹簧元件被机械地压在与底部元件金属表面相匹配的表面上，并通过螺钉、夹具或施加压力的机械元件建立接触。
优选地，在夹具的平面元件中，底部元件仅为焊接到针孔中或预期着落点顶部的金属钉，或底部元件是在夹具的平面元件的表面上的平面金属着落点。
优选地，所述测试夹具具有电子可读和可编程元件，符合JEDEC标准对存储器模块的要求，或者具有与用于存储器模块的JEDEC标准不同的其他电子可读和可编程元件。
优选地，所述电子可读和可编程元件用于通过为所有使用的测试夹具分配唯一的名称来唯一识别测试夹具；或者电子可读或可编程元件用于识别测试夹具上的故障DUT插槽；或者电子可读或可编程元件用于将DUT的测试结果信息存储在夹具上，以便读出或分类。
优选地，在测试操作的任何时间，将数量为X的半导体元件装载在测试夹具上进行测试，X的数量通常为2到36个；
测试夹具上至少提供X+1个DUT插槽，插槽至少有一个附加插槽用于潜在的替换故障插槽；
另外还设置开关电路，用于断开从DUT插槽到连接器的至少一个信号，并用另一个DUT插槽的信号替换该信号到连接器。
本发明还提供了一种在应用程序中测试内存组件的测试方法，所述测试方法包括以下操作：
将至少一个测试夹具连接到比测试夹具大的托架上，放置在比测试夹具小的金属柱或塑料柱上，并通过机械连接器连接，或者将2-50个测试夹具连接到同一载体上以进行高度平行的装载和卸载。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明设计了一种在应用程序中测试内存组件的测试夹具以及测试方法，设置DUT插槽电连接器至少用于半导体元件的X个有源电信号以及平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述半导体元件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件，实现测试夹具的电路设计。本发明中的测试夹具可以安装在应用主板中，从而可以更加真实的模拟真实应用，DUT插槽可承受高热应力，且容易替换，从而在插槽到DUT损坏时可快速更换。另外通过可编程元件来存储信息，方便唯一识别。本发明大大降低了内存组件的测试成本，提高了测试效率。
附图说明
图1为本发明实施例所提供的一种DUT插槽结构示意图；
图2为本发明实施例所提供的一种小型PCB连接器结构示意图；
图3为本发明实施例所提供的一种顶部粘贴胶带的DUT插槽结构示意图；
图4为本发明实施例所提供的一种带有2个冗余备用DUT的测试夹具结构示意图；
图5为本发明实施例所提供的一种集成测试夹具的装载板结构示意图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面对本发明实施例所提供的一种在应用程序中测试内存组件的测试夹具及测试方法进行详细说明。
本发明实施例公开了一种在应用程序中测试内存组件的测试夹具，所述测试夹具包括：
DUT插槽，其电连接器连接内存组件的至少X个有源电信号；
平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述内存组件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件；
所述DUT插槽为BGA型，即直接焊接在夹具平面PCB区域或DUT插槽是通孔连接器类型，插座的背面有引脚，通过图形PCB的匹配孔推动，然后通过焊接工艺连接。
在本发明实施例中对于测试夹具2及其实现进行详细描述。
如图1所示，在测试夹具中，插槽上方是BGA，底部是焊接球，从而尽可能的与真实的客户应用程序相同。在测试夹具上提供DUT插槽以承受高热应力，由于在测试期间的温度将在-50摄氏度至125摄氏度甚至更高的温度范围内变化。因此，插槽连接器会随着时间的推移而退化，需要在多次测试插入后进行更换。为了便于抓取卡的修复，使用拆分插槽，在插槽到被测设备(DUT)触点损坏后，可通过更换顶部来进行修复。
另外，在测试夹具上放置或使用可编程元件，以临时存储信息。如果使用JEDECDRAM模块类似的夹具，在夹具上有SPD EPROM，可以串行编程和读取，从而方便为夹具分配唯一的名称，以便在工厂车间或IT系统中快速识别，存储有关不使用或未修理的插槽信息，或者保留结果信息，如通过或被测设备的速度等级。
在最先进的DRAM测试中测试DUT时，所谓的保护带用于保护客户并允许应用程序在不违反规范的情况下进一步降级，包括DRAM中使用的保护带通常的温度、保持时间以及电压。如果向客户保证的规格是85摄氏度，则测试是在95摄氏度下进行，用100摄氏度的保护带进行规范。
同理，测试系统上的电压也会降低，如果指定DRAM在1.28V下工作，则可以在1.23V下使用50mV保护频带进行测试，本发明实施例中在测试夹具上放置用于电压保护带的有源元件，通过简单的电阻和运算放大器来实现这一功能。
另外对于连接器的接触可靠性，如果始终重复使用相同的测试夹具，则需要将其插入应用主板连接器大约700次，此外，需要在小型测试仪中至少添加一个插件，以确保所有DUT都有接触，并可在应用中启动。这意味着在预期的使用寿命期间，夹具可以插入和拔出至少1400次。目前还没有一种低成本的PCB连接器能在进行如此多的插拔后仍然可以使用而不发生严重的退化。因此，建议使用廉价的保护盖保护连接器，保护盖可以低成本更换。图2所示为一个小型PCB连接器，可牢固的连接到测试夹具上，以保护自身的连接器，且必须使用适当的机械装置，如螺丝等固定牢固，以便与采集卡一起拆卸。
对于如何将DUT插槽精确安装到测试夹具上，通常自动表面安装设备将用于执行这项任务，然而，由于其凹凸不平的表面，采集卡插槽不适合真空吸附，因此在DUT插座顶部粘贴胶带进行自动安装，安装完成后可以轻松剥离，如图3所示。
由于恶劣的测试环境下的温度范围很广，这些DUT插槽的插槽和接触点会随着时间的推移而退化，直至最终失效。为了能够在需要提交修复之前长时间的使用测试夹具，可采用以下方法：
图4所示为一个带有2个冗余备用DUT的测试夹具，每个测试夹具对应4个DUT组，以保持路由路径尽可能短。如果DUT插座变得不可用，例如简单使用DIP开关，可被禁用/阻止，并由备用DUT替换，在快速修复之后，测试夹具可继续用以生产，只有当在同一个修复域中发生第二次故障时，才需要使用测试夹具进行插槽替换修复。
如图5所示，在全自动化工厂中，使用自动设备装载/卸载测试夹具，例如老化的装卸机，为了提高吞吐量，将几个相对较小的测试夹具集中到一个可以由机器人装载的更大的板上。对于双面装载，通过板上的机器人进行转动。为实现这一过程，可在夹具上同时提供机械和光学导轨，以实现精确定位和模式识别，这些机械和光学导轨也可用于其他自动步骤，如加载测试夹具到应用主板。
所述半导体测试夹具用于临时保持和接触多于一个半导体元件，借助该夹具测试的半导体元件暂时固定在插槽或其他设备中，无需焊接或使用其他永久连接技术，夹具用于对其上的半导体元件进行大部分的元件测试。
DUT插槽的电连接器高度为5mm或更低，以支持高速信号测试。
DUT插槽分为两个独立的部件，一个临时连接到DUT的顶部元件和一个永久连接到夹具平面元件的底部元件，顶部元件和底部元件易于连接并且可彼此分离。底部元件有机械固定的尖刺连接器伸出，顶部组件有匹配的孔，可以通过物理挤压连接在一起，或底部元件具有平坦的金属表面区域，顶部表面优选黄金材质，顶部元件具有软连接球或弹簧元件，这些软连接球或弹簧元件被机械地压在与底部元件金属表面相匹配的表面上。通过螺钉，夹具或施加压力的其他机械元件建立接触。
在夹具的平面元件中，底部元件仅为焊接到针孔中或预期着落点顶部的金属钉，或底部元件是在夹具的平面元件的表面上的平面金属着落点，优选镀金。
测试夹具具有电子可读和可编程SPD元件，符合JEDEC标准对存储器模块的要求，或者具有与用于存储器模块的JEDEC标准不同的其他电子可读和可编程元件。电子可读或可编程元件用于通过为所有其他使用的测试夹具分配唯一的名称来唯一识别测试夹具，或者电子可读或可编程元件用于识别测试夹具上的故障DUT插槽，例如可用于以后的维修目的或用于防止在测试过程中使用，或者电子可读或可编程元件用于将DUT的测试结果信息存储在夹具上，以便读出或分类。
从应用测试板向夹具的连接器提供电源电压，对于DRAM，这种电压通常称为VDD、VDDQ或VREF，在将电压提供给测试插槽上的DUT之前，将该电压在夹具上修改为减小的值。
所述测试夹具具有保护盖，机械固定连接到测试夹具的连接器，以便在插入和拔出应用主板时进行保护。
在夹具制造过程中，通过表面安装机械将插座自动放置在夹具的最终位置，以便焊接。将小胶带或其他辅助材料粘在插槽顶部，用真空吸力设备进行抓取。
在测试操作的任何时间，将数量为X的半导体元件装载在测试夹具上进行测试，X的数量通常为2到36个。测试夹具上至少提供X+1个DUT插槽，插槽至少有一个附加插槽用于潜在的替换故障插槽。另外还设置开关电路，例如DIP开关，用于断开从DUT插槽到连接器的至少一个信号，并用另一个DUT插槽的信号替换该信号到连接器。对于故障插槽的识别，使用MES系统识别夹具上的故障插槽，防止装卸设备操作此类插槽，对夹具上的冗余插槽进行装卸。
所述测试夹具具有两个大的侧面，一个正面和一个背面，可设置为只有正面附有DUT插槽，或正面和背面都有DUT插槽，或正面和背面都有相同数量的DUT插槽。
安装光学对准标志，支持整个夹具机器人自动装卸或自动抓取，对准标记优选为十字形、正方形或矩形。在平面元件中具有至少一个孔，用于固定在载体上以自动装载或卸载，这些孔优选为圆形、方形、矩形或其他几何形状；平面元件至少有一个孔或开口，用于自动机器人抓取整张卡片，或在任意形状的平面元件的侧面有延伸，以便自动机器人抓取整张卡片，或具有任意形状和尺寸的机械元件，用于自动机器人对准和抓取整张卡片。
在测试过程中，将至少一个测试夹具连接到比测试夹具大的托架上，放置在比测试夹具小的金属、塑料或其他材料柱上，并通过螺钉、螺栓、夹具或其他机械连接器连接，或者将2-50个测试夹具连接到同一载体上以进行高度平行的装载和卸载。
本发明实施例设计了一种在应用程序中测试内存组件的测试夹具以及测试方法，设置DUT插槽电连接器至少用于半导体元件的X个有源电信号以及平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述半导体元件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件，实现测试夹具的电路设计。本发明中的测试夹具可以安装在应用主板中，从而可以更加真实的模拟真实应用，DUT插槽可承受高热应力，且容易替换，从而在插槽到DUT损坏时可快速更换。另外通过可编程元件来存储信息，方便唯一识别。本发明大大降低了内存组件的测试成本，提高了测试效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种在应用程序中测试内存组件的测试夹具，其特征在于，所述测试夹具包括：
DUT插槽，其电连接器连接内存组件的至少X个有源电信号；
平面元件如PCB或其他具有至少两个安装在该平面元件上的插座和至少一个连接器元件的元件；所述内存组件的X个有源电信号从所述插座连接到所述平面元件，并通过所述平面元件路由到所述连接器元件；
所述DUT插槽为BGA类型，即直接焊接在夹具平面PCB区域，或DUT插槽是通孔连接器类型，插座的背面有引脚，通过图形PCB的匹配孔推动，然后通过焊接工艺连接；
所述DUT插槽包括一个永久连接到夹具平面元件的底部元件和一个临时连接到DUT的顶部元件，顶部元件和底部元件易于连接并且可彼此分离，底部元件仅为焊接到针孔中或预期着落点顶部的金属钉，或底部元件是在夹具的平面元件的表面上的平面金属着落点。
2.根据权利要求1所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，所述DUT插槽的电连接器高度为5mm或更低，以支持高速信号测试。
3.根据权利要求1所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，所述底部元件有机械固定的尖刺连接器伸出，顶部组件有匹配的孔，通过物理挤压连接在一起。
4.根据权利要求1所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，所述底部元件具有平坦的金属表面区域，顶部元件具有软连接球或弹簧元件，这些软连接球或弹簧元件被机械地压在与底部元件金属表面相匹配的表面上，并通过螺钉、夹具或施加压力的机械元件建立接触。
5.根据权利要求1所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，所述测试夹具具有电子可读和可编程元件，符合JEDEC标准对存储器模块的要求，或者具有与用于存储器模块的JEDEC标准不同的其他电子可读和可编程元件。
6.根据权利要求5所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，所述电子可读和可编程元件用于通过为所有使用的测试夹具分配唯一的名称来唯一识别测试夹具；或者电子可读和可编程元件用于识别测试夹具上的故障DUT插槽；或者电子可读和可编程元件用于将DUT的测试结果信息存储在夹具上，以便读出或分类。
7.根据权利要求1所述的一种在应用程序中测试内存组件的测试夹具，其特征在于，在测试操作的任何时间，将数量为X的半导体元件装载在测试夹具上进行测试，X的数量通常为2到36个；
测试夹具上至少提供X+1个DUT插槽，插槽至少有一个附加插槽用于潜在的替换故障插槽；
另外还设置开关电路，用于断开从DUT插槽到连接器的至少一个信号，并用另一个DUT插槽的信号替换该信号到连接器。
8.一种利用权利要求1-7任意一项所述的测试夹具在应用程序中测试内存组件的测试方法，其特征在于，所述测试方法包括以下操作：
将至少一个测试夹具连接到比测试夹具大的托架上，放置在比测试夹具小的金属柱或塑料柱上，并通过机械连接器连接，或者将2-50个测试夹具连接到同一载体上以进行高度平行的装载和卸载。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910469206.1A CN110136770B (zh) | 2019-05-31 | 2019-05-31 | 一种在应用程序中测试内存组件的测试夹具及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910469206.1A CN110136770B (zh) | 2019-05-31 | 2019-05-31 | 一种在应用程序中测试内存组件的测试夹具及测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110136770A CN110136770A (zh) | 2019-08-16 |
| CN110136770B true CN110136770B (zh) | 2020-09-22 |
Family
ID=67583337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910469206.1A Active CN110136770B (zh) | 2019-05-31 | 2019-05-31 | 一种在应用程序中测试内存组件的测试夹具及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110136770B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494659A (zh) * | 2001-03-15 | 2004-05-05 | 爱德旺太斯特株式会社 | 待测器件和测试头之间的通用测试接口 |
| CN101002363A (zh) * | 2004-06-15 | 2007-07-18 | 佛姆法克特股份有限公司 | 用于ic探测的可机械重新配置的垂直测试器接口 |
| CN101017182A (zh) * | 1996-05-17 | 2007-08-15 | 佛姆法克特股份有限公司 | 晶片级老化和测试 |
| CN101501512A (zh) * | 2006-06-13 | 2009-08-05 | 佛姆法克特股份有限公司 | 专用探针卡测试系统的设计方法 |
| CN102036464A (zh) * | 2009-09-25 | 2011-04-27 | 英特赛尔美国股份有限公司 | 用于测试电子组件的系统 |
| CN102998491A (zh) * | 2011-09-16 | 2013-03-27 | 旺矽科技股份有限公司 | 探针测试装置与其制造方法 |
| CN105527509A (zh) * | 2014-10-21 | 2016-04-27 | 意法半导体股份有限公司 | 用于对电子设备进行热测试的设备及相应方法 |
| CN107490755A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造（天津）有限公司 | Dut 测试板及其使用方法 |
| CN109087686A (zh) * | 2018-08-30 | 2018-12-25 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试系统及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9885737B2 (en) * | 2015-01-16 | 2018-02-06 | Modus Test Automation, LLC | Quick change small footprint testing system and method of use |
| CN105721244A (zh) * | 2016-01-29 | 2016-06-29 | 深圳市极致汇仪科技有限公司 | 一种多种类型dut测试系统及方法 |
| US10656200B2 (en) * | 2016-07-25 | 2020-05-19 | Advantest Test Solutions, Inc. | High volume system level testing of devices with pop structures |
-
2019
- 2019-05-31 CN CN201910469206.1A patent/CN110136770B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017182A (zh) * | 1996-05-17 | 2007-08-15 | 佛姆法克特股份有限公司 | 晶片级老化和测试 |
| CN1494659A (zh) * | 2001-03-15 | 2004-05-05 | 爱德旺太斯特株式会社 | 待测器件和测试头之间的通用测试接口 |
| CN101002363A (zh) * | 2004-06-15 | 2007-07-18 | 佛姆法克特股份有限公司 | 用于ic探测的可机械重新配置的垂直测试器接口 |
| CN101501512A (zh) * | 2006-06-13 | 2009-08-05 | 佛姆法克特股份有限公司 | 专用探针卡测试系统的设计方法 |
| CN102036464A (zh) * | 2009-09-25 | 2011-04-27 | 英特赛尔美国股份有限公司 | 用于测试电子组件的系统 |
| CN102998491A (zh) * | 2011-09-16 | 2013-03-27 | 旺矽科技股份有限公司 | 探针测试装置与其制造方法 |
| CN105527509A (zh) * | 2014-10-21 | 2016-04-27 | 意法半导体股份有限公司 | 用于对电子设备进行热测试的设备及相应方法 |
| CN107490755A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造（天津）有限公司 | Dut 测试板及其使用方法 |
| CN109087686A (zh) * | 2018-08-30 | 2018-12-25 | 武汉精鸿电子技术有限公司 | 一种半导体存储器老化测试系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110136770A (zh) | 2019-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265888B1 (en) | Wafer probe card | |
| US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
| US7473568B2 (en) | Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in | |
| JP2604979B2 (ja) | 集積回路チップの検査方法及び装置 | |
| US8513969B2 (en) | Apparatus and method of testing singulated dies | |
| JP4397561B2 (ja) | 半導体メモリ素子用の並列実装検査基板 | |
| US6392427B1 (en) | Testing electronic devices | |
| US5905382A (en) | Universal wafer carrier for wafer level die burn-in | |
| US5807762A (en) | Multi-chip module system and method of fabrication | |
| US7132841B1 (en) | Carrier for test, burn-in, and first level packaging | |
| JP5530124B2 (ja) | 集積回路の試験装置 | |
| US20040112142A1 (en) | Test kit for semiconductor package and method for testing semiconductor package using the same | |
| US20030080762A1 (en) | Method and apparatus for testing a non-standard memory device under actual operating conditions | |
| CN110136770B (zh) | 一种在应用程序中测试内存组件的测试夹具及测试方法 | |
| US6535009B1 (en) | Configuration for carrying out burn-in processing operations of semiconductor devices at wafer level | |
| KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
| KR20100053854A (ko) | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 | |
| US20040196061A1 (en) | Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device | |
| US20060103401A1 (en) | Method for full wafer contact probing, wafer design and probe card device | |
| KR100389804B1 (ko) | 반도체 메모리 소자용 병렬 실장 검사 기판 | |
| CN220400232U (zh) | 一种用于ssd的pcb检测装置 | |
| KR20030056773A (ko) | 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템 | |
| US20060043989A1 (en) | Film-type testing jig and testing method | |
| US7303929B2 (en) | Reloading of die carriers without removal of die carriers from sockets on test boards | |
| WO2024144852A1 (en) | Magnetically retained replaceable contact plate for semiconductor handler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230329 Address after: Room 5579, Sino-German Eco-Park Innovation and Entrepreneurship Center, No. 172, Taibaishan Road, Qingdao Area, China (Shandong) Pilot Free Trade Zone, Jinan, Shandong 266001 Patentee after: Qingdao Huaxin Zhicun Semiconductor Technology Co.,Ltd. Address before: Room B601, block B, Qilu Software building, 1768 Xinluo street, high tech Zone, Jinan City, Shandong Province, 250101 Patentee before: JINAN DEOUYA SECURITY TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240822 Address after: Building A, 19th Floor, Shandong Information and Communication Technology Innovation Industrial Base, No. 789 Shuntai North Road, Jinan City, Shandong Province, China 250013 Patentee after: Simonda Semiconductor Technology (Jinan) Co.,Ltd. Country or region after: China Address before: Room 5579, Sino-German Eco-Park Innovation and Entrepreneurship Center, No. 172, Taibaishan Road, Qingdao Area, China (Shandong) Pilot Free Trade Zone, Jinan, Shandong 266001 Patentee before: Qingdao Huaxin Zhicun Semiconductor Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |