KR100318833B1 - 반도체 소자의 테스트장치 - Google Patents

반도체 소자의 테스트장치 Download PDF

Info

Publication number
KR100318833B1
KR100318833B1 KR1020000021035A KR20000021035A KR100318833B1 KR 100318833 B1 KR100318833 B1 KR 100318833B1 KR 1020000021035 A KR1020000021035 A KR 1020000021035A KR 20000021035 A KR20000021035 A KR 20000021035A KR 100318833 B1 KR100318833 B1 KR 100318833B1
Authority
KR
South Korea
Prior art keywords
board
connector
unit
tested
main board
Prior art date
Application number
KR1020000021035A
Other languages
English (en)
Other versions
KR20000049649A (ko
Inventor
상 식 이
종 현 김
Original Assignee
우상엽
주식회사 실리콘 테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우상엽, 주식회사 실리콘 테크 filed Critical 우상엽
Priority to KR1020000021035A priority Critical patent/KR100318833B1/ko
Publication of KR20000049649A publication Critical patent/KR20000049649A/ko
Application granted granted Critical
Publication of KR100318833B1 publication Critical patent/KR100318833B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 메모리소자의 테스트 장치에 관한 것으로, PC의 주기판(1)에 커네터(4)를 통하여 매개보드(5)를 연결시키고, 이 매개보드(5)에 테스트할 단위소자를 연결시켜 반도체 소자를 실장 테스트하도록 한 반도체소자 테스트장치에서, 메모리 모듈소켓이 제거되고 커넥터핀(2)이 장착된 컴퓨터 주기판(1)이 PC 지지대(3)에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판(1)의 커넥터핀(2)위에 커넥터(4)가 주기판(1)과 착탈이 가능하게 설치되어 있으며, 가장자리에 테스트할 단위소자(7)의 리드선(7a)이 전기적으로 접촉하는 다수개의 접촉패드(6)를 갖춘 매개보드(5)가 상기 커넥터(4) 위에 전기적으로 소통할 수 있게 연결된 구조로 되어 있다. 이러한 본 발명에 따른 장치는 PC주기판과 테스트할 단위소자를 연결시키는 매개보드를 사용하여 전기적으로 연결시키는 구조로 되어 있으면서, 상기 매개보드에 설치된 접촉패드(6)를 통하여 단위소자의 리드선을 간단하게 접촉시킬 수 있게 되어 있으므로, 매개보드의 면적을 실제 주기판에 모듈형태로 설치되어 있는 것과 동일한 크기로 제작할 수가 있어, 매개보드를 통과하는 전기신호의 지연현상이나 왜곡현상이 발생하지 않게 할 수가 있는 것이다. 따라서 고속처리 능력을 갖는 반도체 소자의 경우에 있어서도 신호처리의 이상에 따른 문제가 없이 PC주기판을 이용한 실장환경에서 정상적으로 테스트할 수 있게 한다.

Description

반도체 소자의 테스트장치{Test fixture for semiconductor component}
본 발명은 반도체 소자의 테스트 장치에 관한 것으로, 특히 반도체 소자만을 전문적으로 검사하는 별도의 장비를 사용하지 않고 퍼스널 컴퓨터의 주기판에 설치된 반도체 소자 슬롯을 사용하여 간단하게 반도체 소자를 테스트 할 수 있게 하면서, 테스트할 반도체 소자와 테스트기판사이에 신호가 손상없이 그대로 전달될 수 있게 한 반도체 한 반도체 소자의 테스트 장치에 관한 것이다.
일반적으로 싱크로너스 다이나믹 랜덤 억세스 메모리(SDRAM)나, 램버스 디램(RAMBUS DRAM), 또는 스터딕 랜덤 억세스 메모리(SRAM) 등과 같은 반도체 메모리를 이용한 장치에 있어서는, 소자의 조립 공정후에 내부회로의 특성이나 신뢰성을 검사하기 위해, 조립된 반도체 소자를 소켓에 끼운 후 고가의 별도 전문장비를사용하여 테스트를 실시하고 있다.
그러나, 상기한 바와 같은 전문 반도체 소자 테스트장치는 여러 가지 문제점이 있는 바, 예컨대 별도의 전문 반도체 소자 테스트장치는 그 가격이 아주 비싸기 때문에 하나하나의 반도체 소자를 테스트에 소요되는 비용이 높아지게 되므로 기업의 가격 경쟁력을 낮출 뿐만 아니라, 반도체 소자가 실제로 설치되어 사용되는 환경이 아니라 완전히 별도의 장치에서 테스트되어지기 때문에, 상기 반도체 소자가 실제사용되는 환경인 컴퓨터 주기판에서 발생하는 노이즈(noise)등과 같은 환경특성을 제대로 구현하지 못하기 때문에 테스트의 정확도가 떨어져 품질문제를 발생시키는 단점이 있는 것이다.
이와 같은 문제점 때문에 최근 반도체 소자 생산업체에서는 반도체 소자를 실제사용하는 컴퓨터의 주기판 자체를 이용한 테스트 방법을 많이 사용하고 있는데, 이와 같이 컴퓨터의 주기판을 이용한 방법은 주기판의 이면에 모듈이나 반도체 단위 소자를 착탈 가능하게 설치할 수 있게 하기 위해 소켓을 부착한 후, 이 소켓에 테스트할 모듈이나 단위 소자를 삽입하고 PC를 가동시키므로써 반도체 소자가 정상적인 것인지 불량품인지를 판단할 수 있게 하는 것이다.
특히 최근에는 반도체 소자의 처리속도가 고속화되면서 사용환경에서의 노이즈 등의 문제로 인하여 품질에 대한 문제가 발생하게 되어, 전용 테스트기기가 제공하는 고요한 환경보다는 실제로 제품이 사용되는 환경, 즉 실장환경에서의 테스트가 더욱 적절한 방법으로 인식되고 있다.
여기서 실장환경(實場環境)의 테스트라는 것은, 반도체 메모리 소자를 설치하여 사용하도록 되어 있는 PC나 워커 스테이션(WORK STATION)용 주기판에 검사할 메모리를 삽입한 다음 PC나 워커 스테이션을 동작시켜 봄으로써, 메모리 소자의 양(良), 불량(不良)을 검사하는 방법을 말한다.
이 때 주기판에 부착되는 대부분의 반도체 메모리는 모듈형태로 되어 있으나, 일부는 개별 단위의 소자들을 모듈화하여 검사하기도 하는데, 여기서 모듈화 한다는 것은 소자들을 회로적으로 연결하여 마치 모듈처럼 동작하게 만드는 회로기판을 사용한다는 것이다.
따라서, 개별소자를 테스트하는 경우에 소자들을 모듈화하는 매개보드와, 이 매개보드 위에 반도체 소자들을 착탈 가능하게 결합시키기 위한 소켓을 설치하여 사용하는데, 이러한 장치의 일반적인 구조를 도면 1을 참조하여 설명하면 다음과 같다.
도면 1과 도면 2 에 도시된 것은 상기한 바와 같이 반도체 소자를 실장환경에서 테스트하는 종래의 테스터구조를 나타낸 것으로서, 이들 도면에 도시된 바와 같이, 일반적인 PC의 주기판을 이용한 실장환경에서의 테스트 장치는, PC의 지지기구(101)에 모듈(102a)과 애드 인 보드(102b) 등이 설치되어 있는 주기판(103)을 뒤집은 상태로 고정구(104)를 사용하여 고정설치되고, 상기 주기판(103)의 뒷면인 설치상태에서의 윗면에 커넥트(105)를 이용하여 매개보드(106)를 연결 설치되며, 상기 매개보드(106) 위에 다수개의 단위 소자소켓(107)이 장착되어 이루어져 있다.
따라서, 상기 주기판(103)으로부터 발생한 전기적인 신호는 커넥터(102)와매개보드(106)를 거쳐 상기 단위소자 소켓(107)에 전달된다.
한편, 상기한 바의 구조에서 통상 상기 소켓(107)은 손이나 핸들러 등 기타 다른 장비를 사용하여 위에서 눌러 압력을 주면, 개별 단위 소자의 외부 전기 접점인 리드선이 삽입되어 질 수 있도록 상기 소켓(107)이 내부적으로 벌어지는 구조로 되어 있다.
따라서, 상기 소켓(107)에 테스트 대상이 되는 단위 소자를 세팅시키는 방법은 먼저 소켓을 상부에서 누르고 단위소자를 놓은 후 눌렀던 힘을 풀면 삽입된 개별 소자의 리드선이 소켓에 물어 잡히면서 접촉되는 방식으로 단위소자가 소켓(107)에 세팅되게 된다.
그런데, 상기 주기판(103)에 부착되는 대부분의 메모리는 모듈형태로 되어 있으나 일부는 개별 단위의 소자들을 모듈화하여 검사하기도 하는데, 여기서 모듈화한다는 것은 소자들을 회로적으로 연결하여 개별 단위소자들이 마치 모듈처럼 동작하게 만드는 것을 말하는 것으로서, 이와 같이 개별단위소자들을 모듈화하기 위해 통상 매개 회로기판인 매개 보드(106)를 사용하고 있는 바, 이 매개보드(106)에 소켓(107)을 설치하고 상기 소켓(107)에 상기 개별 단위소자를 세팅시켜 다수개의 단위 소자들이 서로 전기적으로 연결되어 유니트를 이루게 하여 테스트하는 것이다.
이러한 방법을 사용함에 있어서, 중요한 점은 테스트 방법상 반드시, 또는 테스트 용이성의 측면에서 PC를 변형해야 하는데, 이 때 전기신호가 변형 또는 왜곡없이 그대로 전달되게 하는 시그널 인티그리티(signal integrity)의 문제를 얼마만큼 기술적으로 처리할 수 있느냐 하는 것이다.
한편, 상기한 바에서 매개보드(106)라 하는 것은 모듈의 단위소자가 붙어 있지 않은 PCB 원판에 가깝다고 볼 수가 있다.
그런데, 일반적으로 컴퓨터 등에 사용되는 모듈 PCB의 경우에 있어서는 그 공간의 컴팩트화를 위해 구조적으로 개별소자를 최대한 가깝게 배치하거나 PCB의 양면을 이용하도록 되어 있으나, 상기 매개보드(106)의 경우는 그 목적상 테스트의 대상이 되는 개별소자의 착탈이 가능한 구조로 되어야 하므로, 이들 단위소자를 착탈할 수 있게 하는 단위소자소켓(107)을 설치하여 사용하고 있는 바, 이와 같이 단위소자 소켓(107)을 설치하여 사용함으로써 문제가 발생할 수가 있다.
이러한 문제는 크게 2 가지로 볼 수가 있는 바, 그 첫째로는 매개보드(106)를 사용하는 경우에는 테스트하고자 하는 단위소자를 직접 매개보드에 설치하지 않고 간단하게 착탈시킬 수 있게 하기 위해 소켓(107)을 통하여 설치하도록 되어 있기 때문에, 상기 소켓(107)의 설치로 인하여 매개보드(106)의 면적이 단위소자를 직접 설치하는 구조인 모듈 PCB보다 커질 수 밖에 없어, 전기신호의 전달 측면에서 열악하다는 문제이다.
즉, 양자 동일한 개수의 단위소자가 세팅되어 있는 매개보드(106)와 모듈 PCB를 비교하여 보면, 단위소자 보다 이 단위소자가 세팅되는 소켓의 면적이 크기 때문에, 상기한 바와 같이 테스트하고자 하는 단위소자가 직접 설치되어 있는 모듈 PCB의 면적보다 보다, 상기 단위소자가 소켓을 통하여 부착되는 매개보드의 면적이 당연히 넓어진다는 것이다.
즉, 도면 3 에 도시한 바와 같이, 매개보드(106)의 양쪽 가장자리에 단위소자소켓을 고정시키기 위한 다수개의 소켓구멍(108)을 형성시키야 하는 바, 이 소켓구멍(108)의 형성 위치를 소켓(107)의 크기에 맞추어야 하므로 당연히 상기 매개보드(106)의 면적이 커질 수 밖에 없는 것이다.
이와 같이 매개보드(106)의 면적이 넓어진다는 것은, 전기신호의 전달길이가 길어진다는 것을 의미하는 바, 이로 인하여 전기신호의 전달 지연이나 PCB의 임피던스 정합문제, 기생 캐패시턴스 등과 같이 모듈PCB에서는 간과되었던 문제가 드러나게 된다.
한편, 두 번째의 문제로서는, 상기한 바와 같이 단위소자 소켓(107)을 사용함으로써 소켓(107) 자체의 인덕턴스 등의 문제로 인하여 전기 신호의 왜곡이 생길 수 있다는 것이다.
즉, 모듈의 경우에는 PCB의 패드에 소자의 리드선을 직접 용접하는 반면, 매개보드에서는 소켓을 사용하기 때문에, 소켓의 부가적인 특성을 그대로 소자가 부담하게 되는 바, 소켓의 인덕턴스 성분이나 연결부분에서 발생하는 임피던의 정합문제와 같은 특성을 소자가 부담하여야 한다는 것이다.
이와 같이 매개보드를 사용함으로써 발생하는 문제는, 보통의 다이나믹 랜덤 억세스 메모리(DRAM)과 같이 저속 제품에서는 큰 문제가 되지 않았다. 그러나 100메가 헤르츠 이상의 주파수를 갖는 싱크로너스 다이나믹 랜덤 억세스 메모리(SDRAM)나 더블 데이터 레이트(DDR), 램버스 디램(RAMBUS DRAM)과 같은 고속 제품에서는 위에서 설명한 바와 같은 전기신호의 지연이나 왜곡문제가 곧바로 잘못된 테이트를 유발시키기 때문에 문제가 되는 것이다.
이에 본 발명은 상기한 바와 같은 PC 주기판과 매개보드를 이용한 실장환경에서의 테스트 장치에서 발생하는 여러 가지 문제를 개선하여, 매개보드와 단위소 자를 연결하는 방법을 개선하여 전기신호의 지연현상이나 왜곡문제가 발생하지 않게 함으로써, 100메가 헤르츠 이상의 고속 메모리 소자 제품에서도 사용이 가능하게 한 반도체 소자 테스트 장치를 제공하는데 그 목적이 있다.
상기한 바의 목적을 달성하기 위한 본 발명의 1 실시예에 따른 장치는, PC의 주기판에 커네터를 통하여 매개보드를 연결시키고, 이 매개보드에 테스트할 단위소자를 연결시켜 반도체 소자를 실장 테스트하도록 한 반도체소자 테스트장치에 있어서, 메모리 모듈소켓이 제거되고 커넥터핀이 장착된 컴퓨터 주기판이 PC 지지대에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판의 커넥터핀위에 커넥터가 주기판과 착탈이 가능하게 설치되어 있으며, 가장자리에 테스트할 단위소자의 리드선이 전기적으로 접촉하는 다수개의 접촉패드를 갖춘 매개보드가 상기 커넥터 위에 전기적으로 소통할 수 있게 연결되어 있는 한편, 상기 매개보드의 상부에는 테스트할 단위소자를 상기 접촉패드와 전기적으로 연결시켜 주는 콘택터 하우징이 배치되어 있으며, 이 콘택터 하우징에는 상기 매개보드의 접촉패드와 전기적으로 접촉하는 다수개의 콘택터가 구비되어 이루어진 것을 특징으로 한다.
한편, 상기한 바의 콘택터는 포고(POGO) 또는 작은 규격의 전도체로 되어 있으면서, 상기 콘택터 하우징에 형성된 오목홈의 바닥면에 설치되어 있다.
또한, 본 발명의 다른 실시예에 따른 장치는, PC의 주기판에 커네터를 통하여 매개보드를 연결시키고, 이 매개보드에 테스트할 단위소자를 연결시켜 반도체 소자를 실장 테스트하도록 한 반도체소자 테스트장치에 있어서, 메모리 모듈이 제거되고 커넥터핀이 장착된 컴퓨터 주기판이 PC 지지대에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판의 커넥터핀위에 커넥터가 주기판과 착탈이 가능하게 설치되어 있으며, 가장자리에 테스트할 단위소자의 리드선이 전기적으로 접촉하는 다수개의 접촉패드를 갖춘 매개보드가 상기 커넥터 위에 전기적으로 소통할 수 있게 연결되어 있는 한편, 상기 매개보드의 상부에는 콘택터핀이 상하로 관통 삽입된 콘택터 하우징이 연결되어 있고, 상기 콘택터 하우징의 위쪽에는 단위소자를 받쳐 주면서 위치를 정렬해 주는 소자 캐리어가 설치되어 있으며, 상기 소자캐리어 위에는 테스트할 단위소자의 리드선을 눌러 주는 푸싱핀이 구비된 푸싱유니트가 얹혀진 구조로 되어 있다.
이러한 본 발명의 제 2 실시예에 따른 장치에서, 상기 상기 콘택터하우징에 삽입되어 있는 콘택터핀이 지지파이프의 내부에 스프링을 사이에 두고 양쪽에 핀형의 접촉단자가 설치되어, 상기 양쪽의 접촉단자가 스프링과 같은 탄성수단에 의해 가볍게 탄력지지되어 있는 구조로 되어 있다.
또한, 상기 소자 캐리어는 상기 단위소자를 받쳐주는 바닥면과 이 바닥면을 향하여 내측으로 경사진 양쪽 측벽 및 상기 바닥면과 양쪽 측벽사이에 형성된 관통스릿으로 구성되어 있으면서, 상기 콘택터 하우징의 윗면에 양쪽으로 돌출 설치되어 있는 가이드에 의해 가이드되어, 상기 소자 캐리어의 관통스릿이 콘택터하우징에 삽입되어 있는 콘택터핀위에 정확하게 배열되어지게 한다.
도 1 은 종래의 일반적인 반도체 소자 실장 테스터 장치를 나타낸 결합단면도,
도 2 는 도 1 의 측면도,
도 3 은 종래의 일반적인 방법에 따라 매개보드에 단위소자 소켓을 설치하기 위해, 소켓설치용 구멍이 뚫려져 있는 매개보드의 평면도,
도 4 은 본 발명의 제 1 실시예에 따른 반도체 소자의 실장테스트 장치에 대한 분리도,
도 5 는 도 4 에 도시한 장치의 결합 단면도,
도 6 는 본 발명의 제 2 실시예에 따른 반도체 소자의 실장테스트 장치에 대한 분리도,
도 7 은 도 6 에 도시한 장치의 결합 단면도,
도 8 은 본 발명에 따른 반도체 단위소자 캐리어의 평면도,
도 9 는 본 발명에 따라 단위소자소켓을 사용하지 않고 단위소자의 리드선이 직접 닿는 단자를 형성시킨 매개보드의 평면도이다.
* 도면의 주요부분에 대한 부호설명
1 - 주기판 2 - 커넥터핀
3 - PC 지지대 4 - 커넥터
5 - 매개보드 6 - 접촉패드
7 - 단위소자 8 - 콘택트 하우징
9 - 콘택트 10 - 콘택트핀
11 - 콘택트 하우징 12 - 고정구
13 - 소자캐리어 14 - 바닥벽
15, 16 - 측벽 17 - 관통스릿
18 - 가이드 19 - 푸싱핀
20 - 푸싱유니트
이하 본 발명의 구체적인 실시예를 첨부한 예시도면을 참조하여 자세히 설명한다.
도면 4는 본 발명에 따른 구체적인 1 실시예를 도시한 분리단면도이고, 도면 5 는 도면 4에 도시된 실시예의 장치가 결합된 상태를 나타낸 것으로서, 이들 도면에 도시된 바와 같이, 본 발명에 따른 장치는 컴퓨터의 메모리 모듈이 제거된 주기판(1) 상에 커넥터핀(2)을 주기판(1)의 뒤쪽면으로 돌출되게 용접하게 장착한다.
상기 커넥터핀(2)이 장착된 주기판(1)을 PC 지지대(3)에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판(1)의 커넥터핀(2)위에 커넥터(4)가 주기판(1)과 착탈이 가능하게 삽입 연결되어 있으며, 상기 커넥터(4) 위에 매개보드(5)가 전기적으로 소통할 수 있게 용접 연결되어 있다.
한편, 상기 매개보드(5)의 가장자리에는 도면 9 에 도시하여 나타낸 바와 같이, 테스트하고자 하는 단위소자의 리드가 놓여지는 다수개의 접촉패드(6)가 형성되어 있고, 상기 매개보드(5)의 상부에는 테스트할 단위소자(7)를 상기 접촉패드(6)와 전기적으로 연결시켜 주는 콘택터 하우징(8)이 배치되어 있으며, 이 콘택터 하우징(8)에는 상기 매개보드(5)의 접촉패드(6)와 전기적으로 접촉하는 다수개의 콘택터(9)가 구비되어 있는데, 이 콘택터(9)는 포고(POGO) 또는 작은 규격의 전도체로 되어 있으면서, 상기 콘택터 하우징(8)에 형성된 오목홈(10)의 바닥면에 설치되어 있다.
이와 같이, 콘택터하우징(8)의 콘택터(9)가 매개보드(5)의 접촉패드(6)와 커넥터(4) 및 커넥터핀(2)을 통하여 주기판(1)과 전기적으로 연결되어 있으므로, 도면 5 에 도시된 바와 같이 상기 콘택터하우징(8)의 오목홈(10)속에 테스터하고자 하는 단위소자(7)를 놓기만 하면 간단하게 이 단위소자(7)의 상태를 점검할 수 있게 되는 것이다.
한편, 도면 6 은 본 발명의 제 2 실시예를 도시한 분리단면도이고, 도면 7 은 도면 6 의 장치를 결합시킨 단면도로서, 이들 도면에 도시된 바와 같이, 본 발명에 따른 제 2 실시예의 장치는, 상기의 제 1 실시예에서 설명한 바와 같이 접촉패드(6)를 구비하고 있는 매개보드(5)를 그대로 사용하는 것으로서, 이 매개보드(5)의 상부에 콘택터핀(10)이 상하로 관통 삽입된 콘택터 하우징(11)이 얹혀져 고정구(12)에 의해 서로 고정 연결되어 있다.
여기서, 상기 콘택터하우징(11)에 삽입되어 있는 콘택터핀(10)은 지지파이프(10a)의 내부에 스프링(10b)을 사이에 두고 양쪽에 핀형의 접촉단자(10c)가 설치되어, 상기 양쪽의 접촉단자(10c)가 스프링(10b)과 같은 탄성수단에 의해 가볍게 탄력지지되어 있는 구조로 되어 있다.
그리고, 상기 콘택터 하우징(11)의 위쪽에는 단위소자(7)가 얹혀지는 소자 캐리어(13)가 설치되어 있는데, 이 소자 캐리어(13)는 도면 6 에 단면으로 도시되고, 도면 8 에 평면 상태로 도시되어 있는 바와 같이, 상기 단위소자(7)를 받쳐주는 바닥면(14)과 이 바닥면(14)을 향하여 내측으로 경사진 양쪽 측벽(15, 16) 및 상기 바닥면(14)과 양쪽 측벽(15, 16)사이에 형성된 관통스릿(17)으로 구성되어 있으면서, 상기 콘택터 하우징(11)의 윗면에 양쪽으로 돌출 설치되어 있는 가이드(18)에 의해 가이드되어, 상기 소자 캐리어(13)의 관통스릿(17)이 콘택터하우징(11)에 삽입되어 있는 콘택터핀(10)위에 정확하게 배열되게 한다.
따라서, 도면 7 에 도시되어 있는 바와 같이, 상기 콘택터 하우징(11)위에 얹혀져 있는 소자캐리어(13)는 상기 가이드(18)에 의해 그 관통스릿(17)이 콘택터 하우징(11)의 콘택터핀(10)과 정확하게 일치하도록 배열되게 되는 한편, 상기 단위소자(7)는 소자 캐리어(13)의 측벽(15, 16)에 의해 안내되어서 이 단위소자(7)의 양쪽 리드선(7a)이 관통스릿(17)을 통하여 콘택터하우징(11)에 설치되어 있는 콘택터핀(10)에 정확하게 접촉할 수 있게 한다.
한편, 상기 소자캐리어(13) 위에는 상기 소자캐리어(13)에 형성되어 있는 관통스릿(17)과 동일한 간격으로 배치되어 있는 푸싱핀(19)이 구비된 푸싱유니트(20)가 얹혀져 있다.
이러한 구조로 이루어진 본 발명의 제 2 실시예에 따른 장치는, 먼저 푸싱유니트(20)을 들어낸 다음, 상기 소자캐리어(13)에 단위소자(7)을 얹으면 이 단위소자(7)의 리드선(7a)이 양쪽 측벽(15, 16)의 안내를 받아 관통구멍(17)속으로 내려오게 되고, 이 상태에서 푸싱유니트(20)를 사용하여 단위소자(7)의 리드선(7a)을 누르면, 양쪽 리드선(7a)이 콘택터 하우징(11)에 설치되어 있는 콘택터핀(10)에 접촉하게 되고, 이 콘택터핀(10)은 상기 푸싱유니트(20)의 압력 크기에 따라 내부의 스프링(10b)을 압축시키면서 접촉패드(6)와 전기적으로 접촉되게 되며, 이 접촉패드(6)가 설치된 매개보드(5)는 상기에서 설명한 바와 같이 커넥터(4)를 통하여 주기판(1)과 전기적으로 연결되게 된다.
따라서, 본 발명에 따른 제 2 실시예의 장치를 사용하여 단위소자를 테스트할 경우에는, 이 단위소자(7)를 소자캐리어(13) 위에 안착시킨 다음 푸싱유니트(20)를 사용하여 단위소자(7)의 리드선(7a)만 눌러 주면 간단하게 이 단위소자의 상태를 점검할 수 있게 되는 것이다.
이러한 본 발명의 제 2 실시예에 따른 장치는, 상기 제 1 실시예의 장치에서 단위소자(7)의 리드선이 매개보드(5)의 접촉패드(6)와 밀접하게 접촉되지 않을 수 있는 점을 개선시킨 것이라 할 수 있다.
한편, 본 발명의 제 1 실시예에 따른 장치와 제 2 실시예에 따른 장치는, 하나만의 구조를 독립적으로 만든 것이 아니라, 필요에 따라 옆방향을 따라 연속적으로 연결시켜 동시에 다수개의 단위소자를 테스트하게 할 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 장치는 테스트할 단위소자(7)를 PC의 주기판(1)과 연결시키는 매개보드(5)에 접촉패드(6)를 설치하고, 이 접촉패드(6에 테스트할 단위소자(7)의 리드선(7a)이 전기적으로 접촉하게 함으로써, 상기 매개보드(5)의 면적을 일반적인 주기판(1)에 모듈이 설치되는 형태로 줄일 수가 있는 것이다.
따라서, 이 매개보드(5)를 통하여 전달되는 신호의 처리시간에 지연현상이 발생하지 않게 할 뿐만 아니라, 신호의 왜곡현상이 발생하지 않게 되므로 고속처리용 단위소자도 이상 없이 PC 주기판(1)을 이용하여 편리하게 테스트할 수가 있는것이다.

Claims (6)

  1. PC의 주기판(1)에 커네터(4)를 통하여 매개보드(5)를 연결시키고, 이 매개보드(5)에 테스트할 단위소자를 연결시켜 반도체 소자를 실장 테스트하도록 한 반도체소자 테스트장치에 있어서,
    메모리 모듈이 제거되고 커넥터핀(2)이 장착된 컴퓨터 주기판(1)이 PC 지지대(3)에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판(1)의 커넥터핀(2)위에 커넥터(4)가 주기판(1)과 착탈이 가능하게 설치되어 있으며, 가장자리에 테스트할 단위소자(7)의 리드선(7a)이 전기적으로 접촉하는 다수개의 접촉패드(6)를 갖춘 매개보드(5)가 상기 커넥터(4) 위에 전기적으로 소통할 수 있게 연결되어 있는 한편, 상기 매개보드(5)의 상부에는 테스트할 단위소자(7)를 상기 접촉패드(6)와 전기적으로 연결시켜 주는 콘택터 하우징(8)이 배치되어 있으며, 이 콘택터 하우징(8)에는 상기 매개보드(5)의 접촉패드(6)와 전기적으로 접촉하는 다수개의 콘택터(9)가 구비되어 이루어진 것을 특징으로 하는 반도체 소자 테스트장치.
  2. 제 1 항에 있어서, 상기 콘택트 하우징(8)위에 테스트할 단위소자(7)를 눌러 주기 위한 푸싱유니트(20)가 부가 설치된 것을 특징으로 하는 반도체 소자 테스트장치
  3. 제 1 항에 있어서, 상기 콘택터(9)가 포고(POGO) 또는 작은 규격의 전도체로되어 있으면서, 상기 콘택터 하우징(8)에 형성된 오목홈(10)의 바닥면에 설치되어 있는 것을 특징으로 하는 반도체 소자 테스트 장치
  4. PC의 주기판(1)에 커네터(4)를 통하여 매개보드(5)를 연결시키고, 이 매개보드(5)에 테스트할 단위소자를 연결시켜 반도체 소자를 실장 테스트하도록 한 반도체소자 테스트장치에 있어서,
    메모리 모듈이 제거되고 커넥터핀(2)이 장착된 컴퓨터 주기판(1)이 PC 지지대(3)에 뒷면이 위쪽을 향하도록 고정 설치되고, 상기 주기판(1)의 커넥터핀(2)위에 커넥터(4)가 주기판(1)과 착탈이 가능하게 설치되어 있으며, 가장자리에 테스트할 단위소자(7)의 리드선(7a)이 전기적으로 접촉하는 다수개의 접촉패드(6)를 갖춘 매개보드(5)가 상기 커넥터(4) 위에 전기적으로 소통할 수 있게 연결되어 있는 한편, 상기 매개보드(5)의 상부에는 콘택터핀(10)이 상하로 관통 삽입된 콘택터 하우징(11)이 연결되어 있고, 상기 콘택터 하우징(11)의 위쪽에는 단위소자(7)를 받쳐 주면서 위치를 정렬해 주는 소자 캐리어(13)가 설치되어 있으며, 상기 소자캐리어(13) 위에는 테스트할 단위소자(7)의 리드선(7a)을 눌러 주는 푸싱핀(19)이 구비된 푸싱유니트(20)가 얹혀져 이루어진 것을 특징으로 하는 반도체 소자 테스트 장치.
  5. 제 4 항에 있어서, 상기 상기 콘택터하우징(11)에 삽입되어 있는 콘택터핀(10)이 지지파이프(10a)의 내부에 스프링(10b)을 사이에 두고 양쪽에 핀형의 접촉단자(10c)가 설치되어, 상기 양쪽의 접촉단자(10c)가 스프링(10b)과 같은 탄성수단에 의해 가볍게 탄력지지되어 있는 구조로 이루어진 것을 특징으로 하는 반도체 소자 테스트 장치.
  6. 제 4 항에 있어서, 상기 소자 캐리어(13)는 상기 단위소자(7)를 받쳐주는 바닥면(14)과 이 바닥면(14)을 향하여 내측으로 경사진 양쪽 측벽(15, 16) 및 상기 바닥면(14)과 양쪽 측벽(15, 16)사이에 형성된 관통스릿(17)으로 구성되어 있으면서, 상기 콘택터 하우징(11)의 윗면에 양쪽으로 돌출 설치되어 있는 가이드(18)에 의해 가이드되어, 상기 소자 캐리어(13)의 관통스릿(17)이 콘택터하우징(11)에 삽입되어 있는 콘택터핀(10)위에 정확하게 배열되어지게 이루어진 것을 특징으로 하는 반도체 소자 테스트 장치.
KR1020000021035A 2000-04-20 2000-04-20 반도체 소자의 테스트장치 KR100318833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021035A KR100318833B1 (ko) 2000-04-20 2000-04-20 반도체 소자의 테스트장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021035A KR100318833B1 (ko) 2000-04-20 2000-04-20 반도체 소자의 테스트장치

Publications (2)

Publication Number Publication Date
KR20000049649A KR20000049649A (ko) 2000-08-05
KR100318833B1 true KR100318833B1 (ko) 2002-01-04

Family

ID=19665903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021035A KR100318833B1 (ko) 2000-04-20 2000-04-20 반도체 소자의 테스트장치

Country Status (1)

Country Link
KR (1) KR100318833B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043468B1 (ko) * 2009-05-06 2011-06-23 삼성전기주식회사 프로브 기판 및 이를 구비하는 프로브 카드

Also Published As

Publication number Publication date
KR20000049649A (ko) 2000-08-05

Similar Documents

Publication Publication Date Title
KR100867330B1 (ko) 프로브 카드용 프로브 조립체
KR100281695B1 (ko) 전기적 접점을 상호 접속하기 위한 장치
JP4911495B2 (ja) 半導体集積回路用ソケット
US6252415B1 (en) Pin block structure for mounting contact pins
KR100385399B1 (ko) 반도체 소자 검사용 기판과 그 기판을 포함하는 반도체소자 검사 장치
KR100318833B1 (ko) 반도체 소자의 테스트장치
KR101446146B1 (ko) 검사장치
KR100744152B1 (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
KR100483196B1 (ko) 반도체 메모리 테스터
US7233157B2 (en) Test board for high-frequency system level test
KR100391822B1 (ko) 컴퓨터 마더 보드를 이용한 반도체 패키지의 테스트 장치
JP4962794B2 (ja) コネクタ装置および半導体試験システム
KR102456348B1 (ko) 인터포저 및 이를 구비하는 테스트 소켓
KR20030094790A (ko) 반도체 이디에스 테스트장치의 포고핀 테스트기구
KR200356022Y1 (ko) 비지에이 소켓
KR100844486B1 (ko) 반도체 칩 테스트 소켓
JPH0566243A (ja) Ｌｓｉ評価用治具
KR100320022B1 (ko) 반도체 칩 테스트 장치
WO2021260931A1 (ja) 電気接続用ソケット
US20050194984A1 (en) Testing apparatus and testing method
JP3280353B2 (ja) テストステージユニット
KR20090017385A (ko) 전기 검사 장치
JP3719003B2 (ja) Ｉｃソケット
KR100840878B1 (ko) 반도체 소자 테스트용 프로브 카드
TW202411657A (zh) 自動試驗裝置及其介面裝置

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121106

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 19