KR102456348B1 - 인터포저 및 이를 구비하는 테스트 소켓 - Google Patents

인터포저 및 이를 구비하는 테스트 소켓 Download PDF

Info

Publication number
KR102456348B1
KR102456348B1 KR1020220101086A KR20220101086A KR102456348B1 KR 102456348 B1 KR102456348 B1 KR 102456348B1 KR 1020220101086 A KR1020220101086 A KR 1020220101086A KR 20220101086 A KR20220101086 A KR 20220101086A KR 102456348 B1 KR102456348 B1 KR 102456348B1
Authority
KR
South Korea
Prior art keywords
terminal
plate
connection
region
disposed
Prior art date
Application number
KR1020220101086A
Other languages
English (en)
Inventor
박연호
박상영
송경구
손해용
Original Assignee
주식회사 비이링크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비이링크 filed Critical 주식회사 비이링크
Priority to KR1020220101086A priority Critical patent/KR102456348B1/ko
Application granted granted Critical
Publication of KR102456348B1 publication Critical patent/KR102456348B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Abstract

인터포저 및 이를 구비하는 테스트 소켓이 제공된다. 본 발명의 일 측면에 따른 인터포저는 일 면에 제1 단자 및 제2 단자를 구비하는 피검사체와 일 면에 상기 피검사체와 전기적 신호를 송수신하도록 제3 단자 및 제4 단자를 구비하는 테스터를 전기적으로 연결시키도록 상기 피검사체와 상기 테스터 사이에 배치되는 제1 연결 패드를 포함할 수 있다.

Description

인터포저 및 이를 구비하는 테스트 소켓{Interposer and test socket having the same}
본 발명은 인터포저 및 이를 구비하는 테스트 소켓에 관한 것으로서, 보다 상세하게는 복수의 유형의 단자를 구비하는 피검사체, 예를 들면 고형 상태 보조기억장치(Solid State Drive, SSD)에 사용되는 반도체 소자를 테스터에 연결시킬 수 있는 인터포저 및 이를 구비하는 테스트 소켓에 관한 것이다.
복잡한 공정을 거쳐 제조된 반도체 소자는 각종 전기적인 시험을 통하여 불량 상태를 검사한 후 회로 기판에 실장된다. 이러한 전기적 시험은 반도체 소자에 전기적 신호를 송신하고 반도체 소자가 처리한 신호를 수신함으로써 검사가 진행된다.
이때, 반도체 소자를 검사하는 과정에서 반도체 소자의 단자들과 테스터의 단자를 직접 연결하는 경우 반도체 소자의 복수 단자 중 일부와 테스터의 단자가 접촉되지 않는 경우가 발생할 수 있고 검사 과정에서 반도체 소자의 단자를 파손할 위험이 있기 때문에 반도체 소자와 테스터를 매개하는 인터포저가 사용된다.
인터포저는 전기 전도성을 가지면서 탄성적으로 변형이 가능하여 반도체 소자의 단자를 손상하지 않으면서도 테스터 단자와 전기적으로 원활하게 연결될 수 있도록 한다.
한편, 전자 기기의 소형화 추세에 따라 전자 기기에 구비되는 반도체의 소형화 개발이 활발하게 이루어지고 있다.
이때, 반도체 소자는 전자 기기에 구비되는 회로 기판에 실장되기 위하여, 다양한 패키지 방식을 이용한다. 예를 들면, 볼 그리드 배열(ball grid array, BGA) 방식, 랜드 그리드 배열(land grid array, LGA) 방식 등이 있다.
종래의 반도체 소자는 하나의 방식을 이용하는 것으로 제조되었으며, 각 방식에 따른 단자는 반드시 구비되어야 하므로, 반도체 소자의 크기를 줄일 수 있는데 한계가 있었다.
최근, 볼 그리드 배열 방식, 랜드 그리드 배열 방식을 함께 활용하여 단자의 개수를 늘리면서도 반도체 소자의 크기를 줄일 수 있는 반도체 소자가 개발되고 있다.
다만, 이와 같은 반도체 소자의 경우, 복수의 종류의 단자를 구비하므로 하나의 테스트 장비에서 동시에 테스트하기 어려워, 각 방식에 따른 단자마다 별도로 검사를 진행하고 있다.
즉, 이와 같은 반도체 소자는 소형화의 이점을 가지지만 반도체 소자를 검사하기 위한 테스트 장비에 대한 비용이 증가하고 검사 시간이 길어지는 문제가 있었다.
대한민국 등록특허 제10-1961281호 일본 등록특허 제4823667호 대한민국 등록특허 제10-1958353호 일본 등록특허 제6132977호 일본 공개특허공보 제2022-058499호
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 종래의 테스트 장비를 이용하여 서로 다른 종류의 단자를 구비하는 피검사체를 한 번에 검사할 수 있도록 피검사체와 테스터를 연결하는 인터포저 및 이를 구비하는 테스트 소켓을 제공하는데 목적이 있다.
또한, 본 발명은 테스터와 피검사체의 전기적 연결의 신뢰도를 높일 수 있는 인터포저 및 이를 구비하는 테스트 소켓을 제공하는데 목적이 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위하여, 본 발명의 일 측면에 따르면, 일 면에 제1 단자 및 제2 단자를 구비하는 피검사체와 일 면에 상기 피검사체와 전기적 신호를 송수신하도록 제3 단자 및 제4 단자를 구비하는 테스터를 전기적으로 연결시키도록 상기 피검사체와 상기 테스터 사이에 배치되는 제1 연결 패드를 포함하고, 상기 제1 연결 패드는 일 면이 상기 피검사체를 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상으로 형성되고 제1 플레이트; 상기 제1 단자 및 상기 제2 단자에 연결 가능하도록 상기 제1 플레이트의 일 면에 각각 배치되는 제1 연결 단자 및 제2 연결 단자; 상기 제3 단자 및 상기 제4 단자에 연결 가능하도록 상기 제1 플레이트의 타 면에 각각 배치되는 제3 연결 단자 및 제4 연결 단자; 상기 제1 플레이트의 내부에 배치되고 상기 제1 연결 단자와 상기 제3 연결 단자를 통전 가능하게 연결하는 제1 도선; 및 상기 제1 플레이트의 내부에 배치되고 상기 제3 연결 단자와 상기 제4 연결 단자를 통전 가능하게 연결하는 제2 도선; 을 포함하는 인터포저가 제공된다.
이때, 상기 피검사체는 고형 상태 보조기억장치(Solid State Drive)에 사용되는 반도체 소자일 수 있다.
이때, 상기 제1 플레이트는 중앙부에 위치하는 제1 영역 및 상기 제1 영역의 외측에 위치하는 제2 영역을 포함하고, 상기 제1 연결 단자 및 상기 제2 연결 단자 및 상기 제3 연결 단자는 상기 제1 영역에 배치되고, 상기 제4 연결 단자는 상기 제2 영역에 배치될 수 있다.
이때, 상기 제1 단자 및 상기 제2 단자는 복수 개로 구비되고, 상기 제3 단자, 상기 제1 연결 단자 및 제3 연결 단자는 상기 제1 단자에 대응되는 개수로 구비되고, 상기 제4 단자, 상기 제2 연결 단자 및 제4 연결 단자는 상기 제2 단자에 대응되는 개수로 구비될 수 있다.
이때, 복수의 상기 제1 연결 단자는 격자형으로 배치되고, 복수의 상기 제2 연결 단자는 각각 복수의 상기 제1 연결 단자 사이에 배치될 수 있다.
이때, 상기 제2 연결 단자와 상기 제1 연결 단자는 일부 영역에서 교호하여 배치될 수 있다.
이때, 상기 제2 영역은 상기 제1 영역을 중심에 두고 대칭적으로 형성될 수 있다.
이때, 상기 제1 영역은 사각형의 형상으로 형성되고, 상기 제2 영역은 상기 제1 영역을 가운데 두고 나란하게 배치되는 2개의 직사각형 형상으로 형성될 수 있다.
이때, 상기 피검사체와 상기 제1 연결 패드의 사이에 배치되는 제2 연결 패드를 포함하고, 상기 제2 연결 패드는 일 면이 상기 피검사체를 향하고 타 면이 상기 제1 플레이트의 일 면을 향하도록 배치되는 판상의 제2 플레이트; 상기 제2 플레이트를 관통하여 위치되고 상기 제1 단자와 상기 제1 연결 단자를 연결하는 제1 연결 부재; 및 상기 제2 플레이트를 관통하여 위치되고 상기 제2 단자와 상기 제2 연결 단자를 연결하는 제2 연결 부재; 를 포함할 수 있다.
이때, 상기 제1 단자는 상기 피검사체의 일 면으로부터 돌출될 수 있다.
이때, 상기 제1 단자는 볼 형상의 단자이고, 상기 제2 단자는 패드 형상의 단자일 수 있다.
이때, 상기 제1 연결 부재 및 상기 제2 연결 부재는 탄성 변형 가능한 절연 물질로 형성되되 내부에 연장 방향을 따라 배치되는 복수의 전도성 입자를 포함할 수 있다.
이때, 상기 복수의 전도성 입자는 상기 피검사체와 상기 테스터를 연결하기 위하여 상기 제1 연결 부재와 상기 제2 연결 부재가 압축 시 동일한 전기 전도성을 가지도록 배치될 수 있다.
이때, 상기 제2 플레이트는 탄성 변형이 가능한 제3 영역을 포함하고,
상기 제1 연결 부재와 상기 제2 연결 부재는 상기 제3 영역에 위치할 수 있다.
이때, 상기 제1 연결 부재와 상기 제2 연결 부재는 상기 플레이트의 상기 제3 영역과 일체로 형성될 수 있다.
이때, 상기 제2 플레이트는 상기 제3 영역의 테두리로부터 방사방향으로 확장되고 견조한 재질로 형성되는 제4 영역을 포함할 수 있다.
이때, 상기 제1 연결 패드와 상기 테스터의 사이에 배치되는 제3 연결 패드를 포함하고, 상기 제3 연결 패드는 일 면이 상기 제1 플레이트의 타 면을 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상의 제3 플레이트; 상기 제3 플레이트를 관통하여 위치되고 상기 제3 연결 단자와 상기 제3 단자를 연결하는 제3 연결 부재; 및 상기 제3 플레이트를 관통하여 위치되고 상기 제4 연결 단자와 상기 제4 단자를 연결하는 제4 연결 부재; 를 포함될 수 있다.
이때, 상기 제3 플레이트는 중앙부에 위치하는 제5 영역 및 상기 제5 영역의 외측에 위치하는 제6 영역을 포함하고, 상기 제3 연결 부재는 상기 제5 영역에 배치되되 상기 제3 단자와 대응되는 위치에 배치되고, 상기 제4 연결 부재는 상기 제6 영역에 배치되되 상기 제4 단자와 대응되는 위치에 배치될 수 있다.
이때, 상기 제5 영역 및 상기 제6 영역은 탄성 변형 가능하게 형성될 수 있다.
이때, 상기 제3 연결 부재와 상기 제4 연결 부재는 각각 상기 제3 플레이트의 상기 제5 영역 및 상기 제6 영역과 일체로 형성될 수 있다.
이때, 상기 제3 연결 부재 및 상기 제4 연결 부재는 탄성 변형 가능한 절연 물질로 형성되되 내부에 연장 방향을 따라 배치되는 복수의 전도성 입자를 포함할 수 있다.
한편, 본 발명의 일 측면에 따른 인터포저를 구비하는 테스트 소켓은 일 측에 상기 피검사체가 고정되는 타 측에 상기 테스터가 고정되는 브라켓; 을 포함하고, 상기 인터포저는 상기 테스터와 상기 브라켓의 사이에 배치될 수 있다.
이때, 상기 브라켓은 상기 인터포저의 상기 제2 플레이트가 삽입되는 안착 공간; 을 포함할 수 있다.
본 발명의 일 실시예에 따른 인터포저 및 이를 구비하는 테스트 소켓은 서로 다른 돌출 길이를 가지는 단자에 대응한 연결 부재를 구비함으로써, 종래의 테스트 장비를 이용하여 서로 다른 종류의 단자를 구비하는 피검사체를 한 번에 검사할 수 있도록 피검사체와 테스터를 연결할 수 있다.
또한, 본 발명의 일 실시예에 따른 인터포저 및 이를 구비하는 테스트 소켓은 탄성 변형이 가능한 제3 플레이트를 포함함으로써, 테스터와 피검사체의 전기적 연결의 신뢰도를 높일 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 인터포저를 간략하게 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인터포저가 접촉되는 피검사체의 일 면을 도시한 도면이다.
도 3은 도 1의 A 부분을 확대 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 간략하게 도시한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 도시한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 도시한 저면도이다.
도 7은 본 발명의 일 실시예에 따른 인터포저의 제2 연결 패드를 간략하게 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 인터포저의 제2 연결 패드를 도시한 평면도이다.
도 9는 본 발명의 일 실시예에 따른 인터포저의 제3 연결 패드를 간략하게 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 인터포저의 제3 연결 패드를 도시한 평면도이다.
도 11은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 단면도이다.
도 12는 도 11의 B 부분을 확대 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 도면에서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
본 명세서 및 청구범위에 사용된 단어와 용어는 통상적이거나 사전적인 의미로 한정 해석되지 않고, 자신의 발명을 최선의 방법으로 설명하기 위해 발명자가 용어와 개념을 정의할 수 있는 원칙에 따라 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
그러므로 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 해당하고, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로 해당 구성은 본 발명의 출원시점에서 이를 대체할 다양한 균등물과 변형예가 있을 수 있다.
본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 설명하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
어떤 구성 요소가 다른 구성 요소의 "전방", "후방", "상부" 또는 "하부"에 있다는 것은 특별한 사정이 없는 한 다른 구성 요소와 바로 접하여 "전방", "후방", "상부" 또는 "하부"에 배치되는 것뿐만 아니라 그 중간에 또 다른 구성 요소가 배치되는 경우도 포함한다. 또한, 어떤 구성 요소가 다른 구성 요소와 "연결"되어 있다는 것은 특별한 사정이 없는 한 서로 직접 연결되는 것뿐만 아니라 간접적으로 서로 연결되는 경우도 포함한다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 인터포저 및 이를 구비하는 테스트 소켓을 설명한다. 도 1은 본 발명의 일 실시예에 따른 인터포저를 간략하게 도시한 단면도이다. 도 2는 본 발명의 일 실시예에 따른 인터포저가 접촉되는 피검사체의 일 면을 도시한 도면이다. 도 3은 도 1의 A 부분을 확대 도시한 도면이다. 도 4는 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 간략하게 도시한 단면도이다. 도 5는 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 도시한 평면도이다. 도 6은 본 발명의 일 실시예에 따른 인터포저의 제1 연결 패드를 도시한 저면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터포저(100)는 피검사체(10)와 테스터(20)를 매개하여, 테스터(20)가 피검사체(10)와 전기적 신호를 송수신할 수 있도록 한다.
도 1에 도시된 바와 같이, 피검사체(10)는 전기적 신호를 수신하여 처리하고 송신할 수 있는 소자이면 종류에 제한이 있는 것은 아니다. 예를 들면, 반도체 소자일 수 있으며, 보다 상세하게는 고형 상태 보조기억장치(Solid State Drive, SSD)에 사용되는 반도체 소자일 수 있다.
이때, 도 1에 도시된 바와 같이, 테스터(20)는 제조된 피검사체(10)를 회로 기판에 실장하기 전 피검사체(10)에 전기적 신호를 송신하고 피검사체(10)로부터 처리된 전기적 신호를 수신함으로써 피검사체(10)의 이상여부를 검사한다.
이를 위하여 테스터(20)는 일 면에 피검사체(10)와 전기적 신호를 송수신하도록 제3 단자(21) 및 제4 단자(22)를 구비한다. 제3 단자(21)와 제4 단자(22)는 각각 후술하는 피검사체(10)의 제1 단자(11)와 제2 단자(12)에 연결되어 전기적 신호를 송수신할 수 있다.
이때, 도 1에 도시된 바와 같이, 피검사체(10)는 전기적 신호를 수신 또는 송신하기 위하여 단자를 구비한다. 이때, 피검사체(10)가 구비하는 단자는 복수 개로 구비될 수 있으며, 다양한 종류의 단자가 구비될 수 있다.
본 실시예에서는 2가지 종류의 단자로서 제1 단자(11)와 제2 단자(12)가 구비되는 것으로 설명한다. 다만, 제1 단자(11)와 제2 단자(12)는 종류를 구별하기 위하여 명명한 것이고, 반드시 2가지 종류의 단자에 한정되는 것은 아니며, 피검사체(10)에는 3가지 종류 이상의 단자가 구비될 수 있다.
이때, 인터포저(100)는 피검사체(10)의 제1 단자(11)와 제2 단자(12)가 테스터(20)의 제3 단자(21)와 제4 단자(22)와 직접 접촉 시 복수의 제1 단자(11)와 제2 단자(12) 중 일부가 제2 단자(12)와 제4 단자(22)에 접속되지 않아서 검사에 오류가 발생하는 것을 방지하기 위하여, 피검사체(10)와 테스터(20)를 매개하게 된다.
한편, 피검사체(10)의 제1 단자(11)와 제2 단자(12)의 개수와 위치에는 제한이 없다. 본 실시예에서는 도 2에 도시된 바와 같이, 제1 단자(11)가 격자형으로 배치되고 제2 단자(12)가 격자형으로 배치되는 복수의 제1 단자(11) 사이에 제1 단자(11)와 교호하여 배치되거나 간헐적으로 배치되는 경우, 제1 연결 부재(122)가 격자형으로 배치되고 제2 연결 부재(123)가 제1 연결 부재(122)와 교호하여 배치되거나 간헐적으로 배치된다.
즉, 도 2에 도시된 바와 같이, 제1 가상선(L1)을 따라 복수의 제1 단자(11)가 소정의 간격으로 배치되고 그 사이에 제2 단자(12)가 배치됨으로써 교호하여 배치될 수 있다. 또한, 제1 가상선(L1)에 수직한 제2 가상선(L2)을 따라서도 마찬가지로 배치된다. 이에 따라, 하나의 제2 단자(12)를 중심으로 4 개의 제1 단자(11)가 사방으로 배치될 수 있다. 이에 따라 복수의 제1 단자(11)와 제2 단자(12)를 집적하여 배치할 수 있게 된다.
이때, 제2 단자(12)가 간헐적으로 배치는 것은 도 2에 도시된 바와 같이, 인접한 4 개의 제1 단자(11)의 중심부(13)에 반드시 제2 단자(12)가 배치되어야 하는 것은 아니라는 의미이며, 제1 단자(11) 또는 제2 단자(12)는 필요에 따라 일정한 영역에는 형성되지 않을 수 있다.
도 3에 도시된 바와 같이, 제1 단자(11)와 제2 단자(12)는 피검사체(10)의 일 면에 배치된다. 이때, 제1 단자(11)는 제2 단자(12)와는 상대적으로 돌출되어 형성될 수 있다.
즉, 제1 단자(11)는 피검사체(10)의 일 면으로부터 하측으로 돌출되고, 이에 따라 제1 단자(11)의 선단부가 제2 단자(12)의 선단부보다 하측에 배치될 수 있다. 즉, 도 3에 도시된 바와 같이, 제1 단자(11)가 피검사체(10)의 테스터(20) 측 일 면으로부터 돌출된 제1 길이(d1)가 0보다 크게 형성될 수 있다.
이때, 제2 단자(12)는 제1 단자(11)보다 선단부가 상측에 있으면 돌출 정도에 제한이 있는 것은 아니다. 즉, 도 3에 도시된 바와 같이 제2 단자(12)는 피검사체(10)의 일 면 상에 형성되어 피검사체(10)의 일 면으로부터 돌출되지 않거나, 도면에 도시되어 있지는 않으나 피검사체(10)의 일 면보다 함몰되어 형성될 수도 있다.
이때, 제1 단자(11)는 돌출 형상을 수반하는 볼 형상의 단자일 수 있다. 예를 들면, 제1 단자(11)는 볼 그리드 배열(ball grid array, BGA) 패키지용 단자로서 땜납 볼로 형성될 수 있다. 이에 따라, 볼 그리드 배열 소자인 피검사체(10)를 땜납 볼인 제1 단자(11)와 동일한 패턴의 구리 패드를 구비하는 인쇄 회로 기판에 배치하고 리플로우 오븐이나 적외선 히터에서 열을 가하면 제1 단자(11)가 녹아서 회로 기판에 실장될 수 있게 된다
한편, 제2 단자(12)는 돌출되지 않아도 되는 패드 형상의 단자일 수 있다. 예를 들면, 제2 단자(12)는 랜드 그리드 배열(land grid array, LGA) 패키지용 단자로서 구리 패드로 형성될 수 있다. 이에 따라, 랜드 그리드 배열 소자인 피검사체(10)를 구리 패드인 제2 단자(12)와 동일한 패턴의 핀을 구비하는 회로 기판에 배치하고 제2 단자(12)와 핀을 접촉시킴으로써 회로 기판에 실장될 수 있게 된다.
즉, 본 실시예에 따른 피검사체(10)는 땜납 볼 타입의 제1 단자(11)와 구리 패드 타입의 제2 단자(12)를 모두 구비함으로써, 제1 단자(11)가 녹아서 회로 기판에 고정되면 제2 단자(12)가 회로 기판의 핀에 접속될 수 있다.
이를 통해, 도 2 및 도 3에 도시된 바와 같이, 피검사체(10)의 크기를 그대로 유지하면서 복수의 단자를 집적하여 배치할 수 있게 된다.
이를 보다 상세히 설명하면, 도 2에 도시된 바와 같이, 제1 단자(11)는 피검사체(10)의 일 면에 소정의 간격을 가지고 격자형으로 배치된다. 즉, 제1 단자(11)는 복수 개로 구비될 수 있으며, 피검사체(10)의 일 면 상에 균일한 배치될 수 있다.
이때, 종래에는 볼 그리드 배열의 결합 방식의 한계로 인하여 추가 단자를 배치하기 위하여 피검사체(10) 자체의 크기를 크게 형성할 수 밖에 없었다. 따라서, 장비의 소형화 추세를 반영하고자 볼 그리드 배열과 랜드 그리드 배열을 혼합하여 단자를 배치함으로써 피검사체(10)의 크기 변화없이 추가 단자를 구비할 수 있게 된다.
다만, 복수의 종류의 단자를 구비하는 피검사체(10)를 검사하기 위하여, 종래에는 볼 그리드 배열에 대한 검사와, 랜드 그리드 배열에 대한 검사를 함께 수행할 수가 없었다. 따라서, 볼 그리드 배열에 대한 검사와 랜드 그리드 배열에 대한 검사를 따로 수행해야 되어 검사시간이 늘어나고 각각의 검사를 위한 장비가 복수 개가 설치되어야 하는 문제점이 있었다.
이를 극복하고자, 본 발명의 일 실시예에 따른 인터포저(100)는 제1 단자(11)와 제2 단자(12) 사이의 단차에도 불구하고 볼 그리드 배열인 제1 단자(11)와 랜드 그리드 배열인 제2 단자(12)에 대한 검사를 함께 수행할 수 있도록 테스터(20)와 피검사체(10)를 연결한다.
이때, 인터포저(100)는 피검사체(10)의 제1 단자(11)와 제2 단자(12)가 테스터(20)의 제3 단자(21)와 제4 단자(22)와 직접 접촉 시 복수의 제1 단자(11)와 제2 단자(12) 중 일부가 제2 단자(12)와 제4 단자(22)에 접속되지 않아서 검사에 오류가 발생하는 것을 방지하기 위하여, 피검사체(10)와 테스터(20)를 매개하게 된다.
또한, 인터포저(100)는 피검사체(10)와 테스터(20) 사이에 배치되어 탄성적으로 변형 가능한 연결 부재를 통해 각각의 단자를 연결함으로써, 검사 과정에서 검사의 정확도를 위하여 테스터(20)와 피검사체(10)를 가압하더라도 연결 부재가 탄성적으로 변형됨으로써 피검사체(10)의 단자가 손상되는 것을 방지할 수 있다.
한편, 전술한 바에 따른 제1 단자(11), 제2 단자(12)의 개수와 위치에 따라 후술하는 제1 연결 단자(112), 제2 연결 단자(113), 제1 연결 부재(122) 및 제2 연결 부재(123)의 개수와 위치가 달리질 수 있다. 또한, 제3 단자(21), 제4 단자(22)의 개수와 위치에 따라 후술하는 제3 연결 단자(114), 제4 연결 단자(115), 제3 연결 부재(132) 및 제4 연결 부재(133)의 개수와 위치가 달리질 수 있다. 이에 대하여는 이하에서 상세히 설명한다.
이를 위하여, 본 발명의 일 실시예에 따른 인터포저(100)는 제1 연결 패드(110)를 포함한다. 제1 연결 패드(110)는 제1 플레이트(111), 제1 연결 단자(112), 제2 연결 단자(113), 제3 연결 단자(114), 제4 연결 단자(115), 제1 도선(116) 및 제2 도선(117)을 포함한다.
제1 플레이트(111)는 판상으로 형성되며, 피검사체(10)와 테스터(20)의 사이에 배치된다. 이에 따라, 제1 플레이트(111)의 일 면은 피검사체(10)의 제1 단자(11) 및 제2 단자(12)를 향하여 배치되고 제1 플레이트(111)의 타 면은 테스터(20)의 제3 단자(21) 및 제4 단자(22)를 향하도록 배치된다.
제1 플레이트(111)는 판상으로 형성되면 전체 형상에 제한이 없다. 본 실시예에서는 도 5에 도시된 바와 같이, 사각형의 판으로 형성된다.
이때, 제1 플레이트(111)는 테스터(20)에 고정되기 위하여 별도의 구조를 추가로 구비할 수 있다. 도 5에 도시된 바와 같이, 사각형 판형의 제1 플레이트(111)의 네 꼭지점부에는 결합 홀이 형성된 제1 결합부(118)가 외측으로 돌출되어 형성될 수 있다. 이때, 제1 플레이트(111)와 테스터(20)의 결합에 대하여는 후술한다.
제1 플레이트(111)는 절연체로 형성된다. 다만, 이에 한정되는 것은 아니다. 예를 들면, 회로기판에 사용되는 FR-4가 사용될 수 있다. 즉, 제1 플레이트(111)를 제조 시 낮은 흡습성으로 인해 건조하고 습한 환경에서 높은 기계적 강도와 우수한 단열성을 유지할 수 있는 소재를 사용하는 것이 바람직하다.
제1 플레이트(111)를 절연체로 형성함에 따라 피검사체(10)와 테스터(20)를 연결하는 과정에서 불필요한 단락이 발생하여 피검사체(10)가 손상되거나 검사의 신뢰도가 떨어지는 것을 방지할 수 있다.
제1 플레이트(111)는 제1 영역(111a)과 제2 영역(111b)으로 구분된다. 이때, 제1 영역(111a)과 제2 영역(111b)은 제1 플레이트(111)의 위치를 특정하기 위한 것으로서 제1 플레이트(111)는 제1 영역(111a)과 제2 영역(111b)에 해당하는 구성으로 나뉘어 형성될 수도 있고 제1 영역(111a)과 제2 영역(111b)이 일체로 형성될 수도 있다.
이때, 도 4 및 도 5에 도시된 바와 같이, 제1 영역(111a)은 제1 플레이트(111)의 중앙부에 위치하고, 제2 영역(111b)은 제1 영역(111a)의 외측에 위치한다.
제1 영역(111a)은 사각형의 형상으로 형성될 수 있다. 이때, 제1 영역(111a)은 제1 플레이트(111)의 중앙부의 일 면을 의미하는 것이 아니고, 제1 플레이트(111)의 중앙부 전체로서 두께를 가지는 영역을 의미한다.
제1 영역(111a)의 일 면의 크기와 형상은 피검사체(10)의 제1 단자(11)와 제2 단자(12)가 배치되는 영역의 크기와 형상에 대응되도록 형성된다. 이에 따라 제1 영역(111a)에 배치되는 제1 연결 단자(112) 및 제2 연결 단자(113)가 상하 방향으로 일직선 상에 높인 제1 단자(11)와 제2 단자(12)에 각각 연결될 수 있게 된다.
제2 영역(111b)은 도 5에 도시된 바와 같이, 제1 영역(111a)의 외측에 형성될 수 있으면 제2 영역(111b)의 형상이나 크기에 제한이 있는 것은 아니다. 즉, 제2 영역(111b)은 제1 영역(111a)을 감싸도록 중공의 도넛 형상일 수도 있고 도 5에 도시된 바와 같이, 연속적이지 않은 복수의 영역일 수도 있다.
이때, 제2 영역(111b)은 테스터(20)에 구비되는 제4 단자(22)가 배치되는 영역에 대응되도록 형성된다. 이때, 제2 영역(111b)에는 제4 단자(22)에 연결되는 제4 연결 단자(115)가 배치된다. 이에 따라, 제2 영역(111b)에 배치되는 제4 단자(22)가 상하 방향으로 일직선 상에 놓인 상태로 제4 연결 단자(115)와 전기적으로 연결될 수 있게 된다.
이상을 종합하면, 제1 영역(111a)의 일 면에 제1 연결 단자(112) 및 제2 연결 단자(113)를 배치하고 제1 영역(111a)의 타면에 제3 연결 단자(114)를 배치하는 대신 제2 영역(111b)의 타면에 제4 연결 단자(115)를 배치된다.
이를 통해, 피검사체(10)가 소형화에 따라 제1 단자(11)와 제2 단자(12)가 집적되어 배치되더라도 테스터(20)의 제3 단자(21)와 제4 단자(22)를 집적 배치하지 않을 수 있다. 나아가, 소형화의 필요가 없는 제3 단자(21)와 제4 단자(22)를 집적 배치함으로써 발생하는 비용을 원천적으로 줄일 수 있을 뿐만 아니다. 제3 단자(21)와 제4 단자(22)를 집적 배치함으로써 발생할 수 있는 검사 신뢰도의 저하를 방지할 수 있다.
이때, 제2 영역(111b)은 제1 영역(111a)을 중심에 두고 대칭적으로 형성될 수 있다. 즉, 도 5에 도시된 바와 같이, 제2 영역(111b)이 제1 영역(111a)을 가운데 두고 나란하게 배치되는 2개의 직사각형인 경우, 제1 영역(111a)과 함께 H 형상으로 형성될 수 있다.
이에 따라, 피검사체(10)를 테스터(20)에 전기적으로 연결하기 위하여 피검사체(10)와 테스터(20)의 사이에 인터포저(100)를 두고 피검사체(10)를 테스터(20) 측으로 가압하는 과정에서 제2 영역(111b)이 대칭적으로 가압되어 제1 영역(111a)의 제1 연결 단자(112) 및 제2 연결 단자(113)가 제1 단자(11) 및 제2 단자(12)와 균일한 힘으로 가압될 수 있게 된다.
이에 따라, 제1 단자(11) 및 제2 단자(12)가 복수 개로 구비되고 제1 연결 단자(112) 및 제2 연결 단자(113)가 복수 개로 구비된 상태에서 제2 영역(111b)이 비대칭적으로 형성된 경우 발생할 수 있는 문제로서, 제2 영역(111b)에 가압되는 힘의 반작용으로 복수의 제1 단자(11) 및 제2 단자(12) 중 일 부분이 집중적으로 가압되고 복수의 제1 단자(11) 및 제2 단자(12) 중 나머지 부분이 충분히 가압되지 못해서 발생하는 접촉 불량을 방지할 수 있게 된다.
도 4 및 도 5에 도시된 바와 같이, 제1 연결 단자(112)와 제2 연결 단자(113)는 제1 플레이트(111)의 일 면에 배치된다. 제1 연결 단자(112)와 제2 연결 단자(113)는 통전 가능한 소재로 형성된다.
제1 연결 단자(112)와 제2 연결 단자(113)는 복수 개로 구비될 수 있으며, 제1 플레이트(111)의 제1 영역(111a)의 일 면에 배치된다. 이때, 제1 영역(111a)의 일 면은 제1 플레이트(111)의 피검사체(10)를 향하여 배치되는 일 면을 의미한다.
제1 연결 단자(112)와 제2 연결 단자(113)는 피검사체(10)의 제1 단자(11) 및 제2 단자(12)의 위치에 대응되도록 형성된다. 예를 들면, 제1 단자(11) 및 제2 단자(12)는 도 5에 도시된 바와 같은 제1 연결 단자(112) 및 제2 연결 단자(113)에 전기적으로 접속될 수 있도록 거울 대칭으로 형성된다. 즉, 도 5 및 도 2에 도시된 바와 같이, 제1 연결 단자(112)와 제2 연결 단자(113)는 제1 단자(11) 및 제2 단자(12)와 호환 가능하도록 형성된다.
이를 통하여, 다양한 단자 구조를 가지는 피검사체(10)를 검사할 수 있게 된다. 즉, 테스터(20)를 바꾸지 않더라도 호환 가능한 제1 플레이트(111)만을 교체하여 피검사체(10)를 검사할 수 있게 된다.
제1 연결 단자(112)는 제1 단자(11)에 전기적으로 연결되고, 제2 연결 단자(113)는 제2 단자(12)에 전기적으로 연결된다. 이때, 제1 연결 단자(112)와 제2 연결 단자(113)는 제1 단자(11)와 제2 단자(12)에 직접 접촉되어 통전 가능하게 연결될 수도 있고, 후술하는 제1 연결 부재(122) 및 제2 연결 부재(123)를 통하여 간접적으로 연결될 수도 있다.
도 4 및 도 6에 도시된 바와 같이, 제3 연결 단자(114)와 제4 연결 단자(115)는 제1 플레이트(111)의 타 면에 배치된다. 제3 연결 단자(114)와 제4 연결 단자(115)는 제1 연결 단자(112) 및 제2 연결 단자(113)와 마찬가지로 통전 가능한 소재로 형성된다.
제3 연결 단자(114)와 제4 연결 단자(115)는 복수 개로 구비될 수 있다. 제3 연결 단자(114)는 제1 플레이트(111)의 제1 영역(111a)의 타 면에 배치된다. 이때, 제1 영역(111a)의 타 면은 전술한 제1 영역(111a)의 일 면의 반대면으로서 제1 플레이트(111)의 테스터(20)를 향하여 배치되는 타 면을 의미한다.
제4 연결 단자(115)는 제1 플레이트(111)의 제2 영역(111b)의 타 면에 배치된다. 이에 따라 복수의 제4 연결 단자(115)는 복수의 제3 연결 단자(114)를 중심에 두고 대칭적으로 배치될 수 있다. 다만, 복수의 제4 연결 단자(115)가 무조건적으로 대칭적으로 배치되어야 하는 것은 아니며, 제2 영역(111b)이 제1 영역(111a)을 중심에 두고 대칭적으로 형성될 때 제4 연결 단자(115)는 소정의 간격으로 제2 영역(111b)의 타 면 내에 배치될 수 있다.
제3 연결 단자(114)와 제4 연결 단자(115)는 테스터(20)의 제3 단자(21) 및 제4 단자(22)의 위치에 대응되도록 형성된다. 예를 들면, 제3 단자(21) 및 제4 단자(22)는 도 6에 도시된 바와 같은 제3 연결 단자(114) 및 제4 연결 단자(115)에 전기적으로 접속될 수 있도록 거울 대칭으로 형성된다. 즉, 제3 연결 단자(114)와 제4 연결 단자(115)는 제3 단자(21) 및 제4 단자(22)와 호환 가능하도록 형성된다.
이를 통하여, 다양한 단자 구조를 가지는 테스터(20)로 피검사체(10)를 검사할 수 있게 된다. 즉, 테스터(20)를 바꾸지 않더라도 호환 가능한 제1 플레이트(111)만을 교체하여 피검사체(10)를 검사할 수 있게 된다.
제3 연결 단자(114)는 제3 단자(21)에 전기적으로 연결되고, 제4 연결 단자(115)는 제4 단자(22)에 전기적으로 연결된다. 이때, 제3 연결 단자(114)와 제4 연결 단자(115)는 제3 단자(21)와 제4 단자(22)에 직접 접촉되어 통전 가능하게 연결될 수도 있고, 후술하는 제3 연결 부재(132) 및 제4 연결 부재(133)를 통하여 간접적으로 연결될 수도 있다.
제1 연결 단자(112), 제2 연결 단자(113), 제3 연결 단자(114) 및 제4 연결 단자(115)의 각각 제1 단자(11), 제2 단자(12), 제3 단자(21) 및 제4 단자(22)에 전기적으로 연결될 수 있을 만큼의 면적을 가지면 형상에는 제한이 없다.
또한, 제1 연결 단자(112), 제2 연결 단자(113), 제3 연결 단자(114) 및 제4 연결 단자(115)는 각각 제1 단자(11), 제2 단자(12), 제3 단자(21) 및 제4 단자(22)에 접속되기 위한 것이므로, 서로 대응되는 개수로 형성된다.
피검사체(10)의 제1 단자(11)는 테스터(20)의 제3 단자(21)에 통전 가능하게 연결된다. 이를 위하여, 제1 연결 패드(110)의 제1 연결 단자(112)와 제3 연결 단자(114)는 통전 가능하게 형성된다.
이때, 도 4에 도시된 바와 같이, 제1 연결 단자(112)와 제3 연결 단자(114)를 연결하기 위하여, 제1 플레이트(111)의 내부에는 제1 도선(116)이 배치된다. 제1 도선(116)은 제1 연결 단자(112)와 제3 연결 단자(114)를 통전 가능하게 물리적으로 연결하는 도체이다.
마찬가지로 피검사체(10)의 제2 단자(12)는 테스터(20)의 제4 단자(22)에 통전 가능하게 연결된다. 이를 위하여, 제1 연결 패드(110)의 제2 연결 단자(113)와 제4 연결 단자(115)도 통전 가능하게 형성된다.
이때, 도 4에 도시된 바와 같이, 제2 연결 단자(113)와 제4 연결 단자(115)를 연결하기 위하여, 제1 플레이트(111)의 내부에는 제2 도선(117)이 배치된다. 제2 도선(117)은 제2 연결 단자(113)와 제4 연결 단자(115)를 통전 가능하게 물리적으로 연결하는 도체이다.
이때, 도 4에는 명시적으로 도시되지는 않았으나, 제1 도선(116)과 제2 도선(117)은 서로 통전될 수 없도록 이격되어 배치된다.
도 7은 본 발명의 일 실시예에 따른 인터포저의 제2 연결 패드를 간략하게 도시한 단면도이다. 도 8은 본 발명의 일 실시예에 따른 인터포저의 제2 연결 패드를 도시한 평면도이다.
이를 위하여, 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터포저(100)는 제2 연결 패드(120)를 더 포함한다. 제2 연결 패드(120)는 피검사체(10)와 제1 연결 패드(110)의 사이에 배치되어 피검사체(10)와 제1 연결 패드(110)를 통전 가능하게 연결한다. 이를 위해, 제2 연결 패드(120)는 제2 플레이트(121), 제1 연결 부재(122) 및 제2 연결 부재(123)를 포함한다.
도 7 및 도 8에 도시된 바와 같이, 제2 플레이트(121)는 판상으로 형성되며, 도 1에 도시된 바와 같이, 피검사체(10)와 제1 연결 패드(110)의 사이에 배치된다. 이에 따라, 제2 플레이트(121)의 일 면은 피검사체(10)의 제1 단자(11) 및 제2 단자(12)를 향하여 배치되고 제2 플레이트(121)의 타 면은 제1 연결 패드(110)의 제1 연결 단자(112) 및 제2 연결 단자(113)를 향하도록 배치된다.
제2 플레이트(121)는 판상으로 형성되면 전체 형상에 제한이 없으며, 제2 플레이트(121)가 후술하는 브라켓(200)에 고정되기 위하여 별도의 구조를 추가로 구비할 수도 있다. 본 실시예에서는 도 8에 도시된 바와 같이, 제3 결합부(124)를 포함할 수 있다. 제3 결합부(124)는 사각형의 제2 플레이트(121)의 대각선 방향으로 마주보는 두 꼭지점으로부터 돌출되도록 형성될 수 있다.
이때, 제2 플레이트(121)는 제1 플레이트(111)에 추가로 구비되는 제2 결합부(119)와 함께 브라켓(200)과 테스터(20)에 결합될 수 있다. 제2 플레이트(121)가 제3 결합부(124)를 통해 제2 결합부(119)에 결합되는 방식은 공지된 다양한 방식이 적용될 수 있다.
제1 플레이트(111)의 제2 결합부(119)는 제2 플레이트(121)와 제1 결합부(118)의 사이에 형성된다. 이는 제2 플레이트(121)의 크기가 제1 플레이트(111)보다 작게 형성될 수 있기 때문이다.
제2 플레이트(121)는 절연체로 형성된다. 이에 따라 제1 연결 부재(122)와 제2 연결 부재(123)가 피검사체(10)와 제1 연결 패드(110)를 연결하는 과정에서 불필요한 단락이 발생하여 피검사체(10)가 손상되거나 검사의 신뢰도가 떨어지는 것을 방지할 수 있다.
도 7 및 도 8에 도시된 바와 같이, 제1 연결 부재(122)는 제2 플레이트(121)를 관통하여 위치한다. 제1 연결 부재(122)는 제1 연결 부재(122)의 일 단이 제1 단자(11)에 접촉되고 제1 연결 부재(122)의 타 단이 제1 연결 단자(112)에 접촉됨으로써 피검사체(10)와 테스터(20)를 전기적으로 연결할 수 있게 된다.
마찬가지로 도 7 및 도 8에 도시된 바와 같이, 제2 연결 부재(123)는 제2 플레이트(121)를 관통하여 위치한다. 제2 연결 부재(123)는 제2 연결 부재의 일 단이 제2 단자(12)에 접촉되고 제2 연결 부재의 타 단이 제4 단자(22)에 접촉됨으로써 피검사체(10)와 테스터(20)를 전기적으로 연결할 수 있게 된다.
도 7에 도시된 바와 같이, 제1 연결 부재(122)와 제2 연결 부재(123)는 제2 플레이트(121)의 일 면 및 타 면과 수직한 방향으로 연장된다. 이때, 제1 연결 부재(122)와 제2 연결 부재(123)는 서로 연장되는 길이가 다르게 형성될 수 있다.
이에 따라, 전술한 바와 같이, 제1 단자(11)가 제2 단자(12)보다 더 피검사체(10)의 일 면으로부터 돌출되더라도 제2 연결 패드(120)가 피검사체(10)의 제1 단자(11) 및 제2 단자(12)를 제1 연결 패드(110)의 제1 연결 단자(112) 및 제2 연결 단자(113)에 연결할 수 있게 된다.
이를 보다 상세하게 설명하면, 제1 연결 부재(122)의 연장 방향 길이가 제2 연결 부재(123)의 연장 방향의 길이보다 짧게 형성된다.
이때, 도 3에 도시된 바와 같이, 제2 연결 부재의 일 단(123a)이 제2 플레이트(121)의 피검사체(10) 측 일 면으로부터 돌출된 제2 길이(d2)는 제1 연결 부재의 일 단(122a)이 제2 플레이트(121)의 피검사체(10) 측 일 면으로부터 돌출된 제4 길이(d4)보다 작다.
반면, 제2 연결 부재의 타 단(123b)이 제2 플레이트(121)의 제1 연결 패드(110) 측 타 면으로부터 돌출된 제5 길이(d5)는 제1 연결 부재의 타 단(122b)이 제2 플레이트(121)의 제1 연결 패드(110) 측 타 면으로부터 돌출된 제7 길이(d7)와 동일한다.
즉, 제2 플레이트(121)의 일 면의 제1 연결 부재(122)와 제2 연결 부재(123)의 돌출 높이는 서로 다르나, 제2 플레이트(121)의 타 면의 제1 연결 부재(122)와 제2 연결 부재(123)의 돌출 높이는 서로 같다.
이를 통해, 도 3에 도시된 바와 같이, 제1 연결 패드(110)의 피검사체(10) 측 일 면으로부터 제6 길이(d6)로 돌출되는 제1 연결 단자(112)와 제8 길이(d8)로 돌출되는 제2 연결 단자(113)의 제6 길이(d6)와 제8 길이(d8)가 서로 동일하더라도, 서로 다른 돌출 길이를 가지는 제1 단자(11)와 제2 단자(12)를 구비하는 피검사체(10)를 검사할 수 있게 된다. 즉, 일반적인 테스터(20)를 이용하여 제1 단자(11)와 제2 단자(12)를 구비하는 피검사체(10)를 검사할 수 있게 된다.
한편, 제1 연결 부재(122) 및 제2 연결 부재(123)는 탄성 변형 가능한 절연 물질로 형성된다. 이때, 제1 연결 부재(122) 및 제2 연결 부재(123)는 각각 제1 단자(11) 및 제2 단자(12)와 제1 연결 단자(112) 및 제2 연결 단자(113)에 접촉된 채로 내측으로 가압되면 전기 전도성을 가질 수 있다.
이를 위하여, 제1 연결 부재(122) 및 제2 연결 부재(123)의 내부에는 연장 방향을 따라 배치되는 복수의 전도성 입자가 배치된다. 즉, 복수의 전도성 입자는 제1 연결 부재(122)와 제2 연결 부재(123)가 양 단부에서 중심으로 가압되어 탄성 적으로 변형된 상태에서 각 전도성 입자가 서로 가까워져 전기 전도성을 가지게 된다.
이때, 도 3에 도시된 바와 같이, 제1 연결 부재(122)와 제2 연결 부재(123)는 서로 길이가 상이하고, 제1 단자(11)와 제2 단자(12)도 서로 길이가 상이하므로, 제1 단자(11)와 제2 단자(12)가 제1 연결 부재(122)와 제2 연결 부재(123)를 가압하는 과정에서 제1 연결 부재(122)와 제2 연결 부재(123)가 탄성적으로 변형되는 정도가 서로 상이할 수 있다.
한편, 제1 단자(11)의 경우 제2 단자(12)와 달리 선단부가 볼록하여, 제1 연결 부재의 일 단(122a)과 접촉하는 면적이 제2 단자(12)와 제2 연결 부재의 일 단(123a)이 접촉하는 면적보다 작게 형성될 수 있다.
이에 따라, 검사의 신뢰도를 높이기 위하여 피검사체(10)를 검사 시 제1 단자(11)의 경우 보다 강하게 가압하여 제1 연결 부재의 일 단(122a)이 제2 연결 부재의 일 단(123a)보다 더 탄성 변형되어 제1 단자(11)와 접촉 면적을 넓게 형성하도록 할 필요가 있다.
다만, 제1 연결 부재(122)와 제2 연결 부재(123)는 제2 플레이트(121)에 고정되어 있으므로, 제1 연결 부재(122)의 탄성 변형 정도를 제2 연결 부재(123)보다 더 크게 함으로써 검사 과정에서 제1 단자(11)와 제1 연결 부재(122)의 접촉 면적을 넓히기 위하여, 제1 연결 부재(122)가 탄성적으로 변형되기 전 제1 단자(11)와 접촉된 상태에서 제2 단자(12)와 제2 연결 부재(123) 사이에 제3 길이(d3) 만큼 소정의 간격이 형성될 수 있다.
이를 보다 상세히 설명하면, 도 3에 도시된 바와 같이, 제2 연결 부재의 일 단(123a)이 제2 플레이트(121)의 일 면으로부터 돌출되는 제4 길이(d4)가 제1 단자(11)가 피검사체(10)의 일 면으로부터 돌출되는 제1 길이(d1)와 제1 연결 부재의 일 단(122a)이 제2 플레이트(121)의 일 면으로부터 돌출되는 제2 길이(d2)의 합보다 제3 길이(d3) 만큼 작게 형성될 수 있다.
이때, 제3 길이(d3)는 제2 단자(12)와 제2 연결 부재(123)가 검사 신뢰도가 확보될 수 있을 정도로 접촉된 상태에서, 제1 연결 부재(122)와 제1 단자(11) 사이 검사 신뢰도를 확보하기 위하여 제1 연결 부재(122)가 충분히 탄성 변형할 수 있도록 크기가 결정된다. 즉, 피검사체(10)의 제1 단자(11)의 돌출 정도와 제1 단자(11)의 둥근 형태에 따라 다른 크기로 설계될 수 있다.
이때, 검사 신뢰도를 확보할 수 있을 정도로, 제1 연결 부재(122)와 제2 연결 부재(123)가 탄성 변형된 상태에서 제1 연결 부재(122)와 제2 연결 부재(123)의 내부에 배치되는 복수의 전도성 입자는 제1 연결 부재(122)와 제2 연결 부재(123)가 동일 전기 전도성을 가질 수 있는 간격으로 배치된다.
즉, 복수의 전도성 입자 사이의 간격은 제1 연결 부재(122)와 제2 연결 부재(123)가 서로 다를 수 있으며, 제1 연결 부재(122)와 제2 연결 부재(123) 내에 길이 방향으로 배치되는 전도성 입자의 개수도 서로 상이할 수 있다.
한편, 도 7 및 도 8에 도시된 바와 같이, 제1 연결 부재(122)와 제2 연결 부재(123)는 제2 플레이트(121)의 제3 영역(121a)에 위치할 수 있다. 이때, 제2 플레이트(121)는 제3 영역(121a)과 제3 영역(121a)의 테두리도부터 확장되는 제4 영역(121b)을 포함한다.
제3 영역(121a)은 절연체로 형성된다. 이때, 도 3에 도시된 바와 같이, 제1 홀(121c)과 제2 홀(121d)이 형성될 수 있다. 제1 홀(121c)과 제2 홀(121d)에는 각각 제1 연결 부재(122)와 제2 연결 부재(123)가 삽입되어 고정될 수 있다.
한편, 제3 영역(121a)은 탄성 변형가능한 절연체로 형성되고, 제4 영역(121b)은 제3 영역(121a)이 고정되어 지지될 수 있는 견고한 재질로 형성될 수 있다.
또한, 제3 영역(121a)은 제1 연결 부재(122) 및 제2 연결 부재(123)와 함께 일체로 형성될 수 있다. 이에 따라, 제3 영역(121a)은 검사 과정에서 제1 연결 부재(122) 및 제2 연결 부재(123)와 함께 탄성적으로 변형될 수 있다. 이때, 제3 영역(121a) 내에는 전도성 입자가 배치되지 않으며, 제1 연결 부재(122)와 제2 연결 부재(123)의 내측에만 전도성 입자가 배치된다.
이를 통하여, 복수의 제1 단자(11) 사이 또는 복수의 제2 단자(12) 사이 돌출 길이의 오차가 있는 경우라도 제3 영역(121a)의 탄성적 변형으로 이러한 오차에 대응하여 피검사체(10)를 테스트할 수 있게 된다.
도 9는 본 발명의 일 실시예에 따른 인터포저의 제3 연결 패드를 간략하게 도시한 단면도이다. 도 10은 본 발명의 일 실시예에 따른 인터포저의 제3 연결 패드를 도시한 평면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터포저(100)는 제3 연결 패드(130)를 더 포함할 수 있다. 제3 연결 패드(130)는 제1 연결 패드(110)와 테스터(20)의 사이에 배치되어 제1 연결 패드(110)와 테스터(20)를 통전 가능하게 연결한다. 이를 위해, 제3 연결 패드(130)는 제3 플레이트(131), 제3 연결 부재(132) 및 제4 연결 부재(133)를 포함한다.
도 9 및 도 10에 도시된 바와 같이, 제3 플레이트(131)는 판상으로 형성되며, 도 1에 도시된 바와 같이, 제1 연결 패드(110)와 테스터(20)의 사이에 배치된다. 이에 따라, 제3 플레이트(131)의 일 면은 제1 연결 패드(110)의 제3 연결 단자(114) 및 제4 연결 단자(115)를 향하여 배치되고 제3 플레이트(131)의 타 면은 테스터(20)의 제3 단자(21) 및 제4 단자(22)를 향하도록 배치된다.
제3 플레이트(131)는 판상으로 형성되면 전체 형상에 제한이 없으며, 제3 플레이트(131)가 후술하는 브라켓(200) 및 테스터(20)에 고정되기 위하여 별도의 구조를 추가로 구비할 수도 있다.
예를 들면, 도 10에 도시된 바와 같이, 사각형 판형의 제3 플레이트(131)의 네 꼭지점부에는 결합 홀이 형성된 제4 결합부(134)가 외측으로 돌출되어 형성될 수 있다. 이때, 제3 플레이트(131)와 테스터(20)의 결합에 대하여는 후술한다.
한편, 도 10에 도시된 바와 같이, 제3 플레이트(131)가 제1 플레이트(111)와 함께 고정되기 위하여 제5 결합부(135)를 포함할 수 있다. 제5 결합부(135)는 사각형의 제3 플레이트(131)의 꼭지점과 제4 결합부(134)의 사이에 형성될 수 있다.
이에 따라, 제3 플레이트(131)는 제4 결합부(134)를 통해 제1 플레이트(111)와 테스터(20)에 결합되고, 제5 결합부(135)를 통해 제1 플레이트(111) 및 제2 플레이트(121)와 결합할 수 있게 된다.
제3 플레이트(131)는 절연체로 형성된다. 이에 따라 제3 연결 부재(132)와 제4 연결 부재(133)가 제1 연결 패드(110)와 테스터(20)를 연결하는 과정에서 불필요한 단락이 발생하여 피검사체(10)가 손상되거나 검사의 신뢰도가 떨어지는 것을 방지할 수 있다.
도 9에 도시된 바와 같이, 제3 연결 부재(132)는 제3 플레이트(131)를 관통하여 위치한다. 제3 연결 부재(132)는 제3 연결 부재(132)의 일 단이 제1 연결 패드(110)의 제3 연결 단자(114)에 접촉되고 제3 연결 부재(132)의 타 단이 테스터(20)의 제3 단자(21)에 접촉됨으로써 피검사체(10)와 테스터(20)를 전기적으로 연결할 수 있게 된다.
마찬가지로 도 9에 도시된 바와 같이, 제4 연결 부재(133)는 제3 플레이트(131)를 관통하여 위치한다. 제4 연결 부재(133)는 제4 연결 부재(133)의 일 단이 제1 연결 패드(110)의 제4 연결 단자(115)에 접촉되고 제2 연결 부재(123)의 타 단이 테스터(20)의 제4 단자(22)에 접촉됨으로써 피검사체(10)와 테스터(20)를 전기적으로 연결할 수 있게 된다.
도 9에 도시된 바와 같이, 제3 연결 부재(132)와 제4 연결 부재(133)는 제2 플레이트(121)의 일 면 및 타 면과 수직한 방향으로 연장된다. 이때, 제1 연결 부재(122)와 제2 연결 부재(123)는 서로 연장되는 길이가 동일하게 형성되는 것이 바람직하다.
한편, 제3 연결 부재(132) 및 제4 연결 부재(133)는 탄성 변형 가능한 절연 물질로 형성된다. 이때, 제3 연결 부재(132) 및 제4 연결 부재(133)는 각각 제3 연결 단자(114) 및 제4 연결 단자(115)와 제3 단자(21) 및 제4 단자(22)에 접촉된 채로 내측으로 가압되면 전기 전도성을 가질 수 있다.
이를 위하여, 제3 연결 부재(132) 및 제4 연결 부재(133)의 내부에는 연장 방향을 따라 배치되는 복수의 전도성 입자가 배치된다. 즉, 복수의 전도성 입자는 제3 연결 부재(132)와 제4 연결 부재(133)가 양 단부에서 중심으로 가압되어 탄성적으로 변형된 상태에서 각 전도성 입자가 서로 가까워져 전기 전도성을 가지게 된다.
한편, 도 9 및 도 10에 도시된 바와 같이, 제3 연결 부재(132)는 제3 플레이트(131)의 중앙부로 정의되는 제5 영역(131a)에 배치되고, 제4 연결 부재(133)는 제5 영역(131a)의 외측에 형성되는 제6 영역(131b)에 배치된다. 제5 영역(131a) 및 제6 영역(131b)의 외측은 견고한 재질로 형성되어 제5 영역(131a) 및 제6 영역(131b)을 지지한다.
제5 영역(131a) 및 제6 영역(131b)은 탄성 변형 가능한 절연체로 형성된다. 이때, 제3 연결 부재(132)와 제4 연결 부재(133)는 각각 제5 영역(131a)과 제6 영역(131b)에 형성되는 홀에 삽입되어 고정될 수 있다. 다만, 본 실시예에서는 제3 연결 부재(132)와 제4 연결 부재(133)가 제5 영역(131a) 및 제6 영역(131b)과 일체로 형성되는 것으로 설명한다.
이때, 제5 영역(131a) 및 제6 영역(131b)은 검사 과정에서 제3 연결 부재(132) 및 제4 연결 부재(133)와 함께 탄성적으로 변형될 수 있다. 제5 영역(131a) 및 제6 영역(131b) 내에는 전도성 입자가 배치되지 않으며, 제3 연결 부재(132)와 제4 연결 부재(133)의 내측에만 전도성 입자가 배치된다.
이를 통하여, 복수의 제3 단자(21) 사이 또는 복수의 제4 단자(22) 사이 돌출 길이의 제조상 일부 오차가 있는 경우라도 제5 영역(131a) 또는 제6 영역(131b)의 탄성적 변형으로 이러한 오차에 대응하여 피검사체(10)를 테스트할 수 있게 된다.
도 10에 도시된 바와 같이, 제5 영역(131a)은 제1 플레이트(111)의 제1 영역(111a)과 대응되도록 형성되고, 제6 영역(131b)은 제1 플레이트(111)의 제2 영역(111b)과 대응되도록 형성된다.
제1 연결 패드(110)가 집적 배치되는 피검사체(10)의 제1 단자(11)와 제2 단자(12)를 물리적으로 넓게 하여 테스터(20)와 연결시키는 역할을 하게 되지만, 제1 연결 패드(110)가 탄성적으로 변형되지 못하여 테스터(20)의 제3 단자(21) 및 제4 단자(22)와 접촉이 충분히 일어나지 못해 발생하는 검사의 신뢰도 저하시키는 문제가 발생될 수 있다.
이때, 전술한 제3 연결 패드(130)를 추가로 배치함으로써 제1 연결 패드(110)와 테스터(20) 사이의 전기적 접촉을 충분히 이루어질 수 있게 하여 검사의 신뢰도를 높일 수 있게 된다.
도 11은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 단면도이다. 도 12는 도 11의 B 부분을 확대 도시한 도면이다.
한편, 도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터포저(100)를 구비하는 테스트 소켓(1)은 브라켓(200) 및 테스터(20)를 포함한다. 이때, 인터포저(100)에 대한 설명은 전술한 설명으로 대체하고, 이하에서는 중복되지 않는 내용을 상세히 기술한다.
도 11에 도시된 바와 같이, 브라켓(200)은 피검사체(10)가 삽입되어 고정되고 피검사체(10)를 가압하여 테스터(20)에 충분이 접속할 수 있도록 한다. 브라켓(200)의 구조에는 제한이 없으며 공지된 다양한 구조를 가질 수 있다.
이때, 도 12에 도시된 바와 같이, 브라켓(200)의 하부에는 테스터(20)가 결합된다. 테스터(20)는 브라켓(200)에 고정되되 하부 일 측이 개방되어 노출된 피검사체(10)의 일 면과 대향하여 배치된다. 이때, 피검사체(10)와 테스터(20) 사이에는 전술한 인터포저(100)가 배치된다.
도 12에 도시된 바와 같이, 피검사체(10)와 테스터(20)의 사이에 인터포저(100)를 배치하기 위하여 일반적으로 브라켓(200)의 하부에는 인터포저(100)가 배치될 수 있는 안착 공간(210)이 형성된다. 즉, 안착 공간(210)에 인터포저(100)가 삽입된 상태로 테스터(20)가 브라켓(200)의 하부에 결합함으로써 인터포저(100)가 테스터(20)와 피검사체(10)를 매개할 수 있게 된다.
하지만, 피검사체(10)의 제1 단자(11)와 제2 단자(12)가 집적 배치되는 경우, 테스터(20)의 제3 단자(21)와 제4 단자(22)의 개수가 증가하게 되고, 테스터(20)의 제3 단자(21)와 제4 단자(22)도 마찬가지로 집적 배치되면, 테스터(20)의 제조 비용이 상승하고 테스터(20)의 검사 신뢰도도 떨어지는 문제가 있었다.
하지만, 본 발명의 일 실시예에 따른 인터포저(100)의 경우, 피검사체(10)와 직접 접촉하는 제2 연결 패드(120)만 안착 공간(210)에 배치되고, 제2 연결 패드(120)와 제3 연결 패드(130)가 안착 공간(210)의 외부에 배치된 상태로 테스터(20)에 결합할 수 있게 됨으로써, 종래의 브라켓(200)을 그대로 이용하면서도 제3 단자(21)와 제4 단자(22)의 간격을 충분히 넓혀 검사 신뢰도를 확보한 테스터(20)를 이용할 수 있게 된다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술한 실시예는 제한적인 것이 아니라 예시인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
1 테스트 소켓 124 제3 결합부
10 피검사체 130 제3 연결 패드
11 제1 단자 131 제3 플레이트
12 제2 단자 132 제3 연결 부재
20 테스터 133 제4 연결 부재
21 제3 단자 134 제4 결합부
22 제4 단자 135 제5 결합부
100 인터포저 200 브라켓
110 제1 연결 패드 210 안착 공간
111 제1 플레이트 111a 제1 영역
112 제1 연결 단자 111b 제2 영역
113 제2 연결 단자 121a 제3 영역
114 제3 연결 단자 121b 제4 영역
115 제4 연결 단자 121c 제1 홀
116 제1 도선 121d 제2 홀
117 제2 도선 122a 제1 연결 부재의 일 단
118 제1 결합부 122b 제1 연결 부재의 타 단
119 제2 결합부 123a 제2 연결 부재의 일 단
120 제2 연결 패드 123b 제2 연결 부재의 타 단
121 제2 플레이트 131a 제5 영역
122 제1 연결 부재 131b 제6 영역
123 제2 연결 부재

Claims (23)

  1. 일 면에 제1 단자 및 제2 단자를 구비하는 피검사체와 일 면에 상기 피검사체와 전기적 신호를 송수신하도록 제3 단자 및 제4 단자를 구비하는 테스터를 전기적으로 연결시키도록 상기 피검사체와 상기 테스터 사이에 배치되는 제1 연결 패드를 포함하고,
    상기 제1 연결 패드는
    일 면이 상기 피검사체를 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상으로 형성되고 제1 플레이트;
    상기 제1 단자 및 상기 제2 단자에 연결 가능하도록 상기 제1 플레이트의 일 면에 각각 배치되는 제1 연결 단자 및 제2 연결 단자;
    상기 제3 단자 및 상기 제4 단자에 연결 가능하도록 상기 제1 플레이트의 타 면에 각각 배치되는 제3 연결 단자 및 제4 연결 단자;
    상기 제1 플레이트의 내부에 배치되고 상기 제1 연결 단자와 상기 제3 연결 단자를 통전 가능하게 연결하는 제1 도선; 및
    상기 제1 플레이트의 내부에 배치되고 상기 제3 연결 단자와 상기 제4 연결 단자를 통전 가능하게 연결하는 제2 도선; 을 포함하고,
    상기 제1 플레이트는 중앙부에 위치하는 제1 영역 및 상기 제1 영역의 외측에 위치하는 제2 영역을 포함하고,
    상기 제1 연결 단자 및 상기 제2 연결 단자 및 상기 제3 연결 단자는 상기 제1 영역에 배치되고,
    상기 제4 연결 단자는 상기 제2 영역에 배치되는 인터포저.
  2. 제1 항에 있어서,
    상기 피검사체는 고형 상태 보조기억장치(Solid State Drive)에 사용되는 반도체 소자인, 인터포저.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 단자 및 상기 제2 단자는 복수 개로 구비되고,
    상기 제3 단자, 상기 제1 연결 단자 및 제3 연결 단자는 상기 제1 단자에 대응되는 개수로 구비되고,
    상기 제4 단자, 상기 제2 연결 단자 및 제4 연결 단자는 상기 제2 단자에 대응되는 개수로 구비되는, 인터포저.
  5. 제4 항에 있어서,
    복수의 상기 제1 연결 단자는 격자형으로 배치되고,
    복수의 상기 제2 연결 단자는 각각 복수의 상기 제1 연결 단자 사이에 배치되는, 인터포저.
  6. 제5 항에 있어서,
    상기 제2 연결 단자와 상기 제1 연결 단자는 일부 영역에서 교호하여 배치되는, 인터포저.
  7. 제1 항에 있어서,
    상기 제2 영역은 상기 제1 영역을 중심에 두고 대칭적으로 형성되는, 인터포저.
  8. 제7 항에 있어서,
    상기 제1 영역은 사각형의 형상으로 형성되고,
    상기 제2 영역은 상기 제1 영역을 가운데 두고 나란하게 배치되는 2개의 직사각형 형상으로 형성되는, 인터포저.
  9. 일 면에 제1 단자 및 제2 단자를 구비하는 피검사체와 일 면에 상기 피검사체와 전기적 신호를 송수신하도록 제3 단자 및 제4 단자를 구비하는 테스터를 전기적으로 연결시키도록 상기 피검사체와 상기 테스터 사이에 배치되는 제1 연결 패드; 및
    상기 피검사체와 상기 제1 연결 패드의 사이에 배치되는 제2 연결 패드를 포함하고,
    상기 제1 연결 패드는
    일 면이 상기 피검사체를 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상으로 형성되고 제1 플레이트;
    상기 제1 단자 및 상기 제2 단자에 연결 가능하도록 상기 제1 플레이트의 일 면에 각각 배치되는 제1 연결 단자 및 제2 연결 단자;
    상기 제3 단자 및 상기 제4 단자에 연결 가능하도록 상기 제1 플레이트의 타 면에 각각 배치되는 제3 연결 단자 및 제4 연결 단자;
    상기 제1 플레이트의 내부에 배치되고 상기 제1 연결 단자와 상기 제3 연결 단자를 통전 가능하게 연결하는 제1 도선; 및
    상기 제1 플레이트의 내부에 배치되고 상기 제3 연결 단자와 상기 제4 연결 단자를 통전 가능하게 연결하는 제2 도선; 을 포함하고,
    상기 제2 연결 패드는
    일 면이 상기 피검사체를 향하고 타 면이 상기 제1 플레이트의 일 면을 향하도록 배치되는 판상의 제2 플레이트;
    상기 제2 플레이트를 관통하여 위치되고 상기 제1 단자와 상기 제1 연결 단자를 연결하는 제1 연결 부재; 및
    상기 제2 플레이트를 관통하여 위치되고 상기 제2 단자와 상기 제2 연결 단자를 연결하는 제2 연결 부재; 를 포함하고,
    상기 제2 플레이트는 탄성 변형이 가능한 제3 영역을 포함하고,
    상기 제1 연결 부재와 상기 제2 연결 부재는 상기 제3 영역에 위치하는, 인터포저.
  10. 제9 항에 있어서,
    상기 제1 단자는 상기 피검사체의 일 면으로부터 돌출되는, 인터포저.
  11. 제10 항에 있어서,
    상기 제1 단자는 볼 형상의 단자이고,
    상기 제2 단자는 패드 형상의 단자인, 인터포저.
  12. 제9 항에 있어서,
    상기 제1 연결 부재 및 상기 제2 연결 부재는 탄성 변형 가능한 절연 물질로 형성되되 내부에 연장 방향을 따라 배치되는 복수의 전도성 입자를 포함하는, 인터포저.
  13. 제12 항에 있어서,
    상기 복수의 전도성 입자는 상기 피검사체와 상기 테스터를 연결하기 위하여 상기 제1 연결 부재와 상기 제2 연결 부재가 압축 시 동일한 전기 전도성을 가지도록 배치되는, 인터포저.
  14. 삭제
  15. 제9 항에 있어서,
    상기 제1 연결 부재와 상기 제2 연결 부재는 상기 제2 플레이트의 상기 제3 영역과 일체로 형성되는, 인터포저.
  16. 제9 항에 있어서,
    상기 제2 플레이트는 상기 제3 영역의 테두리로부터 방사방향으로 확장되고 견조한 재질로 형성되는 제4 영역을 포함하는, 인터포저.
  17. 일 면에 제1 단자 및 제2 단자를 구비하는 피검사체와 일 면에 상기 피검사체와 전기적 신호를 송수신하도록 제3 단자 및 제4 단자를 구비하는 테스터를 전기적으로 연결시키도록 상기 피검사체와 상기 테스터 사이에 배치되는 제1 연결 패드; 및
    상기 제1 연결 패드와 상기 테스터의 사이에 배치되는 제3 연결 패드를 포함하고,
    상기 제1 연결 패드는
    일 면이 상기 피검사체를 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상으로 형성되고 제1 플레이트;
    상기 제1 단자 및 상기 제2 단자에 연결 가능하도록 상기 제1 플레이트의 일 면에 각각 배치되는 제1 연결 단자 및 제2 연결 단자;
    상기 제3 단자 및 상기 제4 단자에 연결 가능하도록 상기 제1 플레이트의 타 면에 각각 배치되는 제3 연결 단자 및 제4 연결 단자;
    상기 제1 플레이트의 내부에 배치되고 상기 제1 연결 단자와 상기 제3 연결 단자를 통전 가능하게 연결하는 제1 도선; 및
    상기 제1 플레이트의 내부에 배치되고 상기 제3 연결 단자와 상기 제4 연결 단자를 통전 가능하게 연결하는 제2 도선; 을 포함하고,
    상기 제3 연결 패드는
    일 면이 상기 제1 플레이트의 타 면을 향하고 타 면이 상기 테스터를 향하도록 배치되는 판상의 제3 플레이트;
    상기 제3 플레이트를 관통하여 위치되고 상기 제3 연결 단자와 상기 제3 단자를 연결하는 제3 연결 부재; 및
    상기 제3 플레이트를 관통하여 위치되고 상기 제4 연결 단자와 상기 제4 단자를 연결하는 제4 연결 부재; 를 포함하는, 인터포저.
  18. 제17 항에 있어서,
    상기 제3 플레이트는 중앙부에 위치하는 제5 영역 및 상기 제5 영역의 외측에 위치하는 제6 영역을 포함하고,
    상기 제3 연결 부재는 상기 제5 영역에 배치되되 상기 제3 단자와 대응되는 위치에 배치되고,
    상기 제4 연결 부재는 상기 제6 영역에 배치되되 상기 제4 단자와 대응되는 위치에 배치되는, 인터포저.
  19. 제18 항에 있어서,
    상기 제5 영역 및 상기 제6 영역은 탄성 변형 가능하게 형성되는, 인터포저.
  20. 제19 항에 있어서,
    상기 제3 연결 부재와 상기 제4 연결 부재는 각각 상기 제3 플레이트의 상기 제5 영역 및 상기 제6 영역과 일체로 형성되는, 인터포저.
  21. 제18 항에 있어서,
    상기 제3 연결 부재 및 상기 제4 연결 부재는 탄성 변형 가능한 절연 물질로 형성되되 내부에 연장 방향을 따라 배치되는 복수의 전도성 입자를 포함하는, 인터포저.
  22. 제9 항 내지 제13 항, 제15항 및 제16 항 중 어느 한 항에 따른 인터포저; 및
    일 측에 상기 피검사체가 고정되는 타 측에 상기 테스터가 고정되는 브라켓; 을 포함하고,
    상기 인터포저는 상기 테스터와 상기 브라켓의 사이에 배치되는, 인터포저를 구비하는 테스트 소켓.
  23. 제22 항에 있어서,
    상기 브라켓은
    상기 인터포저의 상기 제2 플레이트가 삽입되는 안착 공간; 을 포함하는, 인터포저를 구비하는 테스트 소켓.
KR1020220101086A 2022-08-12 2022-08-12 인터포저 및 이를 구비하는 테스트 소켓 KR102456348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220101086A KR102456348B1 (ko) 2022-08-12 2022-08-12 인터포저 및 이를 구비하는 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220101086A KR102456348B1 (ko) 2022-08-12 2022-08-12 인터포저 및 이를 구비하는 테스트 소켓

Publications (1)

Publication Number Publication Date
KR102456348B1 true KR102456348B1 (ko) 2022-10-19

Family

ID=83804500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220101086A KR102456348B1 (ko) 2022-08-12 2022-08-12 인터포저 및 이를 구비하는 테스트 소켓

Country Status (1)

Country Link
KR (1) KR102456348B1 (ko)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823667B1 (ko) 1969-11-26 1973-07-16
JPS6132977B2 (ko) 1979-08-15 1986-07-30 Yoshino Kogyosho Co Ltd
KR20080097600A (ko) * 2007-05-02 2008-11-06 (주)마이크로컨텍솔루션 반도체 테스트를 위한 반도체 소켓의 반도체 고정장치
KR20100084316A (ko) * 2009-01-16 2010-07-26 주식회사 아이에스시테크놀러지 전기적 접속체 및 그 전기적 접속체를 포함한 테스트 소켓
US20130224891A1 (en) * 2012-02-21 2013-08-29 Renesas Electronics Corporation Manufacturing method of semiconductor module
US20180074118A1 (en) * 2016-09-15 2018-03-15 Texas Instruments Incorporated Heatable interposer for temperature-controlled testing of semiconductor devices
KR101958353B1 (ko) 2017-08-04 2019-03-15 리노공업주식회사 검사장치
KR101961281B1 (ko) 2018-01-29 2019-07-18 주식회사 이노글로벌 양방향 도전성 모듈
KR20200112637A (ko) * 2019-03-20 2020-10-05 주식회사 아도반테스토 접속기, 소켓, 소켓 조립체 및 배선판 조립체
KR102265101B1 (ko) * 2020-02-04 2021-06-15 (주)위드멤스 플렉서블 마이크로 접촉 핀 및 이를 구비하는 테스트 장치
JP2022058499A (ja) 2017-05-30 2022-04-12 ドン ウォン ファン 半導体デバイステスト用コンタクト及びテストソケット装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823667B1 (ko) 1969-11-26 1973-07-16
JPS6132977B2 (ko) 1979-08-15 1986-07-30 Yoshino Kogyosho Co Ltd
KR20080097600A (ko) * 2007-05-02 2008-11-06 (주)마이크로컨텍솔루션 반도체 테스트를 위한 반도체 소켓의 반도체 고정장치
KR20100084316A (ko) * 2009-01-16 2010-07-26 주식회사 아이에스시테크놀러지 전기적 접속체 및 그 전기적 접속체를 포함한 테스트 소켓
US20130224891A1 (en) * 2012-02-21 2013-08-29 Renesas Electronics Corporation Manufacturing method of semiconductor module
US20180074118A1 (en) * 2016-09-15 2018-03-15 Texas Instruments Incorporated Heatable interposer for temperature-controlled testing of semiconductor devices
JP2022058499A (ja) 2017-05-30 2022-04-12 ドン ウォン ファン 半導体デバイステスト用コンタクト及びテストソケット装置
KR101958353B1 (ko) 2017-08-04 2019-03-15 리노공업주식회사 검사장치
KR101961281B1 (ko) 2018-01-29 2019-07-18 주식회사 이노글로벌 양방향 도전성 모듈
KR20200112637A (ko) * 2019-03-20 2020-10-05 주식회사 아도반테스토 접속기, 소켓, 소켓 조립체 및 배선판 조립체
KR102265101B1 (ko) * 2020-02-04 2021-06-15 (주)위드멤스 플렉서블 마이크로 접촉 핀 및 이를 구비하는 테스트 장치

Similar Documents

Publication Publication Date Title
US6409521B1 (en) Multi-mode compliant connector and replaceable chip module utilizing the same
US20070007984A1 (en) Socket for inspection apparatus
US7811096B2 (en) IC socket suitable for BGA/LGA hybrid package
JP7198127B2 (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
US9606143B1 (en) Electrically conductive pins for load boards lacking Kelvin capability for microcircuit testing
JPH11283713A (ja) 集積回路素子用ソケット及び回路基板並びに補助回路基板
KR20170070831A (ko) 인터페이스 구조
KR101369406B1 (ko) 탐침 구조물 및 이를 갖는 전기적 검사 장치
KR102456348B1 (ko) 인터포저 및 이를 구비하는 테스트 소켓
KR101446146B1 (ko) 검사장치
KR100744152B1 (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
KR101041219B1 (ko) 검사용 컨택모듈
KR20090073745A (ko) 프로브 카드
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR102484329B1 (ko) 인터포저
KR101981522B1 (ko) S-타입 pion 핀, 및 이를 포함하는 테스트 소켓
KR100480665B1 (ko) 수직식 프로브 장치
US20230314472A1 (en) Contact pins for test sockets and test sockets comprising the same
US6367763B1 (en) Test mounting for grid array packages
KR100865352B1 (ko) 일체형 프로브카드
KR20240045513A (ko) 신호 전송 커넥터
KR101363368B1 (ko) 인쇄회로기판 검사장치
KR101973392B1 (ko) 테스트 소켓의 l-타입 pion 핀
KR20090047314A (ko) 기판 검사 장치
KR20220154956A (ko) 고속의 ssd 번인 소켓 및 ssd 컨트롤러 칩 동시 테스트를 위한 번인 보드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant