JP2017067555A - テストシステム - Google Patents

Abstract

【課題】ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なパワー半導体テストシステムを提供する。
【解決手段】パワー半導体テストシステム１は、ＤＵＴ２の静特性試験の測定に用いられる複数の静特性ユニットと、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニットを着脱可能に構成された換装ユニット２４と、を備える。
【選択図】図２

Description

本開示は、テストシステムに関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等のパワー半導体モジュールの検査を行うための試験装置がある。例えば、特許文献１には、被試験デバイス（ＤＵＴ：Device Under Test）の良否の判定を行う半導体試験装置が記載されている。

特開２００９−９２５６２号公報

ユーザの要求仕様に応じて、ＤＵＴの試験項目及び試験内容が異なることがある。例えば、静特性試験では、電圧の供給が必要な測定、電流の供給が必要な測定、電圧及び電流の供給が必要な測定がある。特許文献１に記載の半導体試験装置では、このような要求仕様に柔軟に対応できない。つまり、特許文献１に記載の半導体試験装置は、要求仕様に含まれるＤＵＴの試験項目及び試験内容に必要十分な構成とするためには、個別に設計される必要があるので、半導体試験装置を提供するために要する時間が大きくなる。

本技術分野では、ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なテストシステムが望まれている。

本発明の一側面に係るテストシステムは、被試験デバイスの静特性試験を含む試験を実施するテストシステムである。このテストシステムは、静特性試験の測定に用いられる複数の静特性ユニットと、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニットを着脱可能に構成された換装ユニットと、を備える。

このテストシステムでは、静特性試験の測定項目に応じて、選択的に用いられる特定ユニットが、着脱可能とされている。このため、例えば、要求される静特性試験の測定項目に応じて、必要な特定ユニットを換装ユニットに装着し、不要な特定ユニットを換装ユニットから取り外すことができる。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にテストシステムを設計する必要がなく、特定ユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なテストシステムを提供することが可能となる。

一実施形態において、特定ユニットは、被試験デバイスに第１電圧を印加するための第１電圧ユニットと、被試験デバイスに第１電圧よりも小さい第２電圧を印加するための第２電圧ユニットと、被試験デバイスに電流を供給するための電流ソースユニットと、を含んでもよい。第１電圧ユニット、第２電圧ユニット、及び電流ソースユニットは、要求される測定項目に応じて、換装ユニットに装着されてもよい。静特性試験では、電圧の供給が必要な測定、電流の供給が必要な測定、電圧及び電流の供給が必要な測定がある。このため、要求される静特性試験の測定項目に応じて、第１電圧ユニット、第２電圧ユニット、及び電流ソースユニットのうち、必要なユニットを換装ユニットに装着し、不要な特定ユニットを換装ユニットから取り外すことができる。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にテストシステムを設計する必要がなく、第１電圧ユニット、第２電圧ユニット、及び電流ソースユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なテストシステムを提供することが可能となる。

一実施形態において、電流ソースユニットは、被試験デバイスに第１電流量の電流を供給する複数の電流ソースサブユニットを含んでもよい。測定項目が電流ソースユニットを必要とする測定項目である場合、当該測定項目に必要な電流量に応じて、複数の電流ソースサブユニットのうち必要な数の電流ソースサブユニットが、換装ユニットに装着されてもよい。静特性試験の測定項目に応じて、必要となる電流の大きさが異なる場合がある。このため、測定項目が電流ソースユニットを必要とする測定項目である場合、要求される測定に必要な電流量に応じて、電流ソースユニットを個別に設計する必要がなく、必要な数の電流ソースサブユニットを装着するだけの簡単な作業で要求仕様に対応可能なテストシステムを提供することが可能となる。

一実施形態において、テストシステムは、被試験デバイスの動特性試験を行うための複数の動特性ユニットをさらに備えてもよい。この場合、静特性試験に加えて動特性試験を行うことが可能となる。

一実施形態において、複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、被試験デバイスの測定精度に及ぼす影響度が大きいほど被試験デバイスに近い位置に配置されてもよい。この場合、被試験デバイスの測定精度に及ぼす影響度が大きい信号を送受信するユニットが、被試験デバイスの近くに配置されることにより、当該ユニットと被試験デバイスとの間の配線の長さを短くすることができる。このため、被試験デバイスの測定精度に及ぼす影響度が大きい信号を伝搬する配線のインダクタンス成分を抑制することができ、被試験デバイスの測定精度を向上することが可能となる。

一実施形態において、テストシステムは、第１筐体、第２筐体及び第３筐体をさらに備えてもよい。第１筐体、第２筐体及び第３筐体は、その順に被試験デバイスから離れて配置されてもよい。各ユニットは、上記影響度に応じて、第１筐体、第２筐体及び第３筐体のいずれかに収容されてもよい。例えば、被試験デバイスの近傍に配置される筐体に全てのユニットを収容した場合、筐体が大型化し、テストシステムを使用する際の配置が制限されてしまう。これに対し、ユニットが送受信する信号の、被試験デバイスの測定精度に及ぼす影響度に応じて、各ユニットを第１筐体、第２筐体及び第３筐体に分散して収容することにより、被試験デバイスの測定精度の低下を抑制しつつ、被試験デバイスの近傍に配置される第１筐体を小型化することが可能となる。その結果、テストシステムを使用する際の配置の自由度を向上することが可能となる。

一実施形態において、複数の静特性ユニットは、第２筐体に収容されてもよい。この場合、静特性試験では、動特性試験よりもインダクタンス成分の影響を受けにくいので、静特性ユニットは、被試験デバイスからある程度離れた位置に配置されてもよい。これにより、第１筐体に収容されるユニットの数を減らすことができる。その結果、測定精度を低下させることなく、第１筐体を小型化することが可能となる。

一実施形態において、複数の動特性ユニットは、動特性試験を行うための動特性測定回路と、動特性試験の予め定められた測定パターンに応じて、動特性測定回路及び被試験デバイスを制御する動特性コントローラと、動特性試験において異常状態を検出した場合に、動特性測定回路及び被試験デバイスを制御するインターセプタと、を備えてもよい。インターセプタは、動特性コントローラよりも被試験デバイスに近い位置に配置されてもよい。この場合、インターセプタと被試験デバイスとの間の配線を短くすることができ、異常状態における制御を通常状態の制御よりも高速に行うことが可能となる。

一実施形態において、テストシステムは、被試験デバイスの種類に応じた物理的な差異を吸収するためのインターフェース基板をさらに備えてもよい。インターフェース基板は、被試験デバイスの電極と電気的に接続されるプローブを備えてもよく、プローブの数及び配置は、被試験デバイスの種類に応じて定められてもよい。この構成によれば、試験対象となる被試験デバイスの種類に応じたインターフェース基板を用いることで、異なる種類の被試験デバイスごとに、テストシステムを設計することが不要となる。つまり、テストシステムのインターフェース基板を除く部分を、被試験デバイスの種類によらず、共通化することができる。

一実施形態において、被試験デバイスは、パワー半導体モジュールであってもよい。この場合、ユーザごとに要求される試験項目が異なる場合であっても、個別にパワー半導体モジュールのテストシステムを設計する必要がなく、特定ユニットを着脱するだけの簡単な作業で、要求仕様に対応可能なパワー半導体モジュールのテストシステムを提供することが可能となる。

本発明の各側面及び各実施形態によれば、ユーザごとに要求される試験項目が異なる場合であっても、柔軟に対応可能なパワー半導体テストシステムを提供することができる。

一実施形態に係るパワー半導体テストシステムを概略的に示す外観図である。 図１のパワー半導体テストシステムを概略的に示す構成図である。 図１のパワー半導体テストシステムが備える第１装置の構成例を示す図である。 図１の第１装置が備えるＤＩＢの機能を説明するための図である。 図１の第１装置が備える動特性測定回路及びコンデンサバンクの回路図の一例である。 図１の第２装置が備える換装ユニットの概略構成図である。 図６の換装ユニットが備える電圧用のマザーボードの概略構成図である。 図６の換装ユニットが備える電流用のマザーボードの概略構成図である。 図６の換装ユニットに着脱可能な特定ユニットの概略構成図である。 図８のマザーボードと図９の特定ユニットとの接続を説明するための図である。 各測定に用いられるユニットを示す図である。 図１のパワー半導体テストシステムの配置例を示す図である。 Ｐ出力端子及びＮ出力端子の配線例を示す図である。 図１の第１装置が備えるコンデンサバンクの一例を概略的に示す図である。 図１の第１装置が備えるコンデンサバンクの別の例を概略的に示す図である。

以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明を省略する。

図１は、一実施形態に係るパワー半導体テストシステムを概略的に示す外観図である。図２は、図１のパワー半導体テストシステムを概略的に示す構成図である。図１及び図２に示されるパワー半導体テストシステム１は、ＤＵＴ２の静特性（ＤＣ：Direct Current）試験及び動特性（ＡＣ：AlternatingCurrent）試験を含む各種試験を行うためのテストシステムである。ＤＵＴ２は、被試験デバイスであって、例えば電気的に直列に接続された２つの半導体素子の組を含むパワー半導体モジュールである。ＤＵＴ２は、例えば、２ｉｎ１タイプ、４ｉｎ１タイプ、６ｉｎ１タイプ、及び８ｉｎ１タイプ等のパワー半導体モジュールである。ＤＵＴ２に含まれる半導体素子としては、例えば、ＩＧＢＴが挙げられる。ＤＵＴ２は、Ｐ端子、Ｎ端子、Ｏ端子及び制御端子（電極）を備えている。

静特性試験として、コレクタ遮断電流Ｉｃｅｓ、ゲート−エミッタ間閾値電圧Ｖｇｅ（ｔｈ）、ゲート−エミッタ間漏れ電流Ｉｇｅｓ、及びコレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）等の特性が測定され得る。動特性試験として、スイッチング測定及び短絡耐量測定（ＳＣ測定）等が行われる。具体的には、全ゲート電荷Ｑｇ、ターンオン遅れ時間ｔｄ（ｏｎ）、ターンオン上昇時間ｔｒ、ターンオフ遅れ時間ｔｄ（ｏｆｆ）、ターンオフ下降時間ｔｆ、逆回復時間ｔｒｒ、逆回復電荷Ｑｒｒ、及びエミッタ−コレクタ間電圧Ｖｅｃ等の特性が測定され得る。これらの測定項目は、ユーザの要求仕様に応じて適宜選択される。

パワー半導体テストシステム１は、静特性試験の測定に用いられる複数の静特性ユニットと、動特性試験の測定に用いられる複数の動特性ユニットと、を備えている。複数の静特性ユニットは、後述の静特性測定回路２１、ゲートサーボ２２、大電流測定回路２３、トリガマトリクス２５、高圧ユニット７１、低圧ユニット７２、及び大電流ソースユニット７３を含む。複数の動特性ユニットは、後述の動特性測定回路１４、コンデンサバンク１５、駆動ドライバ１６、電流センサ１７、電圧センサ１８、インターセプタ２６、デジタイザ２７、チャージ電源３２、動特性コントローラ３３を含む。

複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号がＤＵＴ２の測定精度に及ぼす影響度に応じて配置される。各ユニットは、例えば、ＤＵＴ２の測定精度に及ぼす影響度が小さいほどＤＵＴ２から離れた位置に配置され、ＤＵＴ２の測定精度に及ぼす影響度が大きいほどＤＵＴ２に近い位置に配置される。パワー半導体テストシステム１は、第１装置１０と、第２装置２０と、第３装置３０と、を備えている。パワー半導体テストシステム１では、図２に示される各ユニットが管理レベルに応じて第１装置１０、第２装置２０及び第３装置３０に分配されている。第１装置１０、第２装置２０及び第３装置３０は、その順にＤＵＴ２から離れた位置に配置される。第１装置１０には、管理レベルＬｖ１のユニットが配置される。第２装置２０には、管理レベルＬｖ２のユニットが配置される。第３装置３０には、管理レベルＬｖ３のユニットが配置される。

管理レベルとは、各ユニットが送受信する信号に要求される精度を示す基準であり、ＤＵＴ２の測定精度に及ぼす影響度に応じて設定される。管理レベルＬｖ１は、インダクタンス管理レベルである。具体的には、管理レベルＬｖ１のユニットが送受信する信号には、高速かつ高精度が要求される。管理レベルＬｖ２は、ノイズ管理レベルである。具体的には、管理レベルＬｖ２のユニットが送受信する信号には、管理レベルＬｖ１のユニットが送受信する信号よりも精度は要求されず、管理レベルＬｖ３のユニットが送受信する信号よりも精度が要求される。管理レベルＬｖ２のユニットが送受信する信号としては、微小アナログ信号が挙げられる。管理レベルＬｖ３は、通常の管理レベルである。具体的には、管理レベルＬｖ３のユニットが送受信する信号には、管理レベルＬｖ１及び管理レベルＬｖ２のユニットが送受信する信号よりも精度は要求されず、通信エラーが生じない程度の精度が要求される。管理レベルＬｖ３のユニットが送受信する信号としては、デジタル信号、及び精度が要求されない信号が挙げられる。つまり、管理レベルＬｖ３、管理レベルＬｖ２、及び管理レベルＬｖ１の順に高い精度が要求される。

図１及び図２に加えて図３〜図５を参照して、第１装置１０を詳細に説明する。図３は、第１装置１０の構成例を示す図である。図４は、第１装置１０が備えるＤＩＢの機能を説明するための図であり、図４の（ａ）はＤＵＴ２が２ｉｎ１タイプのパワー半導体モジュールである場合のＤＩＢの機能を説明するための図、図４の（ｂ）はＤＵＴ２が６ｉｎ１タイプのパワー半導体モジュールである場合のＤＩＢの機能を説明するための図である。図５は、第１装置１０が備える動特性測定回路及びコンデンサバンクの回路図の一例である。図１〜図３に示されるように、第１装置１０は、ＤＩＢ（Device Interface board）１１（インターフェース基板）と、テストヘッド１２と、を備えている。

ＤＩＢ１１は、ＤＵＴ２の種類に応じた物理的な差異を吸収するためのユニットである。ＤＩＢ１１は、ＤＵＴ２とテストヘッド１２とのインターフェースを提供する。ＤＩＢ１１は、ＤＵＴ２の種類ごとに準備される。ＤＩＢ１１は、支持部材１３を介してテストヘッド１２上に載置されている。ＤＩＢ１１は、基板６１と、プローブ６２と、コンタクト部６３と、を備えている。プローブ６２の数及び配置は、ＤＵＴ２の種類に応じて定められる。この例では、プローブ６２は、ＤＵＴ２のＰ端子、Ｎ端子、Ｏ端子及び制御端子と電気的に接続される。コンタクト部６３は、テストヘッド１２の端子と電気的に接続される。コンタクト部６３は、ＤＵＴ２の種類によらず同一である。なお、ここでは、ＤＵＴ２としてパワー半導体モジュールについて説明しているが、図２のＤＩＢ１１及び動特性測定回路１４が単体の半導体素子に対応している場合には、パワー半導体テストシステム１は、半導体素子用のテストシステムとすることができる。換言すると、パワー半導体テストシステム１は、半導体素子の試験（静特性及び動特性試験）を実施するテストシステムにも適用可能である。

図３及び図４の（ａ）には、ＤＵＴ２が２ｉｎ１タイプのパワー半導体モジュールである場合のＤＩＢ１１が示されている。この場合、ＤＵＴ２は、トランジスタＱｄｐ，Ｑｄｎと、ダイオードＤｄｐ，Ｄｄｎと、を含む。トランジスタＱｄｐ，ＱｄｎはＩＧＢＴである。トランジスタＱｄｐのエミッタとトランジスタＱｄｎのコレクタとは互いに電気的に接続されている。トランジスタＱｄｐ，ＱｄｎのコレクタにそれぞれダイオードＤｄｐ，Ｄｄｎのカソードが電気的に接続され、トランジスタＱｄｐ，ＱｄｎのエミッタにそれぞれダイオードＤｄｐ，Ｄｄｎのアノードが電気的に接続されている。つまり、トランジスタＱｄｐ，Ｑｄｎは同じ向きで電気的に直列に接続されており、ダイオードＤｄｐはトランジスタＱｄｐに電気的に並列に接続された還流ダイオードであり、ダイオードＤｄｎはトランジスタＱｄｎに電気的に並列に接続された還流ダイオードである。ＤＵＴ２は、Ｐ端子、Ｏ端子、及びＮ端子を有している。Ｐ端子はトランジスタＱｄｐのコレクタ及びダイオードＤｄｐのカソードに電気的に接続され、Ｎ端子はトランジスタＱｄｎのエミッタ及びダイオードＤｄｎのアノードに電気的に接続され、Ｏ端子はトランジスタＱｄｐのエミッタ、トランジスタＱｄｎのコレクタ、ダイオードＤｄｐのアノード及びダイオードＤｄｎのカソードに電気的に接続されている。つまり、Ｏ端子は、トランジスタＱｄｐ，Ｑｄｎを電気的に接続する接続部Ｃｄ（図５参照）に電気的に接続されている。

プローブ６２は、プローブ６２ｐ、プローブ６２ｎ、プローブ６２ｏ及びプローブ６２ｇを含む。プローブ６２ｇは、プローブ６２ｇｐ及びプローブ６２ｇｎを含む。プローブ６２ｐは、その先端がＤＵＴ２のＰ端子と接触を成すことによって、ＤＵＴ２のＰ端子に電気的に接続される。プローブ６２ｎは、その先端がＤＵＴ２のＮ端子と接触を成すことによって、ＤＵＴ２のＮ端子に電気的に接続される。プローブ６２ｏは、その先端がＤＵＴ２のＯ端子と接触を成すことによって、ＤＵＴ２のＯ端子に電気的に接続される。プローブ６２ｇｐは、その先端がＤＵＴ２のトランジスタＱｄｐ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｐ用の制御端子に電気的に接続される。プローブ６２ｇｎは、その先端がＤＵＴ２のトランジスタＱｄｎ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｎ用の制御端子に電気的に接続される。

コンタクト部６３は、コンタクト部６３ｐ、コンタクト部６３ｎ、コンタクト部６３ｏ、及びコンタクト部６３ｇを含む。コンタクト部６３ｇは、コンタクト部６３ｇｐ及びコンタクト部６３ｇｎを含む。コンタクト部６３ｐは、テストヘッド１２のＰ出力端子Ｔｐと接触を成す。コンタクト部６３ｎは、テストヘッド１２のＮ出力端子Ｔｎと接触を成す。コンタクト部６３ｏは、テストヘッド１２のＯ出力端子Ｔｏと接触を成す。コンタクト部６３ｇは、テストヘッド１２の制御出力端子Ｔｇと接触を成す。

基板６１は、板状の部材であり、主面６１ａ及び主面６１ａと反対側の面である裏面６１ｂを有している。主面６１ａには、ＤＵＴ２が載置される。主面６１ａには、プローブ６２ｐ，６２ｎ，６２ｏ，６２ｇｐ，６２ｇｎが主面６１ａの法線軸方向に突出して設けられている。プローブ６２ｐ，６２ｎ，６２ｏ，６２ｇｐ，６２ｇｎは、ＤＵＴ２が主面６１ａ上に載置された場合に、ＤＵＴ２のＰ端子、Ｎ端子、Ｏ端子、トランジスタＱｄｐ用の制御端子及びトランジスタＱｄｎ用の制御端子とそれぞれ接触を成す位置に配置されている。裏面６１ｂには、コンタクト部６３ｐ，６３ｎ，６３ｏ，６３ｇが設けられている。コンタクト部６３ｐ，６３ｎ，６３ｏ，６３ｇは、ＤＩＢ１１がテストヘッド１２上の所定の位置に載置された場合に、テストヘッド１２のＰ出力端子Ｔｐ、Ｎ出力端子Ｔｎ、Ｏ出力端子Ｔｏ及び制御出力端子とそれぞれ接触を成す位置に配置されている。

基板６１は、ＤＵＴ２に含まれる半導体素子の端子をテストヘッド１２の出力端子に電気的に接続するための選択回路６４及び配線を有する。具体的には、基板６１は、プローブ６２ｐとコンタクト部６３ｐとを電気的に接続する配線、及びプローブ６２ｎとコンタクト部６３ｎとを電気的に接続する配線を有する。選択回路６４は、ＤＵＴ２に含まれる複数組の半導体素子のうち、試験対象となる半導体素子の組を選択するための回路である。具体的には、選択回路６４は、ＤＵＴ２のうち、試験対象となる半導体素子の組のＯ端子及び制御端子を選択する。選択回路６４は、例えば、リレー等のスイッチを含む。

図４の（ａ）に示されるように、ＤＵＴ２が２ｉｎ１タイプのパワー半導体モジュールである場合、半導体素子の組を選択する必要がないので、選択回路６４は、プローブ６２ｏとコンタクト部６３ｏとを電気的に接続し、プローブ６２ｇｐとコンタクト部６３ｇｐとを電気的に接続し、プローブ６２ｇｎとコンタクト部６３ｇｎとを電気的に接続する。

図４の（ｂ）には、ＤＵＴ２が６ｉｎ１タイプのパワー半導体モジュールである場合のＤＩＢ１１が示されている。この場合、ＤＵＴ２は、２ｉｎ１タイプのトランジスタＱｄｐ，Ｑｄｎ及びダイオードＤｄｐ，Ｄｄｎの組を並列に３相（Ｕ，Ｖ，Ｗ相）分有している。つまり、ＤＵＴ２は、Ｕ相用としてトランジスタＱｄｐｕ，Ｑｄｎｕ及びダイオードＤｄｐｕ，Ｄｄｎｕを有し、Ｖ相用としてトランジスタＱｄｐｖ，Ｑｄｎｖ及びダイオードＤｄｐｖ，Ｄｄｎｖを有し、Ｗ相用としてトランジスタＱｄｐｗ，Ｑｄｎｗ及びダイオードＤｄｐｗ，Ｄｄｎｗを有している。ＤＵＴ２は、Ｐ端子、Ｕ端子、Ｖ端子、Ｗ端子、及びＮ端子を有している。Ｐ端子はトランジスタＱｄｐｕ，Ｑｄｐｖ，Ｑｄｐｗのコレクタに電気的に接続され、Ｎ端子はトランジスタＱｄｎｕ，Ｑｄｎｖ，Ｑｄｎｗのエミッタに電気的に接続されている。Ｕ端子はトランジスタＱｄｐｕのエミッタ及びトランジスタＱｄｎｕのコレクタに電気的に接続され、Ｖ端子はトランジスタＱｄｐｖのエミッタ及びトランジスタＱｄｎｖのコレクタに電気的に接続され、Ｗ端子はトランジスタＱｄｐｗのエミッタ及びトランジスタＱｄｎｗのコレクタに電気的に接続されている。

６ｉｎ１タイプのパワー半導体モジュール用のＤＩＢ１１は、２ｉｎ１タイプのパワー半導体モジュール用のＤＩＢ１１と比較して、プローブ６２の配置及び数において異なる。具体的には、プローブ６２ｏが、プローブ６２ｏｕ、プローブ６２ｏｖ及びプローブ６２ｏｗを含む点、プローブ６２ｇが、プローブ６２ｇｐｕ、プローブ６２ｇｎｕ、プローブ６２ｇｐｖ、プローブ６２ｇｎｖ、プローブ６２ｇｐｗ、及びプローブ６２ｇｎｗを含む点において異なる。

プローブ６２ｏｕは、その先端がＤＵＴ２のＵ端子と接触を成すことによって、ＤＵＴ２のＵ端子に電気的に接続される。プローブ６２ｏｖは、その先端がＤＵＴ２のＶ端子と接触を成すことによって、ＤＵＴ２のＶ端子に電気的に接続される。プローブ６２ｏｗは、その先端がＤＵＴ２のＷ端子と接触を成すことによって、ＤＵＴ２のＷ端子に電気的に接続される。プローブ６２ｇｐｕは、その先端がＤＵＴ２のトランジスタＱｄｐｕ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｐｕ用の制御端子に電気的に接続される。プローブ６２ｇｎｕは、その先端がＤＵＴ２のトランジスタＱｄｎｕ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｎｕ用の制御端子に電気的に接続される。プローブ６２ｇｐｖは、その先端がＤＵＴ２のトランジスタＱｄｐｖ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｐｖ用の制御端子に電気的に接続される。プローブ６２ｇｎｖは、その先端がＤＵＴ２のトランジスタＱｄｎｖ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｎｖ用の制御端子に電気的に接続される。プローブ６２ｇｐｗは、その先端がＤＵＴ２のトランジスタＱｄｐｗ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｐｗ用の制御端子に電気的に接続される。プローブ６２ｇｎｗは、その先端がＤＵＴ２のトランジスタＱｄｎｗ用の制御端子と接触を成すことによって、ＤＵＴ２のトランジスタＱｄｎｗ用の制御端子に電気的に接続される。

プローブ６２ｏｕ，６２ｏｖ，６２ｏｗ，６２ｇｐｕ，６２ｇｎｕ，６２ｇｐｖ，６２ｇｎｖ，６２ｇｐｗ，６２ｇｎｗは、ＤＵＴ２が主面６１ａ上に載置された場合に、ＤＵＴ２のＵ端子、Ｖ端子、Ｗ端子、トランジスタＱｄｐｕ用の制御端子、トランジスタＱｄｎｕ用の制御端子、トランジスタＱｄｐｖ用の制御端子、トランジスタＱｄｎｖ用の制御端子、トランジスタＱｄｐｗ用の制御端子、及びトランジスタＱｄｎｗ用の制御端子とそれぞれ接触を成す位置に配置されている。

ＤＵＴ２が６ｉｎ１タイプのパワー半導体モジュールである場合、３組の半導体素子から１組の半導体素子を選択する必要がある。このため、選択回路６４は、プローブ６２ｏｕ，６２ｏｖ，６２ｏｗのいずれかとコンタクト部６３ｏとを電気的に接続し、プローブ６２ｇｐｕ，６２ｇｐｖ，６２ｇｐｗのいずれかとコンタクト部６３ｇｐとを電気的に接続し、プローブ６２ｇｎｕ，６２ｇｎｖ，６２ｇｎｗのいずれかとコンタクト部６３ｇｎとを電気的に接続する。具体的には、選択回路６４は、Ｕ相を選択する場合には、プローブ６２ｏｕとコンタクト部６３ｏとを電気的に接続し、プローブ６２ｇｐｕとコンタクト部６３ｇｐとを電気的に接続し、プローブ６２ｇｎｕとコンタクト部６３ｇｎとを電気的に接続する。選択回路６４は、Ｖ相を選択する場合には、プローブ６２ｏｖとコンタクト部６３ｏとを電気的に接続し、プローブ６２ｇｐｖとコンタクト部６３ｇｐとを電気的に接続し、プローブ６２ｇｎｖとコンタクト部６３ｇｎとを電気的に接続する。選択回路６４は、Ｗ相を選択する場合には、プローブ６２ｏｗとコンタクト部６３ｏとを電気的に接続し、プローブ６２ｇｐｗとコンタクト部６３ｇｐとを電気的に接続し、プローブ６２ｇｎｗとコンタクト部６３ｇｎとを電気的に接続する。

以上のように、ＤＩＢ１１では、ＤＵＴ２の種類に応じてプローブ６２の数及び配置が変更されることにより、パワー半導体テストシステム１のＤＩＢ１１を除く部分の変更を不要としている。つまり、ＤＩＢ１１は、ＤＵＴ２の種類によるＤＵＴ２の物理的な形状の違いを吸収しているので、テストヘッド１２、第２装置２０及び第３装置３０は、ＤＵＴ２の種類によらず、基本的には共通の構成を有している。以下の説明では、ＤＵＴ２として２ｉｎ１タイプのパワー半導体モジュールを用いる。

なお、上記説明では省略しているが、プローブ６２は、動特性試験用のプローブ６２ｐ、プローブ６２ｎ、及びプローブ６２ｏと、静特性試験用のプローブ６２ｐ、プローブ６２ｎ、及びプローブ６２ｏと、を含み、それぞれのプローブがＤＵＴ２の各端子と接触を成す。さらに、ＤＩＢ１１は、不図示の切離し回路を備えている。切離し回路は、静特性試験用のプローブ６２ｐ、プローブ６２ｎ、及びプローブ６２ｏと、静特性測定回路２１とを電気的に切り離すための回路である。切離し回路は、静特性試験の測定を行う場合には、静特性試験用のプローブ６２ｐ、プローブ６２ｎ、及びプローブ６２ｏと、静特性測定回路２１とを電気的に接続し、動特性試験の測定を行う場合には、静特性試験用のプローブ６２ｐ、プローブ６２ｎ、及びプローブ６２ｏと、静特性測定回路２１とを電気的に切り離す。なお、プローブ６２ｇは、動特性試験及び静特性試験で共通に用いられる。

テストヘッド１２は、動特性測定回路１４と、コンデンサバンク１５と、駆動ドライバ１６と、電流センサ１７と、電圧センサ１８と、筐体１９（第１筐体）と、を備えている。テストヘッド１２では、動特性測定回路１４、コンデンサバンク１５、駆動ドライバ１６、電流センサ１７、及び電圧センサ１８は、筐体１９に収容されている。筐体１９は、箱型形状を有しており、筐体１９の上面から、Ｐ出力端子Ｔｐ、Ｎ出力端子Ｔｎ、Ｏ出力端子Ｔｏ及び制御出力端子Ｔｇが上方に突出するように設けられている。

動特性測定回路１４は、ＤＵＴ２の動特性試験を行うための回路である。コンデンサバンク１５は、動特性試験のための電流を動特性測定回路１４に供給する電源である。図５には、ＤＵＴ２が２ｉｎ１タイプのパワー半導体モジュールである場合の動特性測定回路１４及びコンデンサバンク１５が示されている。図５に示されるように、動特性測定回路１４は、選択回路４１と、過電流防止回路４２と、高速遮断回路４３と、選択回路４４と、リアクトルＬと、を備えている。コンデンサバンク１５は、コンデンサ５１と、メインスイッチ部５２と、を備えている。

コンデンサ５１としては、例えば、周波数特性の優れたフィルムコンデンサが用いられる。コンデンサ５１は、蓄積されているエネルギー（電荷）が減少すると、チャージ電源３２に接続され、チャージ電源３２によって充電される。

メインスイッチ部５２は、コンデンサ５１からＤＵＴ２（トランジスタＱｄｐまたはトランジスタＱｄｎ）への電流の供給及び遮断を切り替える回路である。メインスイッチ部５２は、トランジスタＱｐと、ダイオードＤｐと、を含む。トランジスタＱｐはＩＧＢＴである。トランジスタＱｐのコレクタにダイオードＤｐのカソードが電気的に接続され、トランジスタＱｐのエミッタにダイオードＤｐのアノードが電気的に接続されている。つまり、ダイオードＤｐはトランジスタＱｐに電気的に並列に接続された還流ダイオードである。トランジスタＱｐのコレクタはコンデンサ５１の＋端子（正極端子）に電気的に接続され、トランジスタＱｐのエミッタは後述のトランジスタＱｈｐのコレクタ、ダイオードＤｈｐのカソード、スイッチＳＷｐの一端、及びＤＵＴ２のＰ端子に電気的に接続されている。

選択回路４１は、ＤＵＴ２に含まれるトランジスタＱｄｐ，Ｑｄｎのうちいずれかをスイッチング測定の対象として選択するための回路である。選択回路４１は、トランジスタＱｈｐ，Ｑｈｎと、ダイオードＤｈｐ，Ｄｈｎと、を含む。トランジスタＱｈｐ，ＱｈｎはＩＧＢＴである。トランジスタＱｈｐ，ＱｈｎのコレクタにそれぞれダイオードＤｈｐ，Ｄｈｎのカソードが電気的に接続され、トランジスタＱｈｐ，ＱｈｎのエミッタにそれぞれダイオードＤｈｐ，Ｄｈｎのアノードが電気的に接続されている。つまり、ダイオードＤｈｐはトランジスタＱｈｐに電気的に並列に接続された還流ダイオードであり、ダイオードＤｈｎはトランジスタＱｈｎに電気的に並列に接続された還流ダイオードである。トランジスタＱｈｐのエミッタとトランジスタＱｈｎのコレクタとは互いに電気的に接続されており、後述のトランジスタＱｃｆのコレクタ及びダイオードＤｃｆのカソードに電気的に接続されている。つまり、トランジスタＱｈｐ，Ｑｈｎは同じ向きで電気的に直列に接続されており、トランジスタＱｈｐ，Ｑｈｎを電気的に接続する接続部Ｃｓは高速遮断回路４３及びリアクトルＬを介してＤＵＴ２のＯ端子に電気的に接続されている。トランジスタＱｈｐのコレクタは、トランジスタＱｐのエミッタ、ダイオードＤｐのアノード、スイッチＳＷｐの一端、及びＤＵＴ２のＰ端子に電気的に接続されている。トランジスタＱｈｎのエミッタは、コンデンサ５１の−端子（負極端子）、スイッチＳＷｎの他端、及びＤＵＴ２のＮ端子に電気的に接続されている。

過電流防止回路４２は、リアクトルＬに蓄積されたエネルギーを消費するための回路である。過電流防止回路４２は、リアクトルＬに電気的に並列に設けられる。過電流防止回路４２は、トランジスタＱｉｆ，Ｑｉｒと、ダイオードＤｉｆ，Ｄｉｒと、を含む。トランジスタＱｉｆ，ＱｉｒはＩＧＢＴである。トランジスタＱｉｆ，ＱｉｒのコレクタにそれぞれダイオードＤｉｆ，Ｄｉｒのカソードが電気的に接続され、トランジスタＱｉｆ，ＱｉｒのエミッタにそれぞれダイオードＤｉｆ，Ｄｉｒのアノードが電気的に接続されている。つまり、ダイオードＤｉｆはトランジスタＱｉｆに電気的に並列に接続された還流ダイオードであり、ダイオードＤｉｒはトランジスタＱｉｒに電気的に並列に接続された還流ダイオードである。トランジスタＱｉｆのエミッタとトランジスタＱｉｒのエミッタとは互いに電気的に接続されている。つまり、トランジスタＱｉｆ，Ｑｉｒは互いに逆向きで電気的に直列に接続されている。トランジスタＱｉｆのコレクタは、後述のトランジスタＱｃｒのコレクタ、ダイオードＤｃｒのカソード及びリアクトルＬの一端に電気的に接続されている。トランジスタＱｉｒのコレクタは、リアクトルＬの他端、スイッチＳＷｐの他端、スイッチＳＷｎの一端、及びＤＵＴ２のＯ端子に電気的に接続されている。

高速遮断回路４３は、リアクトルＬに蓄積されたエネルギーを過電流防止回路４２によって高速に消費させるための回路である。高速遮断回路４３は、リアクトルＬに電気的に直列に設けられる。高速遮断回路４３は、トランジスタＱｃｆ，Ｑｃｒと、ダイオードＤｃｆ，Ｄｃｒと、を含む。トランジスタＱｃｆ，ＱｃｒはＩＧＢＴである。トランジスタＱｃｆ，ＱｃｒのコレクタにそれぞれダイオードＤｃｆ，Ｄｃｒのカソードが電気的に接続され、トランジスタＱｃｆ，ＱｃｒのエミッタにそれぞれダイオードＤｃｆ，Ｄｃｒのアノードが電気的に接続されている。つまり、ダイオードＤｃｆはトランジスタＱｃｆに電気的に並列に接続された還流ダイオードであり、ダイオードＤｃｒはトランジスタＱｃｒに電気的に並列に接続された還流ダイオードである。トランジスタＱｃｆのエミッタとトランジスタＱｃｒのエミッタとは互いに電気的に接続されている。つまり、トランジスタＱｃｆ，Ｑｃｒは互いに逆向きで電気的に直列に接続されている。トランジスタＱｃｆのコレクタは、トランジスタＱｈｐのエミッタ、トランジスタＱｈｎのコレクタ、ダイオードＤｈｐのアノード及びダイオードＤｈｎのカソードに電気的に接続されている。トランジスタＱｃｒのコレクタは、トランジスタＱｉｆのコレクタ、ダイオードＤｉｆのカソード及びリアクトルＬの一端に電気的に接続されている。

選択回路４４は、ＤＵＴ２に含まれるトランジスタＱｄｐ，Ｑｄｎのいずれかを短絡耐量測定の対象として選択するための回路である。選択回路４４は、スイッチＳＷｐ，ＳＷｎを含む。スイッチＳＷｐ，ＳＷｎはリレーである。スイッチＳＷｐの一端は、トランジスタＱｐのエミッタ、ダイオードＤｐのアノード、トランジスタＱｈｐのコレクタ、ダイオードＤｈｐのカソード及びＤＵＴ２のＰ端子に電気的に接続されている。スイッチＳＷｐの他端とスイッチＳＷｎの一端とは互いに電気的に接続されており、リアクトルＬの他端、トランジスタＱｉｒのコレクタ、ダイオードＤｉｒのカソード、及びＤＵＴ２のＯ端子に電気的に接続されている。スイッチＳＷｎの他端は、コンデンサ５１の−端子、トランジスタＱｈｎのエミッタ、ダイオードＤｈｎのアノード、及びＤＵＴ２のＮ端子に電気的に接続されている。

リアクトルＬは、動特性試験の負荷である。つまり、リアクトルＬは、トランジスタＱｄｐ，Ｑｄｎの負荷となる。リアクトルＬの一端はトランジスタＱｃｒのコレクタ及びダイオードＤｃｒのカソードに電気的に接続され、リアクトルＬの他端はＤＵＴ２のＯ端子に電気的に接続されている。

駆動ドライバ１６は、トランジスタＱｐ，Ｑｈｐ，Ｑｈｎ，Ｑｉｆ，Ｑｉｒ，Ｑｃｆ，Ｑｃｒ，Ｑｄｐ，Ｑｄｎ及びスイッチＳＷｐ，ＳＷｎのオン状態（導通状態）とオフ状態（遮断状態）とを切り替える。駆動ドライバ１６は、インターセプタ２６または動特性コントローラ３３からの指示に応じて、トランジスタＱｐ，Ｑｈｐ，Ｑｈｎ，Ｑｉｆ，Ｑｉｒ，Ｑｃｆ，Ｑｃｒ，Ｑｄｐ，Ｑｄｎにそれぞれゲート信号を出力することによって、各トランジスタのオン状態とオフ状態とを切り替える。駆動ドライバ１６は、インターセプタ２６または動特性コントローラ３３からの指示に応じて、スイッチＳＷｐ，ＳＷｎにそれぞれリレー信号を出力することによって、各スイッチのオン状態とオフ状態とを切り替える。なお、トランジスタのオン状態とは、コレクタ−エミッタ間が電気的に導通状態であることを意味し、トランジスタのオフ状態とは、コレクタ−エミッタ間が電気的に遮断状態であることを意味する。また、トランジスタがＩＧＢＴである場合、ゲート−エミッタ間電圧によってオン状態とオフ状態とが切り替えられる。

電流センサ１７は、ＤＵＴ２のＰ端子及びＮ端子に流れる電流の電流値を検出するセンサである。電流センサ１７は、Ｐ出力端子Ｔｐ及びＮ出力端子Ｔｎに設けられる。電流センサ１７は、検出した電流値をインターセプタ２６及びデジタイザ２７に出力する。電圧センサ１８は、ＤＵＴ２のＰ端子及びＮ端子の電圧の電圧値を検出するセンサである。電圧センサ１８は、Ｐ出力端子Ｔｐ及びＮ出力端子Ｔｎに設けられる。電圧センサ１８は、検出した電圧値をインターセプタ２６及びデジタイザ２７に出力する。電流センサ１７及び電圧センサ１８とインターセプタ２６及びデジタイザ２７とは、アナログ電圧による通信が行われる。

次に、図１及び図２を参照して第２装置２０を詳細に説明する。第２装置２０は、静特性測定回路２１と、ゲートサーボ２２と、大電流測定回路２３と、換装ユニット２４と、トリガマトリクス２５と、インターセプタ２６と、デジタイザ２７と、筐体２８（第２筐体）と、を備えている。第２装置２０では、静特性測定回路２１、ゲートサーボ２２、大電流測定回路２３、換装ユニット２４、トリガマトリクス２５、インターセプタ２６及びデジタイザ２７は、筐体２８に収容されている。筐体２８は箱型形状を有している。

静特性測定回路２１は、ＤＵＴ２の静特性試験を行うための回路である。静特性測定回路２１は、例えば、リレーマトリクス回路と、抵抗素子、コンデンサ、及びリアクトル等の受動素子を含む回路と、を備えている。リレーマトリクス回路は、高圧ユニット７１及び低圧ユニット７２の各ユニットとＤＵＴ２の各端子とをどのように接続するかを決めるための回路である。受動素子を含む回路は、ゲートのクランプ及び静特性測定の安定化のための回路である。

ゲートサーボ２２は、静特性試験においてゲート−エミッタ間閾値電圧Ｖｇｅ（ｔｈ）の測定に用いられるユニットである。ゲートサーボ２２は、例えば、オペアンプ及び複数の抵抗素子を含む。ゲートサーボ２２は、ＤＵＴ２のトランジスタＱｄｐ，Ｑｄｎのうち測定対象の素子のゲート電圧を調整することによって、測定対象の素子のコレクタ電流が所定の電流になるように制御する。ゲートサーボ２２は、静特性測定回路２１に着脱可能な基板として実装されている。

大電流測定回路２３は、静特性試験のうち大電流（例えば、８００Ａ程度）を要する測定を行うための回路である。大電流測定回路２３は、例えば、静特性試験のコレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）及び動特性試験のエミッタ−コレクタ間電圧Ｖｅｃの測定に用いられる。大電流測定回路２３は、例えば、静特性測定回路２１と同様の回路構成を有し、リレーマトリクス回路と、抵抗素子、コンデンサ、及びリアクトル等の受動素子を含む回路と、を備えている。大電流測定回路２３では、リレーマトリクス回路は、大電流ソースユニット７３とＤＵＴ２の各端子とをどのように接続するかを決めるための回路である。大電流測定回路２３は、例えば、複数のスイッチを含み、スイッチのオン状態とオフ状態とを切り替えることにより、ＤＵＴ２のトランジスタＱｄｎ，Ｑｄｐのうちのいずれかを測定対象として選択する。

換装ユニット２４は、複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニットを着脱可能に構成されている。着脱可能な特定ユニットとしては、高圧ユニット７１（第１電圧ユニット）、低圧ユニット７２（第２電圧ユニット）、及び大電流ソースユニット７３（電流ソースユニット）が挙げられる。つまり、高圧ユニット７１、低圧ユニット７２、及び大電流ソースユニット７３は、要求される測定項目に応じて、換装ユニット２４に装着される。高圧ユニット７１は、ＤＵＴ２の測定対象に第１電圧を印加する。第１電圧は、例えば１５００Ｖ程度の高電圧である。低圧ユニット７２は、ＤＵＴ２の測定対象に第１電圧よりも小さい第２電圧を印加する。第２電圧は、例えば１５０Ｖ程度の低電圧である。なお、高圧ユニット７１及び低圧ユニット７２は、ＤＵＴ２の測定対象に０．１Ａ程度の電流を供給する。大電流ソースユニット７３は、ＤＵＴ２の測定対象に電流を供給する。大電流ソースユニット７３は、例えば５００Ａ程度の電流及び１０Ｖ程度の電圧を供給する。換装ユニット２４の具体的な構成については後述する。

トリガマトリクス２５は、ユニットが発したトリガを受信し、受信したトリガの出力先を制御する。トリガマトリクス２５は、例えば光ファイバを介して、動特性測定回路１４、静特性測定回路２１、大電流測定回路２３、チャージ電源３２、動特性コントローラ３３、高圧ユニット７１、低圧ユニット７２及び大電流ソースユニット７３と通信可能に接続されており、これらのユニットからトリガを受信し、出力先のユニットにトリガを出力する。トリガマトリクス２５は、統合コントローラ３１によって予め設定されたマトリクスに従って、出力先のユニットを決定し、出力先のユニットにトリガを出力する。トリガマトリクス２５は、ユニットを同期させるための同期パルスを、トリガマトリクス２５と通信可能に接続されている全ユニットに分配する。

インターセプタ２６は、動特性試験において異常状態を検出した場合に、動特性測定回路１４、コンデンサバンク１５及びＤＵＴ２を制御する。インターセプタ２６は、動特性測定回路１４、コンデンサバンク１５及びＤＵＴ２に含まれるトランジスタのオン状態及びオフ状態を切り替えるように、駆動ドライバ１６に指示する。インターセプタ２６は、例えば、電流センサ１７によって検出された電流値が過電流閾値を超えるか否かを判定し、電流センサ１７によって検出された電流値が過電流閾値を超えた場合、過電流（異常状態）を検出する。過電流閾値は、過電流を検出するために予め定められた値である。インターセプタ２６は、過電流を検出すると、過電流防止処理を行わせるように駆動ドライバ１６に指示する。インターセプタ２６は、過電流防止処理として、過電流防止回路４２を動作させる。過電流防止処理については後述する。

デジタイザ２７は、動特性試験において用いられ、電流センサ１７によって検出された電流値及び電圧センサ１８によって検出された電圧値をサンプリングしてデジタル値に変換する。デジタイザ２７は、デジタル値に変換した電流値及び電圧値を統合コントローラ３１に出力する。デジタイザ２７と統合コントローラ３１とは、例えば、光ファイバ等によって接続されており、デジタイザ２７と統合コントローラ３１とは光通信によってデータの送受信を行う。

次に、図１及び図２を参照して第３装置３０を詳細に説明する。第３装置３０は、統合コントローラ３１と、チャージ電源３２と、動特性コントローラ３３と、筐体３４（第３筐体）と、を備えている。筐体３４は、筐体３４ａと、筐体３４ｂと、を備えている。第３装置３０では、チャージ電源３２は筐体３４ａに収容され、統合コントローラ３１及び動特性コントローラ３３は筐体３４ｂに収容されている。筐体３４ａ及び筐体３４ｂは、箱型形状を有している。筐体３４ａ及び筐体３４ｂは一体化されていてもよい。

統合コントローラ３１は、パワー半導体テストシステム１の全体を制御するための制御装置である。統合コントローラ３１は、各ユニットを制御するためのコマンド等を各ユニットに出力する。統合コントローラ３１は、例えば、汎用のパーソナルコンピュータに、パワー半導体テストシステム１の制御プログラム（ソフトウェア）をインストールすることによって実現される。統合コントローラ３１は、動特性測定回路１４、静特性測定回路２１、トリガマトリクス２５、チャージ電源３２、動特性コントローラ３３、高圧ユニット７１、低圧ユニット７２及び大電流ソースユニット７３と、例えばＬＡＮ（Local Area Network）を介して通信可能に接続されている。なお、図２では、統合コントローラ３１と、動特性測定回路１４及び静特性測定回路２１と、の間の接続の図示を省略している。この場合、統合コントローラ３１には、ＬＡＮに接続されているユニットに応じて、ユニット定義ファイルが設定される。ユニット定義ファイルは、ユニットのＩＰ（Internet Protocol）アドレス、機能及びコマンド等を定義したファイルである。これにより、統合コントローラ３１は、ＬＡＮに接続されているユニットを認識する。

チャージ電源３２は、コンデンサバンク１５のコンデンサ５１を充放電するための電源である。チャージ電源３２は、例えば、高圧電源である。チャージ電源３２は、動特性試験を実施するために、コンデンサ５１を充電する。チャージ電源３２は、動特性試験終了後に、コンデンサ５１を放電する。

動特性コントローラ３３は、予め定められた動特性試験の測定パターンに応じて、動特性測定回路１４、コンデンサバンク１５及びＤＵＴ２を制御する。動特性コントローラ３３は、予め定められた動特性試験の測定パターンに応じて、トランジスタＱｐ，Ｑｈｐ，Ｑｈｎ，Ｑｉｆ，Ｑｉｒ，Ｑｃｆ，Ｑｃｒ，Ｑｄｐ，Ｑｄｎ及びスイッチＳＷｐ，ＳＷｎのオン状態及びオフ状態を切り替えるように、駆動ドライバ１６に指示をする。なお、動特性コントローラ３３は、インターセプタ２６を経由して駆動ドライバ１６と光信号で接続されている。

次に、図５を参照して、インターセプタ２６の過電流防止処理の一例を説明する。例えば、トランジスタＱｄｎのスイッチング測定（「Ｎ側スイッチング測定」と称することがある。）において、ＤＵＴ２のＱｄｎがオフ状態にならずに、Ｎ出力端子Ｔｎにおいて過電流が検出されたことに応じて、インターセプタ２６は、過電流防止回路４２を動作させるように駆動ドライバ１６に指示する。つまり、インターセプタ２６は、トランジスタＱｃｆ，Ｑｃｒ，Ｑｉｒ，Ｑｄｎをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ１６に指示する。この場合、トランジスタＱｃｆ、トランジスタＱｃｒ、リアクトルＬ、トランジスタＱｄｎ、及びダイオードＤｈｎを順に巡回する電流経路が形成されるとともに、リアクトルＬ、トランジスタＱｉｒ、及びダイオードＤｉｆを順に巡回する電流経路が形成される。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、各電流経路に流れる。そして、各電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が０になる。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、過電流防止回路４２によって消費され、Ｎ側スイッチング測定において、ＤＵＴ２にさらなる過電流が流れることが防止される。

同様に、トランジスタＱｄｐのスイッチング測定（「Ｐ側スイッチング測定」と称することがある。）において、ＤＵＴ２のＱｄｐがオフ状態にならずに、Ｐ出力端子Ｔｐにおいて過電流が検出されたことに応じて、インターセプタ２６は、過電流防止回路４２を動作させるように駆動ドライバ１６に指示する。つまり、インターセプタ２６は、トランジスタＱｃｆ，Ｑｃｒ，Ｑｉｆ，Ｑｄｐをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ１６に指示する。この場合、リアクトルＬ、トランジスタＱｃｒ、トランジスタＱｃｆ、ダイオードＤｈｐ、及びトランジスタＱｄｐを順に巡回する電流経路が形成されるとともに、リアクトルＬ、トランジスタＱｉｆ、及びダイオードＤｉｒを順に巡回する電流経路が形成される。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、各電流経路に流れる。そして、各電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が０になる。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、過電流防止回路４２によって消費され、Ｐ側スイッチング測定において、ＤＵＴ２にさらなる過電流が流れることが防止される。

また、Ｎ側スイッチング測定において、過電流のさらなる高速な遮断が要求される場合には、インターセプタ２６は、Ｎ出力端子Ｔｎにおいて過電流が検出されたことに応じて、過電流防止回路４２に加えて、高速遮断回路４３を動作させるように駆動ドライバ１６に指示してもよい。つまり、インターセプタ２６は、トランジスタＱｉｒ，Ｑｄｎをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ１６に指示してもよい。この場合、リアクトルＬ、トランジスタＱｉｒ、及びダイオードＤｉｆを順に巡回する電流経路のみが形成される。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、電流経路に流れる。そして、上記電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が０になる。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、過電流防止回路４２によって消費され、Ｎ側スイッチング測定において、ＤＵＴ２にさらなる過電流が流れることが防止される。

同様に、Ｐ側スイッチング測定において、過電流のさらなる高速な遮断が要求される場合には、インターセプタ２６は、Ｐ出力端子Ｔｐにおいて過電流が検出されたことに応じて、過電流防止回路４２に加えて、高速遮断回路４３を動作させるように駆動ドライバ１６に指示してもよい。つまり、インターセプタ２６は、トランジスタＱｉｆ，Ｑｄｐをオン状態とし、それ以外のトランジスタはオフ状態とするように駆動ドライバ１６に指示してもよい。この場合、リアクトルＬ、トランジスタＱｉｆ、及びダイオードＤｉｒを順に巡回する電流経路のみが形成される。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、電流経路に流れる。そして、上記電流経路において、トランジスタ及びダイオード等の抵抗成分等によってエネルギーが消費され、電流量が０になる。これにより、過電流が生じたときにリアクトルＬに蓄積されているエネルギーは、過電流防止回路４２によって消費され、Ｐ側スイッチング測定において、ＤＵＴ２にさらなる過電流が流れることが防止される。

なお、高速遮断回路４３を動作させない場合と比較して、高速遮断回路４３を動作させた場合には、過電流の消費に寄与する抵抗値が大きくなるので、リアクトルＬに蓄積されているエネルギーが短時間で消費される。このため、スイッチング測定において、ＤＵＴ２にさらなる過電流が流れることがさらに確実に防止される。

次に、図６〜図１０を参照して、換装ユニット２４の具体的な構成について説明する。図６は、換装ユニット２４の概略構成図である。図７は、換装ユニット２４が備える電圧用のマザーボードの概略構成図である。図８は、換装ユニット２４が備える電流用のマザーボードの概略構成図である。図９は、換装ユニット２４に着脱可能な特定ユニットの概略構成図であり、図９の（ａ）は特定ユニットの平面図、図９の（ｂ）は特定ユニットの側面図である。図１０は、図８のマザーボードと図９の特定ユニットとの接続を説明するための図である。

図６に示されるように、換装ユニット２４は、マザーボードＭＢ１と、マザーボードＭＢ２と、を備えている。マザーボードＭＢ１は、電圧用のマザーボードである。マザーボードＭＢ２は、電流用のマザーボードである。マザーボードＭＢ１及びマザーボードＭＢ２は、それぞれ方向Ｘに沿って延び、方向Ｘと交差する方向Ｙにおいて互いに並設されいる。マザーボードＭＢ１には、高圧ユニット７１、低圧ユニット７２及び中間電圧ユニット７４が着脱可能である。中間電圧ユニット７４は、高圧ユニット７１に１５００Ｖ程度の電圧を供給し、低圧ユニット７２に１５０Ｖ程度の電圧を供給するためのユニットである。中間電圧ユニット７４は、測定に直接係るユニットではなく、高圧ユニット７１及び低圧ユニット７２に従属して使用される。

マザーボードＭＢ２には、大電流ソースユニット７３が着脱可能である。大電流ソースユニット７３は、１台の大電流マスタ７５と、複数台の大電流ブースター７６（複数の電流ソースサブユニット）と、を含む。大電流マスタ７５は、大電流ソースユニット７３を要するＤＵＴ２の測定を制御する。大電流マスタ７５は、例えば１Ａ程度の電流を供給可能である。大電流ブースター７６は、測定に必要な電流量に応じて適宜用いられ、第１電流量の電流を供給可能である。第１電流量は、例えば１２５Ａ程度である。大電流マスタ７５は、例えば、統合コントローラ３１から指定されたタイミングで各大電流ブースター７６に電流指令を送信する。各大電流ブースター７６は、大電流マスタ７５から送信された電流指令を受信し、電流指令に従って電流を供給する。また、大電流マスタ７５は、統合コントローラ３１から指定されたタイミングで電圧及び電流を測定する。

測定項目が大電流ソースユニット７３を必要とする測定項目である場合、１台の大電流マスタ７５及び１台の大電流ブースター７６は必ず換装ユニット２４に装着される。測定に必要な電流量に応じて、複数台の大電流ブースター７６のうち必要な数（例えば、１〜４台）の大電流ブースター７６が換装ユニット２４に装着される。なお、測定に必要な電流量が１台の大電流マスタ７５及び４台の大電流ブースター７６によって供給可能な電流量（この例では、約５００Ａ）を超える場合、換装ユニット２４には、さらにマザーボードＭＢ２が増設されてもよい。増設されたマザーボードＭＢ２に、必要な数の大電流ブースター７６が装着されることにより、大電流ソースユニット７３は、測定に必要な電流量を供給可能となる。

図７に示されるように、マザーボードＭＢ１は、第２装置２０の電源に電気的に接続されるコネクタＣＮ１と、静特性測定回路２１に電気的に接続される複数のコネクタＣＮ２と、各特定ユニットと電気的に接続するための複数のコネクタＣＮ３と、を備えている。コネクタＣＮ１、コネクタＣＮ２及びコネクタＣＮ３は、マザーボードＭＢ１の一方の面ＭＢ１ａに設けられている。コネクタＣＮ１及びコネクタＣＮ２は、マザーボードＭＢ１の方向Ｘにおける一端において、方向Ｙに沿って配置されている。マザーボードＭＢ１に装着された高圧ユニット７１、低圧ユニット７２及び中間電圧ユニット７４には、コネクタＣＮ１を介して制御用の電源電圧が供給される。マザーボードＭＢ１に装着された高圧ユニット７１及び低圧ユニット７２は、コネクタＣＮ２を介して静特性測定回路２１に電気的に接続される。各特定ユニットと接続するためのコネクタＣＮ３及びガイド機構Ｇ（図１０参照）によって、スロットが形成される。具体的には、マザーボードＭＢ１は、特定ユニットを着脱可能なスロットＳＬ１〜ＳＬ５を備えている。スロットＳＬ１〜ＳＬ５は、その順に方向Ｘに沿って配置されている。スロットＳＬ１，ＳＬ２は、高圧ユニット７１用のスロットである。スロットＳＬ３は、中間電圧ユニット７４用のスロットである。スロットＳＬ４，ＳＬ５は、低圧ユニット７２用のスロットである。

コネクタＣＮ３は、コネクタＣＮ３１と、コネクタＣＮ３２と、コネクタＣＮ３３と、コネクタＣＮ３４と、コネクタＣＮ３５と、を含む。コネクタＣＮ３１は、コネクタＣＮ１を介して供給される電源電圧を各特定ユニットに供給するためのコネクタである。コネクタＣＮ３２は、中間電圧ユニット７４から高圧ユニット７１に電圧を供給するためのコネクタである。コネクタＣＮ３３は、中間電圧ユニット７４から低圧ユニット７２に電圧を供給するためのコネクタである。コネクタＣＮ３４は、コネクタＣＮ２を介して静特性測定回路２１と高圧ユニット７１とを電気的に接続するためのコネクタである。コネクタＣＮ３５は、コネクタＣＮ２を介して静特性測定回路２１と低圧ユニット７２とを電気的に接続するためのコネクタである。スロットＳＬ１，ＳＬ２は、コネクタＣＮ３１，ＣＮ３２，ＣＮ３４によって形成され、スロットＳＬ３は、コネクタＣＮ３１，ＣＮ３２，ＣＮ３３によって形成され、スロットＳＬ４，ＳＬ５は、コネクタＣＮ３１，ＣＮ３３，ＣＮ３５によって形成される。

図８に示されるように、マザーボードＭＢ２は、第２装置２０の電源に電気的に接続されるコネクタＣＮ４と、静特性測定回路２１に電気的に接続されるコネクタＣＮ５と、各特定ユニットと接続するための複数のコネクタＣＮ６と、を備えている。コネクタＣＮ４、コネクタＣＮ５及びコネクタＣＮ６は、マザーボードＭＢ２の一方の面ＭＢ２ａに設けられている。コネクタＣＮ４及びコネクタＣＮ５は、マザーボードＭＢ２の方向Ｘにおける一端において、方向Ｙに沿って配置されている。マザーボードＭＢ２に装着された大電流マスタ７５及び大電流ブースター７６には、コネクタＣＮ４を介して制御用の電源電圧が供給される。マザーボードＭＢ２に装着された大電流マスタ７５及び大電流ブースター７６は、コネクタＣＮ５を介して大電流測定回路２３に電気的に接続される。各特定ユニットと接続するためのコネクタＣＮ６及びガイド機構Ｇ（図１０参照）によって、スロットが形成される。具体的には、マザーボードＭＢ２は、特定ユニットを着脱可能なスロットＳＬ６〜ＳＬ１０を備えている。スロットＳＬ６〜ＳＬ１０は、その順に方向Ｘに沿って配置されている。スロットＳＬ６は、大電流マスタ７５用のスロットである。スロットＳＬ７〜ＳＬ１０は、大電流ブースター７６用のスロットである。

コネクタＣＮ６は、コネクタＣＮ６１と、コネクタＣＮ６２と、コネクタＣＮ６３と、コネクタＣＮ６４と、コネクタＣＮ６５と、を含む。コネクタＣＮ６１は、コネクタＣＮ４を介して供給される電源電圧を大電流マスタ７５に供給するためのコネクタである。コネクタＣＮ６２は、コネクタＣＮ５を介して大電流測定回路２３と大電流マスタ７５とを電気的に接続するためのコネクタである。コネクタＣＮ６３は、コネクタＣＮ４を介して供給される電源電圧を大電流ブースター７６に供給するとともに、コネクタＣＮ５を介して大電流測定回路２３と大電流ブースター７６とを電気的に接続するためのコネクタである。コネクタＣＮ６４及びコネクタＣＮ６５は、大電流ブースター７６からの電流出力用コネクタである。コネクタＣＮ６４は＋出力用コネクタであり、コネクタＣＮ６５は−出力用コネクタである。スロットＳＬ６は、コネクタＣＮ６１，ＣＮ６２によって形成され、スロットＳＬ７〜１０は、コネクタＣＮ６３，ＣＮ６４，ＣＮ６５によって形成される。なお、マザーボードＭＢ２は、一方の面ＭＢ２ａとは反対側の面に、外部の低電圧電源に接続される不図示のコネクタを有している。

高圧ユニット７１、低圧ユニット７２、中間電圧ユニット７４、大電流マスタ７５及び大電流ブースター７６は、いずれも同様の構成を有している。ここでは、図９及び図１０を用いて、大電流マスタ７５を例として、特定ユニットの構成及びマザーボードとの接続を説明する。図９に示されるように、大電流マスタ７５は、制御基板８１と、パワー基板８２と、コネクタ８３と、コネクタ８４と、コネクタ８５と、を備えている。制御基板８１は、所望の電圧及び電流を得るためにパワー基板８２を制御するための基板である。なお、制御基板８１は、制御基板８１のマザーボードＭＢ２とは反対側の端部に、統合コントローラ３１に通信可能に接続するためのコネクタ（例えば、ＬＡＮコネクタ）、及びトリガマトリクス２５に通信可能に接続するためのコネクタ（例えば、光通信用コネクタ）を備えている。制御基板８１は、高圧ユニット７１、低圧ユニット７２、中間電圧ユニット７４、大電流マスタ７５及び大電流ブースター７６で共通に用いられる。パワー基板８２は、高圧ユニット７１、低圧ユニット７２、中間電圧ユニット７４、大電流マスタ７５及び大電流ブースター７６ごとにそれぞれ異なる。高圧ユニット７１及び低圧ユニット７２のパワー基板８２は、中間電圧ユニット７４によって生成された定電圧を所望の電圧及び電流に変換するための電力変換を行う。大電流ソースユニット７３のパワー基板８２は、第２装置２０の電源電圧を所望の電圧及び電流に変換するための電力変換を行う。

コネクタ８３は、大電流マスタ７５をマザーボードＭＢ２のコネクタＣＮ６１に接続するためのコネクタである。コネクタ８４は、大電流マスタ７５をマザーボードＭＢ２のコネクタＣＮ６２に接続するためのコネクタである。コネクタ８３及びコネクタ８４は、パワー基板８２の一端８２ａに設けられ、パワー基板８２の一端８２ａの端縁に沿って配置されている。コネクタ８５は、制御基板８１とパワー基板８２とを電気的に接続するためのコネクタである。制御基板８１の一方の主面とパワー基板８２の一方の主面とは、コネクタ８５を介して互いに対向しており、制御基板８１とパワー基板８２とが重なり合うように配置されている。

図１０に示されるように、換装ユニット２４は、ガイド機構Ｇを備えている。ガイド機構Ｇは、マザーボードＭＢ２の一方の面ＭＢ２ａと交差する方向Ｚに延びる一対の部材である。ガイド機構Ｇは、大電流マスタ７５のパワー基板８２の延在方向に沿った両端を摺動可能に保持する。大電流マスタ７５をマザーボードＭＢ２に装着する作業は、大電流マスタ７５をガイド機構Ｇに沿ってスロットＳＬ６に挿入することによって行われる。このとき、パワー基板８２の一端８２ａがマザーボードＭＢ２の一方の面ＭＢ２ａに対向した状態で、大電流マスタ７５はスロットＳＬ６に挿入される。そして、コネクタ８３及びコネクタ８４が、マザーボードＭＢ２のコネクタＣＮ６１及びコネクタＣＮ６２にそれぞれ嵌め合わされるまで、大電流マスタ７５をガイド機構Ｇに沿って挿入する。一方、大電流マスタ７５をマザーボードＭＢ２から取り外す作業は、大電流マスタ７５をガイド機構Ｇに沿ってスロットＳＬ６から抜き取ることによって行われる。

図１１は、各測定に用いられるユニットを示す図である。図１１には、パワー半導体テストシステム１で実施可能な静特性試験及び動特性試験の一部が示されている。図１１に示されるように、全ての測定には、統合コントローラ３１とトリガマトリクス２５とが用いられる。動特性試験の各測定には、統合コントローラ３１及びトリガマトリクス２５に加えて、テストヘッド１２、動特性測定回路１４、コンデンサバンク１５、駆動ドライバ１６、電流センサ１７、電圧センサ１８、インターセプタ２６、デジタイザ２７、チャージ電源３２、及び動特性コントローラ３３が用いられる。エミッタ−コレクタ間電圧Ｖｅｃの測定には、さらに大電流測定回路２３が用いられる。

一方、静特性試験では、測定ごとに用いられるユニットが異なる。例えば、コレクタ遮断電流Ｉｃｅｓの測定には、統合コントローラ３１及びトリガマトリクス２５に加えて、静特性測定回路２１及び高圧ユニット７１が用いられる。ゲート−エミッタ間閾値電圧Ｖｇｅ（ｔｈ）の測定には、統合コントローラ３１及びトリガマトリクス２５に加えて、静特性測定回路２１、ゲートサーボ２２、低圧ユニット７２、及び大電流ソースユニット７３が用いられる。ゲート−エミッタ間漏れ電流Ｉｇｅｓの測定には、統合コントローラ３１及びトリガマトリクス２５に加えて、静特性測定回路２１及び低圧ユニット７２が用いられる。コレクタ−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）の測定には、統合コントローラ３１及びトリガマトリクス２５に加えて、静特性測定回路２１、大電流測定回路２３、低圧ユニット７２、及び大電流ソースユニット７３が用いられる。

パワー半導体テストシステム１では、静特性試験の測定項目に応じて選択的に用いられる特定ユニット（高圧ユニット７１、低圧ユニット７２及び大電流ソースユニット７３）が換装ユニット２４に着脱可能とされている。このため、要求される静特性試験の測定項目に応じて、必要な特定ユニットを換装ユニット２４に装着し、不要な特定ユニットを換装ユニット２４から取り外すことができる。また、ゲートサーボ２２が静特性測定回路２１に着脱可能とされている。このため、要求される静特性試験の測定項目に応じて、ゲートサーボ２２を静特性測定回路２１に装着し、または、ゲートサーボ２２を静特性測定回路２１から取り外す。これにより、ユーザごとに要求される試験項目が異なる場合であっても、個別にパワー半導体テストシステム１を設計する必要がなく、特定ユニット及びゲートサーボ２２を着脱するだけの簡単な作業で、要求仕様に対応可能なパワー半導体テストシステム１を提供することが可能となる。

また、静特性試験の測定項目及びユーザの要求仕様に応じて、必要となる電流の大きさが異なる場合がある。測定項目が大電流ソースユニット７３を必要とする測定項目である場合、１台の大電流マスタ７５及び１台の大電流ブースター７６が、換装ユニット２４に装着されるが、１台の大電流ブースター７６によって供給可能な第１電流量が、測定に必要な電流量よりも小さい場合、さらに必要な数の大電流ブースター７６が、換装ユニット２４に装着される。これにより、要求される測定に必要な電流量に応じて、大電流ソースユニット７３を個別に設計する必要がなく、必要な数の大電流ブースター７６を装着するだけの簡単な作業で要求仕様に対応可能なパワー半導体テストシステム１を提供することが可能となる。

また、静特性試験の測定項目及びユーザの要求仕様に応じて、必要となる電圧の大きさが異なる場合がある。測定項目が高圧ユニット７１を必要とする測定項目である場合、測定に必要な電圧値に応じて、必要な数の高圧ユニット７１が換装ユニット２４に装着される。同様に、測定項目が低圧ユニット７２を必要とする測定項目である場合、測定に必要な電圧値に応じて、必要な数の低圧ユニット７２が換装ユニット２４に装着される。これにより、要求される測定に必要な電圧値に応じて、高圧ユニット７１及び低圧ユニット７２を個別に設計する必要がなく、必要な数の高圧ユニット７１及び低圧ユニット７２を装着するだけの簡単な作業で要求仕様に対応可能なパワー半導体テストシステム１を提供することが可能となる。

このように、要求仕様に応じて、必要なユニットが換装ユニット２４に装着され、不要なユニットは換装ユニット２４から取り外される。このとき、統合コントローラ３１では、換装ユニット２４に着脱されたユニットに応じて、ユニット定義ファイルが追加及び削除される。統合コントローラ３１は、ユニット定義ファイルに含まれるＩＰアドレスに、当該ユニット定義ファイルで指定されたユニットが存在しない場合には、システム構成エラーを検出する。これにより、統合コントローラ３１は、換装ユニット２４に装着されているユニットを認識することが可能となる。なお、大電流ソースユニット７３では、大電流マスタ７５にＩＰアドレスが割り当てられ、大電流ブースター７６にはＩＰアドレスは割り当てられなくてもよい。つまり、大電流ソースユニット７３全体で１つのＩＰアドレスが割り当てられてもよい。

また、複数の静特性ユニット及び複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、ＤＵＴ２の測定精度に及ぼす影響度が大きいほどＤＵＴ２に近い位置に配置されている。この場合、ＤＵＴ２の測定精度に及ぼす影響度が大きい信号を送受信するユニットが、ＤＵＴ２の近くに配置されることにより、ユニットとＤＵＴ２との間の配線の長さを短くすることができる。言い換えると、上記影響度が大きいほど、ユニットとＤＵＴ２との間の配線の長さが短くなるように、各ユニットは配置されている。このため、ＤＵＴ２の測定精度に及ぼす影響度が大きい信号を伝搬する配線のインダクタンス成分を低減することができ、ＤＵＴ２の測定精度を向上することが可能となる。

上記実施形態のパワー半導体テストシステム１では、複数の静特性ユニット及び複数の動特性ユニットの各ユニットが、管理レベルＬｖに応じて第１装置１０、第２装置２０及び第３装置３０に分配されている。つまり、各ユニットは筐体１９、筐体２８及び筐体３４のいずれかに収容される。また、管理レベルＬｖ１のユニットでは、ＤＵＴ２からの距離（ＤＵＴ２との配線長）は、例えば１０〜１００ｍｍ程度とされ、管理レベルＬｖ２のユニットでは、ＤＵＴ２からの距離（ＤＵＴ２との配線長）は、例えば１０〜１００ｃｍ程度とされ、管理レベルＬｖ３のユニットでは、ＤＵＴ２からの距離（ＤＵＴ２との配線長）は、例えば１０〜１００ｍ程度とされる。このため、第１装置１０、第２装置２０及び第３装置３０は、その順にＤＵＴ２から離れた位置に配置される。言い換えると、第２装置２０は、第１装置１０よりもＤＵＴ２から離れた位置に配置される。また、第３装置３０は、第２装置２０よりもＤＵＴ２から離れた位置に配置される。つまり、筐体１９、筐体２８及び筐体３４は、その順にＤＵＴ２から離れて配置される。

例えば、ＤＵＴ２の近傍に配置される筐体１９に全てのユニットを収容した場合、筐体１９が大型化し、パワー半導体テストシステム１を使用する際の配置が制限されてしまう。これに対し、ユニットが送受信する信号の、ＤＵＴ２の測定精度に及ぼす影響度に応じて、各ユニットを筐体１９、筐体２８及び筐体３４に分散して収容することにより、ＤＵＴ２の測定精度の低下を抑制しつつ、ＤＵＴ２の近傍に配置される筐体１９を小型化することが可能となる。

例えば、図１２に示されるように、ＤＵＴ２を搬送する一対のコンベア３の間に筐体１９（第１装置１０）を配置し、一対のコンベア及び第１装置１０によって形成される搬送ラインの近傍に筐体２８（第２装置２０）を配置し、搬送ラインから離れた位置に筐体３４（第３装置３０）を配置することができる。このように、ＤＵＴ２の搬送ライン上に小型化された第１装置１０を配置することにより、搬送ラインの上流に位置するコンベア３からパワー半導体テストシステム１へのＤＵＴ２の供給、及びパワー半導体テストシステム１から搬送ラインの下流に位置するコンベア３へのＤＵＴ２の排出において、ＤＵＴ２の移動距離を短くすることができる。つまり、第１装置１０が大型化すると、ＤＵＴ２の搬送間隔を大きくする必要があり、搬送ラインが大きくなるが、第１装置１０を小型化することにより、搬送間隔を短縮することができ、搬送ラインを小型化することが可能となる。このため、搬送ラインが大きくなることを回避するために、移載用のロボット等を設けることが不要となる。これにより、ＤＵＴ２の試験を効率化することが可能となる。このように、パワー半導体テストシステム１を使用する際の配置の自由度を向上することが可能となる。

また、インターセプタ２６が電流センサ１７及び電圧センサ１８の近傍に配置されることにより、電流センサ１７及び電圧センサ１８とインターセプタ２６との配線を短くすることができ、異常状態の検出精度を向上することが可能となる。また、動特性コントローラ３３と駆動ドライバ１６とが、インターセプタ２６を経由して光信号で接続されているので、動特性コントローラ３３がインターセプタ２６よりも遠くに配置されていても、高速制御が可能となる。さらに、デジタイザ２７が電流センサ１７及び電圧センサ１８の近傍に配置されることにより、電流センサ１７及び電圧センサ１８とデジタイザ２７との配線を短くすることができ、測定精度を向上することが可能となる。

また、複数の静特性ユニット（静特性測定回路２１、ゲートサーボ２２、大電流測定回路２３、トリガマトリクス２５、高圧ユニット７１、低圧ユニット７２及び大電流ソースユニット７３）は、筐体２８に収容されている。静特性試験では、動特性試験よりもインダクタンス成分の影響を受けにくいので、静特性ユニットを、ＤＵＴ２からある程度離れた位置に配置することができる。これにより、筐体１９に収容されるユニットの数を減らすことができる。その結果、ＤＵＴ２の測定精度を低下させることなく、筐体１９を小型化することが可能となる。

また、試験対象となるＤＵＴ２の種類に応じたＤＩＢ１１を用いることで、異なる種類のＤＵＴ２ごとに、パワー半導体テストシステム１を設計することが不要となる。つまり、パワー半導体テストシステム１のＤＩＢ１１を除く部分を、ＤＵＴ２の種類によらず、共通化することができる。

なお、本発明に係るパワー半導体テストシステムは上記実施形態に限定されない。例えば、ＤＵＴ２に含まれる半導体素子は、ＩＧＢＴに限られない。ＤＵＴ２に含まれる半導体素子は、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）及びダイオード等であってもよい。このようなＤＵＴ２であっても、ＤＩＢ１１のプローブ６２の数及び配置がＤＵＴ２の端子に応じて適切に設計されることにより、ＤＩＢ１１を除いてパワー半導体テストシステム１の設計を変更する必要はない。

また、静特性測定回路２１は、要求仕様に含まれる静特性試験の測定項目に応じて、設計変更されてもよい。また、大電流測定回路２３は、ＤＵＴ２に含まれる測定対象を選択する必要があるので、ＤＵＴ２の種類に応じたＤＵＴ２に含まれる測定対象となる素子の数等の違いをＤＩＢ１１によって吸収できない場合には、大電流測定回路２３の回路構成は、ＤＵＴ２に含まれる測定対象の素子の数等に応じて変更されてもよい。上述の構成であれば、顧客にテストシステムを供給する際に、換装ユニット２４に装着される特定ユニットを適宜変更し、静特性測定回路２１及び大電流測定回路２３の設計変更を行うことで顧客の要望に対応することが可能となる。換言すると、主に第２装置２０を変更することで顧客の要望に対応することができる。なお、第２装置２０以外については、例えば、統合コントローラ３１などのソフトウェアについて微修正で対応することができる。これにより、様々な要望を持つ顧客に対して、迅速にテストシステムを供給することが可能となるとともに、コストを低減することが可能となる。

また、換装ユニット２４に装着されるユニットは、プラグアンドプレイで認識されてもよい。この場合、統合コントローラ３１は、システム定義ファイルにより認識されたユニットと、プラグアンドプレイで認識されたユニットとが異なる場合、システム構成エラーを検出してもよい。

また、Ｐ出力端子ＴｐとＮ出力端子Ｔｎとは平行化されていてもよい。例えば、図１３に示されるように、Ｐ出力端子Ｔｐ及びＮ出力端子Ｔｎはそれぞれ、円筒部９１と、平板部９２と、を備えている。円筒部９１は、金属製のバスバーであって、円環状の電流センサ１７に挿通されている。円筒部９１の外径は、電流センサ１７の内径と同じか電流センサ１７の内径よりも僅かに小さい。このような形状とすることで、電流密度を低減しつつ、電流測定精度を向上している。円筒部９１は、端部９１ａ及び端部９１ｂを有する。端部９１ａは、円筒部９１の一端に位置し、半円筒状である。端部９１ａの円筒部９１の軸芯に沿った面９１ｃは、コンデンサバンク１５の基板５３の一方の面と接触を成す。Ｐ出力端子Ｔｐの面９１ｃは、基板５３の面５３ａと接触を成す。Ｎ出力端子Ｔｎの面９１ｃは、基板５３の面５３ａとは反対の面である面５３ｂと接触を成す。

端部９１ｂは、円筒部９１の他端に位置する。平板部９２は、端部９１ｂに電気的に接続されている。Ｐ出力端子Ｔｐの平板部９２とＮ出力端子Ｔｎの平板部９２とは、絶縁体を挟んだ平編導線によって形成された平行平板として構成されている。絶縁体は、例えば、絶縁紙または絶縁性熱収縮チューブである。この場合、Ｐ出力端子Ｔｐの平板部９２及びＮ出力端子Ｔｎの平板部９２は平行化され、Ｐ出力端子Ｔｐの平板部９２とＮ出力端子Ｔｎの平板部９２とには逆方向の電流が流れるので、Ｐ出力端子Ｔｐ及びＮ出力端子Ｔｎのインダクタンスを低減することができる。その結果、動特性試験の測定精度を向上することが可能となる。さらに、平板部９２の可撓性を実現することもできる。

さらに、Ｐ出力端子Ｔｐとコンデンサバンク１５との接続パターン及びＮ出力端子Ｔｎとコンデンサバンク１５との接続パターンが、平行化されてもよい。図１４は、コンデンサバンク１５の一例を概略的に示す図であり、図１４の（ａ）はコンデンサバンク１５の一断面図、図１４の（ｂ）は図１４の（ａ）のＸＩＶｂ−ＸＩＶｂ線に沿っての端面図である。図１４に示されるように、コンデンサバンク１５は、複数のコンデンサ５１と、メインスイッチ部５２と、基板５３と、を備えている。基板５３は、多層のプリント基板である。図１４に示される例では、基板５３は、４層のプリント基板である。基板５３は、面５３ａと、面５３ａと反対側の面である面５３ｂと、を有している。基板５３は、板状の絶縁体であるベース５４を備え、配線層として、第１層５５、第２層５６、第３層５７及び第４層５８を有している。第１層５５、第２層５６、第３層５７及び第４層５８は、銅箔等の導電性材料によって構成されている。第１層５５、第２層５６、第３層５７及び第４層５８にはそれぞれ、配線パターンが形成されている。

ベース５４は、面５４ａと、面５４ａと反対側の面である面５４ｂと、を有している。第１層５５は、面５４ａ上に設けられている。第２層５６及び第３層５７は、ベース５４の内部に設けられている。第２層５６には、コンデンサ５１の＋端子、メインスイッチ部５２、及びＰ出力端子Ｔｐが電気的に接続され、第２層５６の配線はＰ出力配線を成している。第３層５７には、コンデンサ５１の−端子、及びＮ出力端子Ｔｎが電気的に接続され、第３層５７の配線はＮ出力配線を成している。第４層５８は、面５４ｂ上に設けられている。面５３ａは、第１層５５が設けられた面５４ａに相当し、面５３ｂは、第４層５８が設けられた面５４ｂに相当する。

基板５３の端部５３ｃにおいて、基板５３を挟むようにＰ出力端子Ｔｐの端部９１ａ及びＮ出力端子Ｔｎの端部９１ａが配置される。第１層５５は、端部５３ｃにおいて、Ｐ出力端子Ｔｐの端部９１ａを電気的に接続するための接続パターン５５ａを有している。第４層５８は、端部５３ｃにおいて、Ｎ出力端子Ｔｎの端部９１ａを電気的に接続するための接続パターン５８ａを有している。接続パターン５５ａと接続パターン５８ａとは、平行に配置されている。

ベース５４には、ＩＶＨ（Interstitial Via Hole）５９が設けられている。ＩＶＨ５９は、ベース５４を貫通していない穴の壁面に導電性材料が設けられることによって、基板５３の層間を電気的に接続する構造である。ＩＶＨ５９は、ＩＶＨ５９ａ及びＩＶＨ５９ｂを含む。ＩＶＨ５９ａは、面５４ａからベース５４の内部に向かって延び、第１層５５の接続パターン５５ａと第２層５６とを電気的に接続している。ＩＶＨ５９ｂは、面５４ｂからベース５４の内部に向かって延び、第３層５７と第４層５８の接続パターン５８ａとを電気的に接続している。

図１５に示されるように、ＩＶＨではなく、通常のスルーホールビア１５９を用いた場合には、端部５３ｃにベース５４を貫通する孔が設けられる。このスルーホールビア１５９の周囲では電位差が大きくなるので、スルーホールビア１５９から絶縁間隔をとって配線パターンを設ける必要がある。このため、スルーホールビア１５９の周囲に配線パターンを設けることができないので、基板５３の端部５３ｃにおいて、接続パターン５５ａと接続パターン５８ａとを十分に平行化することはできず、その分インダクタンスが増加する。

このように、ＩＶＨ５９を用いることによって、基板５３の端部５３ｃにおいても、接続パターン５５ａと接続パターン５８ａとを平行に配置できる。このため、接続パターン５５ａを含むＰ出力配線と、接続パターン５８ａを含むＮ出力配線と、のインダクタンスをさらに低減することができる。その結果、動特性試験の測定精度をさらに向上することが可能となる。

また、第２層５６及び第３層５７の厚さは、第１層５５及び第４層５８の厚さよりも大きくしてもよい。この場合、第２層５６及び第３層５７に流れる電流を増加させることができる。第２層５６と第３層５７との間隔は、第１層５５と第２層５６との間隔、及び第３層５７と第４層５８との間隔よりも小さくしてもよい。この場合、Ｐ出力配線とＮ出力配線とのインダクタンスをさらに低減することができ、動特性試験の測定精度をさらに向上することが可能となる。

１…パワー半導体テストシステム（テストシステム）、２…ＤＵＴ（被試験デバイス）、１０…第１装置、１１…ＤＩＢ（インターフェース基板）、１２…テストヘッド、１４…動特性測定回路（動特性ユニット）、１５…コンデンサバンク（動特性ユニット）、１６…駆動ドライバ（動特性ユニット）、１７…電流センサ（動特性ユニット）、１８…電圧センサ（動特性ユニット）、１９…筐体（第１筐体）、２０…第２装置、２１…静特性測定回路（静特性ユニット）、２２…ゲートサーボ（静特性ユニット）、２３…大電流測定回路（静特性ユニット）、２４…換装ユニット（静特性ユニット）、２５…トリガマトリクス、２８…筐体（第２筐体）、２６…インターセプタ（動特性ユニット）、２７…デジタイザ（動特性ユニット）、３０…第３装置、３１…統合コントローラ、３２…チャージ電源（動特性ユニット）、３３…動特性コントローラ（動特性ユニット）、３４，３４ａ，３４ｂ…筐体（第３筐体）、６２，６２ｐ，６２ｎ，６２ｏ，６２ｇ…プローブ、７１…高圧ユニット（静特性ユニット、特定ユニット、第１電圧ユニット）、７２…低圧ユニット（静特性ユニット、特定ユニット、第２電圧ユニット）、７３…大電流ソースユニット（静特性ユニット、特定ユニット、電流ソースユニット）、７５…大電流マスタ、７６…大電流ブースター（電流ソースサブユニット）。

Claims (10)

1. 被試験デバイスの静特性試験を含む試験を実施するテストシステムであって、
   静特性試験の測定に用いられる複数の静特性ユニットと、
   前記複数の静特性ユニットのうち、測定項目に応じて、選択的に用いられる特定ユニットを着脱可能に構成された換装ユニットと、
   を備える、テストシステム。
2. 前記特定ユニットは、
   前記被試験デバイスに第１電圧を印加するための第１電圧ユニットと、
   前記被試験デバイスに第１電圧よりも小さい第２電圧を印加するための第２電圧ユニットと、
   前記被試験デバイスに電流を供給するための電流ソースユニットと、
   を含み、
   前記第１電圧ユニット、前記第２電圧ユニット、及び前記電流ソースユニットは、要求される測定項目に応じて、前記換装ユニットに装着される、請求項１に記載のテストシステム。
3. 前記電流ソースユニットは、前記被試験デバイスに第１電流量の電流を供給する複数の電流ソースサブユニットを含み、
   前記測定項目が前記電流ソースユニットを必要とする測定項目である場合、当該測定項目に必要な電流量に応じて、前記複数の電流ソースサブユニットのうち必要な数の電流ソースサブユニットが、前記換装ユニットに装着される、請求項２に記載のテストシステム。
4. 前記被試験デバイスの動特性試験を行うための複数の動特性ユニットをさらに備える、請求項１〜請求項３のいずれか一項に記載のテストシステム。
5. 前記複数の静特性ユニット及び前記複数の動特性ユニットの各ユニットは、当該ユニットが送受信する信号の、前記被試験デバイスの測定精度に及ぼす影響度が大きいほど前記被試験デバイスに近い位置に配置される、請求項４に記載のテストシステム。
6. 第１筐体、第２筐体及び第３筐体をさらに備え、
   前記第１筐体、前記第２筐体及び前記第３筐体は、その順に前記被試験デバイスから離れた位置に配置され、
   前記各ユニットは、前記影響度に応じて、前記第１筐体、前記第２筐体及び前記第３筐体のいずれかに収容される、請求項５に記載のテストシステム。
7. 前記複数の静特性ユニットは、前記第２筐体に収容される、請求項６に記載のテストシステム。
8. 前記複数の動特性ユニットは、
   前記動特性試験を行うための動特性測定回路と、
   前記動特性試験の予め定められた測定パターンに応じて、前記動特性測定回路及び前記被試験デバイスを制御する動特性コントローラと、
   前記動特性試験において異常状態を検出した場合に、前記動特性測定回路及び前記被試験デバイスを制御するインターセプタと、
   を備え、
   前記インターセプタは、前記動特性コントローラよりも前記被試験デバイスに近い位置に配置される、請求項４〜請求項７のいずれか一項に記載のテストシステム。
9. 前記被試験デバイスの種類に応じた物理的な差異を吸収するためのインターフェース基板をさらに備え、
   前記インターフェース基板は、前記被試験デバイスの電極と電気的に接続されるプローブを備え、
   前記プローブの数及び配置は、前記被試験デバイスの種類に応じて定められる、請求項１〜請求項８のいずれか一項に記載のテストシステム。
10. 前記被試験デバイスは、パワー半導体モジュールである、請求項１〜請求項９のいずれか一項に記載のテストシステム。

Images