JP5413349B2 - 半導体試験装置および半導体試験回路の接続装置 - Google Patents

Description

本発明は、半導体装置の各種試験を統合して行うことを可能とする半導体試験装置および半導体試験回路の接続装置に関し、とくにパワー半導体モジュールの試験方法の合理化、試験条件（波形）の改善、およびそのために改良された半導体試験装置に関するものである。

ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等に代表されるパワー半導体製品の出荷試験および製造工程内での各種試験は、熱抵抗試験、ＤＣ特性試験、およびＡＣ特性試験に大別される。これらの試験では、通常それぞれ使用する試験回路が異なるため、独立した半導体試験装置が用いられている。

パワー半導体製品の熱抵抗試験とは、パッケージの放熱特性を測定し、その品質を保証するための試験である。また、ＤＣ特性試験では、半導体素子のリーク電流やオン電圧等の静特性が測定される。ここでＤＣ特性試験は、ＤＣパラメータ特性試験、静特性試験、またはＤＣ特性を構成する特性名を用いて、例えば降伏電圧、漏れ電流、順方向電圧試験、ゲートしきい値電圧試験等と称する場合もある。半導体素子のＤＣ特性試験のためには、これらのＤＣ特性を一括して試験可能なＤＣ試験機、あるいは熱抵抗試験機能をも兼ねたＤＣ／熱抵抗試験機も存在し、これらの試験機のいずれかを用いて出荷試験や工程内の試験を行うのが通例である。

一方、パワー半導体製品のＡＣ特性試験とは、半導体素子のスイッチング動作時におけるフォールタイム、あるいはそこに内蔵された高速ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）の逆回復時間等に代表されるスイッチング特性等を測定し、その品質を保証するための試験である。ＡＣ特性試験についても、動特性試験、あるいは個別のＡＣ特性を測定するための試験名で呼ばれることがある。例えば、スイッチング特性試験、負荷短絡試験、短絡時安全動作領域（ＳＣＳＯＡ：Ｓｈｏｒｔ Ｃｉｒｃｕｉｔ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ Ａｒｅａ）試験、逆バイアス安全動作領域（ＲＢＳＯＡ：Ｒｅｖｅｒｓｅ Ｂｉａｓ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ Ａｒｅａ）試験、アバランシェ試験、逆回復特性試験等といった具合である。これらのＡＣ特性試験のうち、スイッチング試験（ターンオフ試験、逆バイアス安全動作領域試験）とＦＷＤの逆回復特性試験については、原理的に共通する試験回路で実施することが可能であって、一般に両者の試験には統合試験装置が用いられる。しかし、負荷短絡試験やＳＣＳＯＡ試験については、スイッチング試験回路とは異なる回路を必要とするため、独立した負荷短絡試験機を用いて行われている。

このように、一般にパワー半導体製品の出荷に際して、ＤＣ試験機、熱抵抗試験機（あるいは、ＤＣ／熱抵抗統合試験機）、スイッチング試験機、負荷短絡試験機の４台程度の試験機を用いて試験が行うのが一般的である。

以下、図１７ないし図２２によって、それぞれ従来のパワー半導体モジュール用の試験機の概要を説明する。
図１７は、従来のスイッチング試験のための試験回路の構成を示す回路図である。ここでは、３相交流用の電動機を駆動する際に用いられる６ｉｎ１モジュールのスイッチング試験に用いられる試験回路を示している。図１８は、図１７の試験回路に供給される測定信号の一例を示すタイミングチャートである。なお、従来の被試験デバイスの試験手順については、特許文献１にも示されている。

この試験回路では、被試験デバイス（ＤＵＴ：Ｄｅｖｉｃｅ−Ｕｎｄｅｒ−Ｔｅｓｔ）として、例えば６個のＩＧＢＴからなる６ｉｎ１タイプのＩＧＢＴモジュール１を試験することができる。このＩＧＢＴモジュール１のＰ端子とＮ端子の間には、保護用のスイッチ回路２を介してＤＣ電源３が接続される。また、電源部となるＤＣ電源３から規定の電流を通電するうえで十分な電荷を供給するために、通常、ＤＣ電源３と並列に大きめの容量を有する電解コンデンサ４が接続される。スイッチ回路２のＩＧＢＴおよび各相Ｕ〜ＺのＩＧＢＴのゲートおよび補助エミッタ端子（ゲートドライブ用のエミッタ端子）には、個別にゲート・ドライブ・ユニット５１が接続されている。ＩＧＢＴモジュール１の出力用のＵ端子、Ｖ端子、およびＷ端子には、負荷としてインダクタ６がＹ結線で接続されている。

図１８に示すタイミングチャートでは、各相に２パルスのゲート信号が連続して印加されている。これは、ＩＧＢＴのターンオフ時にターンオフ特性（スイッチング特性）やＲＢＳＯＡ試験を行い、ターンオン時にＩＧＢＴのターンオン特性試験を行うと同時に、対向アームのＦＷＤ（例えば、Ｕ相スイッチング時はＸ相のＦＷＤ）について逆回復特性試験を行うためである。なお、ターンオフ時に回路のインダクタンスにより発生するサージ電圧がＤＵＴの耐圧を超える場合には、必要に応じてスナバ回路をＰ端子とＮ端子間か、被試験相ＩＧＢＴのコレクタ-エミッタ間に接続することでサージ電圧の抑制を図る場合がある（非特許文献１参照）。

また、図１７では出力端子に負荷であるインダクタ６をＹ結線で接続しているが、デルタ結線で接続してもよい。また、スイッチング試験および逆回復特性試験は、チョッパ回路を用いても可能である。上下２個組み（例えば、図１７のＤＵＴではＵ−Ｘ相、Ｖ−Ｙ相、およびＷ−Ｚ相の組み合わせ）のＩＧＢＴの組み合わせにおいて、スイッチング試験を行う相の対向アーム側ＩＧＢＴ（例えば、Ｘ相ＩＧＢＴのスイッチング試験を行う場合、その対向アームはＵ相）のコレクタ−エミッタ間に負荷インダクタ６を接続したうえで、スイッチング試験を行う相（ここではＸ相とする）のＩＧＢＴのゲート電極にオンパルス（ＮチャネルＩＧＢＴの場合、一般的に＋１５Ｖ）を印加し、規定電流に到達したらゲートパルスを０Ｖ以下とし、電流を遮断する。ここでＸ相ＩＧＢＴのターンオフ特性やＲＢＳＯＡ試験を行う。つぎに、先にＸ相ＩＧＢＴが遮断した電流が、負荷インダクタ６と対向アーム（Ｕ相）ＦＷＤの回路を還流している間に、再度Ｘ相ＩＧＢＴのゲート電極にオンパルスを印加するとＩＧＢＴはターンオンするが、このときに、Ｘ相ＩＧＢＴのターンオン特性や、対向アームであるＵ相ＦＷＤの逆回復特性を試験する（非特許文献２参照）。

図１９は、従来の負荷短絡試験のための試験回路の構成を示す回路図である。図２０は、図１９の試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。ここで、負荷短絡試験とは、ＤＣ電源に直接（負荷なしで）ＩＧＢＴ、パワーＭＯＳＦＥＴ等のＤＵＴを接続した状態で、ＤＵＴに規定の期間オン信号を与え、その間にＤＵＴの破壊有無を確認する試験である（非特許文献３参照）。

図１９の試験回路では、ＩＧＢＴモジュール１に含まれる被試験相のＩＧＢＴに電源を直接接続するための、切り替えスイッチＳＷ１〜ＳＷ５を備えている。ここでは、スイッチＳＷ１〜ＳＷ５を規定の手順で切り替えを行って、被試験相のＩＧＢＴのゲートに規定の期間だけオンパルスを供給する。これにより、ＩＧＢＴモジュール１のコレクタ−エミッタ電極間に１００Ａ〜１０，０００Ａ以上の大電流が数μｓ〜数１０μｓの時間だけ通電される。

負荷短絡試験においては、一般に大電流をＩＧＢＴモジュール１に短期間だけ流すことで、電流変化が発生している間、試験回路のインダクタンスによりＤＵＴのコレクタ−エミッタ電極間、またはゲート−エミッタ電極間の電圧が大きく影響を受ける。このため、ＤＵＴのスイッチングスピードや、印加したいエネルギー等に応じて、ＤＣ電源となる電解コンデンサ４からＤＵＴのコレクタ−エミッタ電極間を接続する配線、および図１９の各出力端子を互いに短絡させる配線等、その主回路配線を極めて短く構成する必要がある。例えば３０００Ａ以上の短絡電流が流れるＩＧＢＴモジュール１の場合は５０ｎＨ以下、１０００Ａ以上では１００ｎＨ以下、５００Ａ以下なら２００ｎＨ以下まで低減することが好ましい。また、特に要求がある場合は、試験電流値やターンオフ時間を測定し、規格値と照合して合否判定する場合もある。

ところが、従来の試験回路において、スイッチＳＷ１〜ＳＷ５には大電流通電が可能なものを選択し、かつ短い配線によりそれらを接続する必要がある。そのため、このスイッチ機構によって試験装置のスペースの多くが占められることになれば、図１７のスイッチング試験回路に要求される構成部品、例えばインダクタ等の配置が困難になる。そこで、負荷短絡試験とスイッチング試験とは、それぞれで独立した試験機を使用するのが一般的であった。

また、ここでも図１７のスイッチング試験回路と同様に、ＤＣ電源３と並列に電解コンデンサ４を配置し、あるいはサージ電圧抑制が必要なケースではスナバ回路が接続される。

図２１は、従来のＤＣ特性試験装置の試験回路の一例を示す回路図である。
ＤＣ試験機７本体には、ＤＣ電源、定電流源、測定回路、およびそれらの切替スイッチ等が内蔵されていて、各種のＤＣ特性を測定することができる。１個のＤＵＴパッケージ内に複数のＩＧＢＴやＦＷＤが内蔵されたタイプ、例えばＩＧＢＴモジュール１のＤＣ特性試験では、ＤＣ試験機７とＩＧＢＴモジュール１の中間に切替機８（スキャナともいう。）を入れるのが一般的である。切替機８は複数のスイッチを内蔵した装置であり、測定する相のＩＧＢＴおよびＦＷＤの各端子を、ＤＣ試験機７の入力端子に自動接続する機能を有するものである。なお、ＤＵＴが半導体素子１個組みの１ｉｎ１モジュールの場合には、各端子をＤＣ試験機７のそれぞれ対応した入力端子に直接接続して、ＤＣ特性を測定してもよい。

ここで、ＤＣ試験機７の入力端子は、ＤＵＴの端子名に対応してゲート端子Ｇ、コレクタ端子Ｃおよびエミッタ端子Ｅの３端子、またはゲート端子Ｇ、コレクタ端子Ｃ、および主回路用のエミッタ端子Ｅ１、ゲートドライブ用の補助エミッタ端子Ｅ２の４端子のものがある。測定精度を高める必要がある場合には、ケルビン接続を用いる。その場合、切替機８とそれぞれの端子との間は、フォースライン（Ｆ）、センスライン（Ｓ）の２本分ずつで接続される。なお、熱抵抗試験についても、ＤＣ試験機７、切替機８の構成はＤＣ特性試験装置の場合と同様である。

上述した従来の試験回路の構成のうち図１７等に示すスイッチング試験においては、ＤＵＴに電解コンデンサや、スナバ回路、試験インダクタ等を接続する必要があることから、それらが図２１に示すＤＣ特性の測定に影響を及ぼすため、同じコンタクト装置を用いることができない。そのため、スイッチング試験とＤＣ特性試験、熱抵抗試験については、それぞれ独立した試験機およびコンタクト手段で行う必要があった。

図２２は、図１７および図１９の試験回路における回路配線構造を示す平面図である。なお、ＩＧＢＴモジュールの出力端子Ｕ，Ｖ，Ｗに接続される負荷インダクタや短絡
試験用切替えスイッチＳＷ１〜ＳＷ５は図示していない。

図２２には、図１７の破線１０ａで囲んだ回路配線部分に対応する銅パターンによって構成された回路配線構造が示されている。銅厚板１１は正電極側の銅パターンを構成するもので、ＤＣ電源３と保護用のスイッチ回路２の間に配置される。この銅厚板１１の端子部１１ａには、一端がＤＣ電源３の＋側の間と接続されたワイヤ銅線３ａの他端が電解コンデンサの正電極端子部でねじ止めされている。スイッチ回路２は例えばＩＧＢＴにより構成され、ゲート端子Ｇ、主回路用のエミッタ端子Ｅ１、ゲートドライブ用の補助エミッタ端子Ｅ２、およびコレクタ端子Ｃを備えている。銅バー１２は、銅厚板１１とスイッチ回路２の間を接続するもので、一端が端子部１１ｄに、他端がスイッチ回路２のコレクタ端子Ｃにねじ止めされる。

ゲート・ドライブ・ユニット５２は、スイッチ回路２のゲート端子Ｇおよび補助エミッタ端子Ｅ２とワイヤ接続され、さらに制御部５にも接続されている。スイッチ回路２のエミッタ端子Ｅ１は、銅バー１３によりＩＧＢＴモジュール１のＰ端子用のコンタクト部１Ｐとねじ止めにより接続される。ＩＧＢＴモジュール１のＮ端子用のコンタクト部１Ｎには、負電極側の銅パターンを構成する銅厚板１５の端子部１５ｄとの間で銅バー１４がそれぞれねじ止めにより接続される。銅厚板１５は、図示しない絶縁体を介して銅厚板１１とほぼ重ねた状態に配置され、その端子部１５ｃには、一端がＤＣ電源３の−側の間と接続されたワイヤ銅線３ｂの他端が電解コンデンサの負電極端子部でねじ止めされる。なお、端子部１１ａ，１５ａ、端子部１１ｂ，１５ｂおよび端子部１１ｃ，１５ｃによって、２枚の銅厚板１，１５に図１７等に示す電解コンデンサ４を接続する。図１７に示されている電解コンデンサは３個並列接続仕様であるが、特に３個に制限されるものではなく、試験電流、電圧、回路インダクタンスにより決まる、試験に必要な電荷量に応じ、並列・直列接続個数は決定される。

また、ＩＧＢＴモジュール１のコンタクト部１Ｐ，１Ｎに接続される銅バー１３，１４の中間の位置には、スナバ回路９やサージ電圧保護用のダイオード２ｄが配置される。これらは、銅バー１３ａ，１３ｂおよび銅バー１４ａ，１４ｂを介してそれぞれ銅バー１３，１４にねじ止めにより接続される。

なお、銅厚板１１と銅バー１２、銅厚板１５と銅バー１４、銅バー１３と１３ａと１３ｂはネジ止めで接続せず、それぞれ一体型（一枚の銅板）に構成してもよい。

特開２００９−２２９２５９号公報

富士電機システムズ株式会社、"富士ＩＧＢＴ モジュール アプリケーション マニュアル"、ｐ．５−８〜５−１４、［ｏｎｌｉｎｅ］、２０１０年２月、［平成２２年９月１７日検索］、インターネットＵＲＬ：http://www.fujielectric.co.jp/products/semiconductor/technical/application/index.html 富士電機システムズ株式会社、"富士ＩＧＢＴ モジュール アプリケーション マニュアル"、ｐ．２−５〜２−６、［ｏｎｌｉｎｅ］、２０１０年２月、［平成２２年９月１７日検索］、インターネットＵＲＬ：http://www.fujielectric.co.jp/products/semiconductor/technical/application/index.html 富士電機システムズ株式会社、"富士ＩＧＢＴ モジュール アプリケーション マニュアル"、ｐ．５−２、［ｏｎｌｉｎｅ］、２０１０年２月、［平成２２年９月１７日検索］、インターネットＵＲＬ：http://www.fujielectric.co.jp/products/semiconductor/technical/application/index.html 富士電機デバイステクノロジー株式会社、"富士ＩＰＭ アプリケーション マニュアル（ｐ．４−１〜４−７）、［ｏｎｌｉｎｅ］、２００４年２月、［平成２２年９月１７日検索］、インターネットＵＲＬ：http://www.fujielectric.co.jp/products/semiconductor/technical/application/index.html

図２２に示す配線方法は、変更が容易で、様々なＤＵＴに対応が可能である。すなわち、複数のパターン形状を有する銅厚板１１，１５、銅バー１２〜１４等の配線部材を準備するだけで、比較的自由度の高い試験回路を構成できるという利点があった。

しかし、その反面で、試験回路全体の配線が長くなることから、ＤＵＴのターンオフ時の配線インダクタンスに起因した電圧サージ（過電圧）が発生しやすい。また、ターンオン時の電流が試験電圧と配線インダクタンスに制限されながら上昇し、電流変化率（ｄｉ／ｄｔ）が緩くなる。そのため、ライズタイム（Ｒａｉｓｅ ｔｉｍｅ：ｔｒ）等の特性測定が困難になり、あるいはＦＷＤ逆回復試験における印加ストレスが不足するといった問題が発生する。もっとも、これらの問題に対しては、従来から、ターンオフ時の電圧サージを吸収する目的でスナバ回路（非特許文献１参照）が接続されていた。また、ターンオン時のｄｉ／ｄｔを急峻化するため、ＤＵＴのＰ端子、Ｎ端子間の近い位置に比較的大きなコンデンサを接続する等の手法も採用されていた。

ところが、同じＡＣ特性試験であっても、試験回路の浮遊インダクタンスを低減するためには、負荷インダクタンスやその切り替え用スイッチ、各端子短絡用切り替えスイッチや電解コンデンサ、スナバ回路は、全てＤＵＴの直近に配置する必要がある。浮遊インダクタンスは、試験中のサージ電圧発生や、試験条件の一つである電流変化率（ｄｉ／ｄｔ）が緩くなる原因となり、また、電圧・電流が発振してＤＵＴを破壊させる等の問題を発生させるからである。

しかしながら、こうした対処方法には、それぞれ部品点数が増えること、ＤＵＴを流れる電流のみを測定するために、スナバ回路に流れる電流をキャンセルする必要があって、電流測定が複雑化する等の問題があった。しかも、ＤＵＴが破壊した場合、そのＰ，Ｎコンタクト部に接続されたコンデンサからは、そこに蓄積された電荷全てがＤＵＴに流れる。そのため、直近に配置されたコンデンサ容量が大きい場合に、ＤＵＴが破壊した際の爆裂音が大きくなり、ＤＵＴだけでなく、周辺回路部での破壊状況も著しくなるという問題があった。そこで、小容量帯のＩＧＢＴをＤＵＴとする限られた半導体試験装置を除けば、従来から図１７等のスイッチング試験と図１９等の負荷短絡試験とは、それぞれ独立の試験機によって実施されていた。

このように、ＡＣ特性試験（スイッチング試験）、ＡＣ特性試験（負荷短絡試験）、熱抵抗試験およびＤＣ特性試験を順次に実施する場合、従来、それぞれに独立の試験機および試験コンタクト装置が必要となり、また各試験機においても構成部品や測定回路の共通化ができなかった。そのため、半導体試験装置を導入する際の初期投資額、すなわち設備コストが高くなる。また、複数の試験コンタクト装置にＤＵＴをロード、アンロードし、しかも機械的スイッチの切替時間が必要となるために試験効率が低下し、かつ試験実施のための人件費も高くなる。さらには、ＤＵＴを半導体試験装置まで搬送する際の搬送手段も複雑かつ高価なものとなる等の問題があった。

本発明はこのような点に鑑みてなされたものであり、試験コンタクト装置の台数を削減でき、試験機の構成部品や測定回路の共通化を可能にして設備コストの低減が可能な半導体試験装置および半導体試験回路の接続装置を提供することを目的とする。

本発明によれば、パワー半導体デバイスを被試験デバイスとしてそのＡＣ試験、ＤＣ試験、および熱抵抗試験を順次に行うための半導体試験装置において、前記被試験デバイスを所定の位置に固定する保持手段と、前記被試験デバイスに試験信号を生成して試験結果を確定する複数の試験手段と、前記複数の試験手段を切替えて前記保持手段に固定された前記被試験デバイスの所定電極と電気的に接続する接続手段と、を備え、前記接続手段は、前記被試験デバイスの外部端子に対応した電極を一方面側に備え、前記試験手段との接続用端子を他方面側に備えた中間電極板であって、前記中間電極板の前記接続用端子は、前記複数の試験手段と電気的に接続または開放可能に構成されていることを特徴とした半導体試験装置が提供できる。

また、本発明によれば、半導体試験回路で生成された試験信号を被試験デバイスであるパワー半導体デバイスに供給してＡＣ試験を行う半導体試験回路の接続装置において、前記パワー半導体デバイスと前記半導体試験回路の正、負の電源とを接続するコンタクト電極として、絶縁シートを介して互いに平行、かつ近接して配置された平行平板電極を備えていることを特徴とする半導体試験回路の接続装置が提供される。

本発明の半導体試験装置および半導体試験回路の接続装置によれば、各試験機能が統合されることで試験コンタクト装置の台数が削減できる。また、設備コスト等の初期投資および人件費の削減が可能となる。さらに、試験機の構成部品や測定回路の共通化が可能となり、設備コストの低減が可能となる。

負荷短絡試験を高速で行うための試験回路の構成を示す回路図である。 図１の試験回路に供給される測定信号の一例を示すタイミングチャートである。 スイッチング試験および負荷短絡試験を統合して実施するための統合試験回路の構成を示す回路図である。 図３の統合試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。 ＤＣ特性試験およびＡＣ特性試験を統合して実施するための試験回路の構成を示す回路図である。 図５の試験回路を実現するためのＤＣ／ＡＣ統合試験機の構造を示す側面図である。 平行平板配線によるＡＣ試験回路部を示す平面図である。 図７のＩ−Ｉ断面に沿ってコンタクト構造を示す側断面図である。 図６のＤＣ／ＡＣ統合試験機で使用される中間電極板の詳細構成を示す平面図である。 図５の試験回路における負荷短絡試験に用いられる出力端子の短絡用スイッチの一例を示す側面図である。 図１０の短絡用スイッチとは別の出力端子間の短絡バーを示す斜視図である。 逆回復試験における電流電圧波形を平行平板回路（図７）と図２２の銅バー接続時のものとで比較して示す図である。 ターンオフ試験における電流電圧波形を平行平板回路（図７）と図２２の銅バー接続時のものとで比較して示す図である。 平行平板配線によるＡＣ試験回路の構成を示す側断面図である。 図１４の試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。 ２ｉｎ１タイプのＩＧＢＴモジュールの試験に図１４の試験回路を応用する場合の試験回路の構成を示す回路図である。 従来のスイッチング試験のための試験回路の構成を示す回路図である。 図１７の試験回路に供給される測定信号の一例を示すタイミングチャートである。 従来の負荷短絡試験のための試験回路の構成を示す回路図である。 図１９の試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。 従来のＤＣ特性試験装置の試験回路の一例を示す回路図である。 図１７および図１９の試験回路における回路配線構造を示す平面図である。

以下、図面を参照してこの発明の実施の形態について説明する。
（実施の形態１）
最初に、ＩＧＢＴモジュールのＡＣ特性試験のひとつである負荷短絡試験の高速化について説明する。図１は、負荷短絡試験を高速で行うための試験回路の構成を示す回路図である。

この試験回路では、３相交流用の電動機を駆動する際に用いられる６ｉｎ１タイプのＩＧＢＴモジュール１をＤＵＴとして接続している。すなわち、ＩＧＢＴモジュール１のＰ端子をＤＣ電源の（＋）側に、Ｎ端子を（−）側に接続し、各出力端子（Ｕ，Ｖ，Ｗ）はＩＧＢＴモジュール１の直近位置で互いに短絡させている。このＩＧＢＴモジュール１のＰ端子とＮ端子の間には、保護用のスイッチ回路２を介してＤＣ電源３が接続される。また、電源部から規定の電流を通電できるだけの電荷を供給するために、通常、ＤＣ電源３と並列に大きめの容量を有する電解コンデンサ４を接続している。

また、ＩＧＢＴモジュール１の各ＩＧＢＴは、それぞれＸ，Ｙ，Ｚ相およびＵ，Ｖ，Ｗ相のゲート端子および補助エミッタ端子（ゲートドライブ用のエミッタ端子）に個別のゲート・ドライブ・ユニット５１が接続されている。さらに、スイッチ回路２のゲート端子および補助エミッタ端子には、別のゲート・ドライブ・ユニット５２が接続されている。

スナバ回路９は、サージ電圧抑制を主な目的として、ＩＧＢＴモジュール１のＰ端子とＮ端子との間に接続されている。このスナバ回路９は、被試験相（ＩＧＢＴ）のコレクタ−エミッタ電極間に接続する場合もある（非特許文献１参照）。

この状態で、ゲートドライブ信号の制御のみで、順次各相の負荷短絡試験が行われる。そのため、機械的スイッチの切り替えが不要となり、高速（短時間）で負荷短絡試験が可能となる。

つぎに、具体的な負荷短絡試験の手順について、図２のタイミングチャートによって説明する。図２は、図１の試験回路に供給される測定信号の一例を示すタイミングチャートである。

ＩＧＢＴモジュール１のＵ相のＩＧＢＴを試験する際は、その対向アームであるＸ，Ｙ，Ｚ相のＩＧＢＴのうち、複数（２または３個）のＩＧＢＴを予めオン状態にしておき、この状態で規定時間、Ｕ相のＩＧＢＴのゲート端子にオン信号を印加する。引き続き、Ｖ相、Ｚ相もＵ相と同様に試験を行う。

つぎに、Ｘ相を試験する際は、その対向アームであるＵ，Ｖ，Ｗ相のＩＧＢＴのうち、複数（２または３個）のＩＧＢＴを予めオン状態にしておき、この状態で規定時間、Ｘ相のＩＧＢＴのゲート端子にオン信号を印加する。ＩＧＢＴモジュール１のＹ相、Ｚ相についても、Ｘ相と同様にして負荷短絡試験が実施できる。

以上、図１に示す試験回路では、機械的スイッチの切り替えをなんら行うことなしに、６相のＩＧＢＴ全ての負荷短絡試験を行うことができる。したがって、このような負荷短絡試験方法には、従来の機械的スイッチの入り切りによって、その試験相を確定してから行う従来方法に比較して、１個のＩＧＢＴモジュール１に内蔵されるトランジスタ数が多くても切り替え時間がかからないという効果がある。

なお、保護用スイッチの短絡電流は、測定用ＤＵＴの短絡電流より十分大きな定格のものを選定する必要がある。
（実施の形態２）
つぎに、別のＡＣ特性試験であるスイッチング試験を負荷短絡試験と統合して実施する試験回路について説明する。

図３は、スイッチング試験および負荷短絡試験を統合して実施するための統合試験回路の構成を示す回路図である。
この統合試験回路でも、６ｉｎ１タイプのＩＧＢＴモジュール１をＤＵＴとし、ＤＵＴのＰ端子をＤＣ電源３の（＋）側に、Ｎ端子を（−）側に接続している。また、各出力端子（Ｕ，Ｖ，Ｗ）は互いに負荷インダクタ６がＹ結線で接続され、それと並列に各出力端子間を短絡するスイッチＳＷ１１，ＳＷ１２が接続されている。図３ではＶ端子からの配線にはスイッチが入っていないが、入れてもよい。さらに、各相のＩＧＢＴのゲート端子および補助エミッタ端子（ゲートドライブ用のエミッタ端子）には、個別にゲート・ドライブ・ユニット５１が接続されている。

図４は、図３の統合試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。
まず、電源電圧を規定値に設定し、スイッチＳＷ１１およびスイッチＳＷ１２を開放状態とし、スイッチング試験を行う。Ｕ相のＩＧＢＴのスイッチング試験を行う際には、Ｙ相およびＺ相のＩＧＢＴを予めオン状態とし、その状態でＵ相ＩＧＢＴのゲート電極にオンパルスを規定の電流に達するまでの間印加する。複数パルスを印加すれば、２回目以降のゲート信号において、Ｕ相のＩＧＢＴのターンオンと同時に対向アームであるＸ相のＦＷＤの逆回復特性試験も実施できる。

同様にして、Ｖ相ＩＧＢＴ、Ｗ相ＩＧＢＴのスイッチング試験を行う。このときは、それぞれ、Ｘ相およびＺ相、Ｘ相およびＹ相のＩＧＢＴを予めオン状態にしてから順次試験を行う。つぎに、Ｘ相、Ｙ相、Ｚ相ＩＧＢＴのスイッチング試験を行うが、このときは、それぞれＶ相とＷ相、Ｕ相とＷ相、Ｕ相とＶ相のＩＧＢＴを予めオン状態にしてから順次スイッチング試験を行う。

以上で、スイッチング試験が完了し、つぎに負荷短絡試験を行うため、スイッチＳＷ１１およびスイッチＳＷ２を閉じる。これにより、図１の測定回路について説明したものと同様、負荷短絡試験を行うことができる。なお、この時、各出力端子（Ｕ，Ｖ，Ｗ）と負荷インダクタ６を図示していないスイッチ等で切り離して短絡試験を行う場合もある。

つぎに、ＡＣ特性試験とＤＣ特性試験の統合について説明する。
（実施の形態３）
図５は、ＤＣ特性試験およびＡＣ特性試験を統合して実施するための試験回路の構成を示す回路図であり、図６は、図５の試験回路を実現するためのＤＣ／ＡＣ統合試験機の構造を示す側面図である。

この試験回路では、図２１に示す従来のＤＣ試験回路と、図３に示すＡＣ試験回路をスイッチの切り替えによって変更設定することによって、６ｉｎ１タイプのＩＧＢＴモジュール１をＤＵＴとして、熱抵抗試験も含むＤＣ特性試験とＡＣ特性試験（スイッチング試験および負荷短絡試験）とが同一のコンタクト装置を用いて順次実施できる。

図５では、複数のオンオフ可能なスイッチが示されている。また、ＩＧＢＴモジュール１の各端子（破線と○印の交点位置）からＤＣ試験機１７への接続線としては、フォースラインのみが示されている。しかし、実際には各端子からのセンスラインもそれぞれＤＣ試験機７に接続されている。

ＩＧＢＴモジュール１は、各センスラインによりそれぞれＤＣ試験機７および図示しないＡＣ試験機の測定部、またはＤＣ／ＡＣ試験機に共通の測定ユニットに接続され、そこで指定されたＩＧＢＴの各特性を測定することができる。たとえば、図５に示すスイッチをすべてＤＣ試験機７側に設定し、ＤＣ特性試験および熱抵抗試験が行われる。その後、スイッチをＡＣ試験機側に切替えて、ＡＣ特性試験が行われる。

なお、各相のＩＧＢＴのゲート端子および補助エミッタ端子（ゲートドライブ用のエミッタ端子）には、個別にゲート・ドライブ・ユニット５１が接続されている。
図５に示すＤＣ／ＡＣ統合試験回路には、実際には多数の切り替えスイッチが配置されているが、上述した通り、とくにＡＣ特性試験（スイッチング試験および負荷短絡試験）においては、Ｐ端子、Ｎ端子とＤＣ電源３および電解コンデンサ４との間を直近で配置する必要がある。また、ＡＣ特性試験（負荷短絡試験）においては、さらにＵ，Ｖ，Ｗ相ＩＧＢＴの各端子を互いに短絡させるスイッチもＵ，Ｖ，Ｗ相ＩＧＢＴの各端子の直近に配置する必要がある。

これは、スイッチの構造や配置方法によっては試験回路のインダクタンスが大きくなるからである。すなわち、ＡＣ特性試験（スイッチング試験）におけるターンオン時の電流の立ち上がり時間（ライズタイムｔｒ、およびｄｉ／ｄｔ）が回路インダクタンスによって制限される場合は、「ＤＵＴのライズタイムｔｒが正確に測定できない」、あるいはＦＷＤの逆回復特性試験においても「規定の条件で測定ができない」、「ＦＷＤに規定の電気的ストレスを印加できない」といった問題が生じるためである。

例えば、ＶＣＥＳ（耐圧）定格１２００Ｖ、ライズタイムｔｒ＝０．１８μｓ、電流定格（＝試験電流）＝６００ＡのＤＵＴを、Ｖｃｃ＝６００Ｖでターンオンさせる場合、回路インダクタンスＬｓは、
Ｌｓ＝（Ｖｃｃ／ΔＩＣ）＊ｔｒ
＝（６００／６００）＊０．１８＝０．１８μＨ
以下にする必要がある。

回路インダクタンスがそれ以上の大きさになった場合、ＤＵＴのターンオン時間ではなく、試験回路のインダクタンスＬｓで制限された電流立ち上がり時間が観測されることになる。

また、ターンオフ時のＩＧＢＴのコレクタ−エミッタ間電圧ＶＣＥは、試験回路のインダクタンスをＬｓ、試験電源電圧をＶｃｃとして、
ＶＣＥ＝−Ｌｓ＊（ｄｉ／ｄｔ）＋Ｖｃｃ
で決まり、サージ電圧がＤＵＴのコレクタ−エミッタ間に印加される。このため、インダクタンスＬｓの値が大きければ、ＶＣＥ値も大きくなって、試験中にＩＧＢＴモジュール１が破壊する場合がある。

ところが、従来のように大電流リレーやコンタクタによるスイッチと、銅バー等による配線を用いて図３に示すような統合試験回路を構成すると、概ね０．１５〜０．４μＨ程度の回路インダクタンスとなってしまうという問題があった。

そこで、図６に示す本発明に係る統合試験装置の具体的な構成の一例について説明する。
統合試験装置１０には、試験機本体とは別にＡＣ試験機１６とＤＣ試験機１７とが左右の壁面１０Ｌ、１０Ｒの外側にそれぞれ固定して設けられていて、壁面１０Ｌ、１０Ｒにコネクタ、あるいは透穴を設けて内部との配線を通すことにより、外部に設置されたＡＣ試験機１６、ＤＣ試験機１７本体と接続される。なお、本体装置をＡＣ試験とＤＣ試験機の両機能を備えた基板とともに、単一のラックに収納する場合もある。

さらに、統合試験装置１０には、中央に位置する中間電極板２０を挟んで、ＤＵＴ載置台２２とＡＣ試験回路部２４が上下方向に昇降可能に配置されている。統合試験装置１０の床面１０Ｂには、中間電極板２０がサポート板２１によって固定されている。ＤＵＴ載置台２２は、中間電極板２０の下部にあって、ＩＧＢＴモジュール１を載せた状態でシリンダー２３によって上下に昇降する。このＤＵＴ載置台２２には、ＩＧＢＴモジュール１がその外部端子１Ｎ，１Ｐ，１Ｕ，１Ｖ，１Ｗをそれぞれ上向きの状態にして所定の位置に保持され、シリンダー２３により上下させることで各外部端子が中間電極板２０と接続・非接続の状態となる。

ここで、用いたＩＧＢＴモジュール１はドライブ用ＩＣの例えばＶｃｃ，ＧＮＤ，Ａｌａｒｍ，ＩＮ等の制御端子１ｓを備えるＩＰＭ（インテリジェントパワーモジュール：Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ：以下ＩＰＭという。）で、制御端子１ｓはそれぞれ中間電極板２０を貫通するばねを内蔵した垂直型のプローブ（所謂ポゴピン）１８と接続可能に配置されている。これらのプローブ１８は、ＤＵＴ載置台２２がシリンダー２３によって上昇すると、ＩＧＢＴモジュール１の所定の制御端子１ｓと接続するようなコンタクトを構成している。さらに、これらのプローブ１８は、コネクタ１９を介してＡＣ試験機１６、ＤＣ試験機１７と接続される。なお、図示していないが、中間電極板２０上またはその周辺に、ゲートドライブ回路基板（図５のＧＤＵに相当）及びその切り替えＳＷ（図５のＧＤＵとＤＣ試験配線の切り替えＳＷに相当）を、プローブ１８とコネクタ１９間に配置することがある。ＧＤＵ５１，５２がＩＧＢＴモジュール１から遠くに位置した場合、ゲート信号が振動したり、あるいは跳ね上がったり、立上りと立下りが遅くなる等、不安定な波形になるためである。

ＡＣ試験回路部２４は、一方端部でＡＣ試験機１６と電気的に接続され、他方端部には中間電極板２０の上面に対向するように突起するコンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗを有している。また、保護用のスイッチ回路２、電解コンデンサ４とともに、ＡＣ試験回路部２４の全体が統合試験装置１０の天板１０Ｔに固定されたシリンダー２５によって昇降可能に保持されている。

ここで、保護用のスイッチ回路２は、ＤＵＴ破壊後の過電流やＤＵＴのインピーダンス低下を検知すると、ターンオフさせる仕組みになっている。公知のことではあるが、保護用のスイッチ回路２を電解コンデンサ４の（＋）側（Ｐ電極側）からＰ端子までの間に配置することで、試験機故障や、コンタクト部のスパーク、ＤＵＴの爆裂等、ＤＵＴ破壊時の二次破壊を防ぐことができる。

中間電極板２０には、その上面から下面に貫通する複数の金属ブロック２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０Ｗが設けられ、それらがＡＣ試験回路部２４とＩＧＢＴモジュール１の接続を図る電極となる。このため、金属ブロック２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０Ｗは、中間電極板２０の下面側からＩＧＢＴモジュール１の外部端子１Ｎ，１Ｐ等の配置と対応した位置で突起し、突起部の下面にそれぞれコンタクト材が配置されている。そして、中間電極板２０の上面では、金属ブロック２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０ＷからＡＣ試験回路部２４のコンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗ位置まで銅パターンで配線が引き伸ばされている。

また、ＤＣコンタクト部２６は、先端に中間電極板２０とのコンタクト用プローブ２６ａを有しており、ＤＣ試験機１７と中間電極板２０とを接続・非接続の状態に選択するものであって、ＡＣ試験回路部２４と同様、統合試験装置１０の天板１０Ｔに固定されたシリンダー２７によって昇降可能に保持されている。なお、図６においては、ＤＣ試験機とのコンタクト２６は１個のみ図示されているが、６個組ＩＧＢＴモジュール１（ＩＰＭ）の場合、実際はＤＵＴの各端子Ｐ，Ｎ，Ｕ，Ｖ，Ｗに対応する５個のコンタクトが存在する。

このように、ＩＧＢＴモジュール１で大電流が流れる外部端子１Ｐ，１Ｎ，１Ｕ，１Ｖ，１Ｗのフォースラインとのコンタクトには、金属ブロックと銅パターンによる配線が使用される。また、ＩＰＭ内蔵ドライブ用ＩＣのＶｃｃ，ＧＮＤ，Ａｌａｒｍ，ＩＮ等の制御端子、および各端子のセンスラインには、ばねを内蔵した垂直型のプローブ１８によるコンタクトが構成される。

従来、ＤＵＴにパワー半導体装置等が含まれる場合には、１０，０００Ａ以上の試験電流が要求される場合がある。そこで、図１に示す試験回路で行われるＡＣ特性試験（ダイナミック特性試験）装置については、保護用のスイッチ回路２、電解コンデンサ４、試験負荷等の各部品やＩＧＢＴモジュール１との接続に、図２２に示すように、試験電流を許容できる銅厚板１１，１５、銅バー１２〜１４あるいはワイヤ銅線３ａ，３ｂが試験回路用の配線材として用いられていた。

図６に示す統合試験装置でも、図５の試験回路について説明した要求を満たすように、試験回路の回路インダクタンスを低減する必要がある。ここで、低減すべき回路インダクタンスとは、図６に示す中間電極板２０上の回路であって、電解コンデンサ４の正電極（＋）から保護用のスイッチ回路を介してＩＧＢＴモジュール１のＰ端子に至る回路と、ＩＧＢＴモジュール１のＮ端子から電解コンデンサ４の負電極（−）に至る回路の各インダクタンスである。

そこで、図６のＡＣ試験回路部２４は、接続用のコンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗおよび平行平板２８，２９によってＡＣコンタクト装置を構成している。すなわち、ＡＣ試験回路部２４の下面には、コンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗ，１０ＢをＡＣ試験機１６に接続するための正負の配線として、平行平板２８，２９が装着されている。

ここでは、中間電極板２０に対向する側に配置された平行平板２８によって、ＩＧＢＴモジュール１のＰ端子に対応する＋側電極板が構成される。また、平行平板２８の上に絶縁シート３０を介して配置された平行平板２９は、ＩＧＢＴモジュール１のＮ端子に対応する−側電極板を構成している。ＡＣ試験回路部２４のコンタクト部１０Ｕ，１０Ｖ，１０Ｗには、負荷インダクタが接続され、あるいは後述する短絡バーを備えたスイッチ機構３１が設けられる。

また、ＡＣ試験回路部２４のコンタクト部１０Ｐ，１０Ｎには、スナバ回路９に対応するコンデンサ３２が接続されている。このコンデンサ３２には、フィルムコン等の高速タイプのものが使用され、コンデンサ３２の両端には放電回路が接続される。さらに、サージ電圧保護用のダイオード２ｄは、保護用のスイッチ回路２の近傍で平行平板２８，２９を接続するように設けられている。

こうして、ＩＧＢＴモジュール１のコンタクト用の外部端子１Ｎ，１Ｐ，１Ｕ，１Ｖ，１ＷおよびＡＣ試験回路部２４の各コンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗの間が、中間電極板２０を介してそれぞれ電気的に接続され、ＡＣ試験機１６の電気信号や電圧・電流の印加が行われて、ＩＧＢＴモジュール１の電気的特性が測定可能になる。

図７は、平行平板配線によるＡＣ試験回路部を示す平面図である。図８は、図７のＩ−Ｉ断面に沿って回路配線構造を示す側断面図である。
Ｐ側の平行平板２８は、それぞれ互いに微小な間隔だけ離間して同一面内に配置されたＬ字形状をなす２枚の電極板２８Ａ，２８Ｂによって構成され、それらの上面に絶縁シート３０を介してＮ側の平行平板２９が配置されている。電極板２８Ａは、一方の端子部２８ａが電解コンデンサ４の＋電極と接続され、反対側の端部で保護用のスイッチ回路２のコレクタ端子Ｃに接続されている。また、電極板２８Ｂが電極板２８Ａとは電気的に切り離されていて、その電極板２８Ａに近接する端部でスイッチ回路２のエミッタ電極Ｅ１に接続され、反対側の端子部２８ｄがＤＵＴのＰ端子側での接続用のコンタクト部１Ｐと接続されている。

Ｎ側電極である平行平板２９は一方の端子部２９ｄがＤＵＴのＮ端子側での接続用のコンタクト部１Ｎと接続され、反対側の端子部２９ａで電解コンデンサ４の−電極に接続されている。ここで、電極板２８Ａ，２８Ｂは、平行平板２９と絶縁シート３０を挟んで重ね合わせて配置されることで、絶縁シートを挟み、互いに可能な限り密着されることになる。

なお、ここではＮ側の平行平板２９を上側に配置しているが、これは感電のリスクを低減できるためである。ただし、機能上だけから考察すれば、Ｐ側の電極板２８Ａ，２８Ｂを上側に配置しても問題はない。

この測定回路の特徴は、電解コンデンサ４からＤＵＴのＰ，Ｎ端子までを接続する際に、平行に配置されたＰ，Ｎ側の各電極板２８Ａ，２８Ｂと平行平板２９の面積を、大きく確保できる点である。Ｐ側、Ｎ側の各電極板２８Ａ，２８Ｂと平行平板２９にはそれぞれ電流が反対方向に流れて、それが互いに平行に配置されている領域で磁界がキャンセルされるため、そこでの回路インダクタンスが低減可能になる。

図７に示すＡＣ試験回路では、平行配置されない配線はＤＵＴのＰ，Ｎ端子用のコンタクト材に接続するための端子部２８ｄ，２９ｄのみとなり、その配線長は僅かに２０ｍｍ程度である。したがって、平行配置されない配線部の長さを全体としては４０ｍｍ以内に抑えることが可能である。

なお、図７に示すＡＣ試験回路には必要に応じて周辺部品、付属回路を設置することができる。図８に示すように、Ｎ側の電極板２８Ｂと絶縁シート３０には適宜に穴Ｈ１〜Ｈ４を設けることによって、サージ電圧保護用のダイオード２ｄやスナバコンデンサ３２、保護用のスイッチ回路２をＰ側の電極板２８Ａ，２８Ｂと接続できる。

また、図７に示すＡＣ試験回路を用いてスイッチング試験を行う際は、ＡＣ試験回路部２４には、ＤＵＴの中間端子（Ｕ，Ｖ，Ｗ各端子）の間に負荷インダクタ６を接続する必要がある。なお、図１に示す試験回路を用いて負荷短絡試験を行う場合は、各中間端子（Ｕ，Ｖ，Ｗ各端子）の間を、短絡バー等を用いて短絡する必要がある。そのためには、後述する図１０あるいは図１１に示すように、直接負荷とつながる配線コンタクトや短絡バーを上下させるとともに、各電極板２８Ａ，２８Ｂ、平行平板２９に接触・被接触の状態とする取り出し電極を設け、あるいは下側の平行平板２９の必要部分に穴あけ加工する等して、上側の電極板２８Ａ，２８Ｂとの接続経路を確保すればよい。

こうして、図６に示す統合試験装置１０ではそれぞれＤＣ試験機１７とＡＣ試験機１６をＩＧＢＴモジュール１と切替えて接続するようにして、一度に複数種類の試験が可能になる。

図９は、図６のＤＣ／ＡＣ統合試験機で使用される中間電極板の詳細構成を示す平面図である。
金属ブロック２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０Ｗは、中間電極板２０の下側に配置されたＩＧＢＴモジュール１の外部端子１Ｎ，１Ｐ，１Ｕ，１Ｖ，１Ｗとのコンタクト材からＡＣ試験回路部２４との接続側に貫通して、中間電極板２０の上面の電極面を形成している。中間電極板２０上では、金属ブロック２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０Ｗの各電極面から銅パターン，３３ｐ，３３ｎ，３３ｕ，３３ｖ，３３ｗが配線部として引き出される。これらの銅パターン３３ｐ，３３ｎ，３３ｕ，３３ｖ，３３ｗの端部は、図９に示すように、中間電極板２０上面でＤＣテスタ接続用のコンタクト領域３４まで引き伸ばされている。このコンタクト領域３４は、例えば図６に示すコンタクト用プローブ２６ａが接触する領域である。

銅パターン３３ｐ，３３ｎ，３３ｕ，３３ｖ，３３ｗ上に示す破線領域１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗは、ＡＣ試験回路部２４が下降してＡＣコンタクト装置の各コンタクト面が当接する位置を示している。なお、この位置は、可能な限り、ＡＣ試験回路部２４の各コンタクト材１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗと、ＤＵＴの各端子１Ｐ、１Ｎ，１Ｕ，１Ｖ，１Ｗとが直近で接続できる位置に配置する。

また、複数の垂直型のプローブ１８ａがＩＧＢＴのドライブ用ＩＣの制御端子に対応する位置に、複数の垂直型のプローブ１８ｂがケルビン測定用センス端子に対応する位置で銅パターン３３ｐ，３３ｎ，３３ｕ，３３ｖ，３３ｗを囲むように配置されている。なお、ＩＧＢＴモジュール内蔵ドライブ用ＩＣの制御端子からの配線に関しては、ＩＧＢＴモジュール１の直近に回路基板を設ける必要がある場合（非特許文献４参照）、上述したようにこの中間電極板２０上またはその周辺に回路基板を設けてもよい。また、ＩＧＢＴモジュール１がドライブＩＣを内蔵していないＤＵＴであれば、ゲートドライブ基板（ＧＤＵ）およびＧＤＵとＤＣ試験機への配線の切替スイッチを中間電極板２０上に、あるいはその周辺に配置することもできる。

上述したＤＣ／ＡＣ統合試験機では、その特徴として、ＤＵＴであるＩＰＭと、試験回路の間に、先に述べた「中間電極板」を設けている。この中間電極板を介してＤＵＴとＤＣ試験機、ＡＣ試験機とをそれぞれ接続・非接続に選択することで、低インダクタンスでＤＣ／ＡＣ統合試験機が実現できる。この中間電極板の下側の面には、ＤＵＴの外部端子に対応して対ＤＵＴのコンタクト材を搭載している。

なお、コンタクト材については、ＤＵＴ外部端子の形状や、通電条件（電流、電圧）にあわせて、プローブ型、ブロック型、またはソケット型や板バネ方式によるもの等の形状のものを適宜選択すればよい。

つぎに、図６に示すＤＣ／ＡＣ統合試験機の動作について説明する。
最初に、初期状態としてシリンダー２３を下降させてＤＵＴ載置台２２を中間電極板２０から離した状態にし、シリンダー２５および２７を上昇させ、コンタクト部１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗ，１０ＢとＤＣコンタクト用プローブ２６ａも中間電極板２０から離した状態にしておく。また、電解コンデンサ４にはＡＣ試験機１６から試験電圧を予め充電させておく。ただし、保護用のスイッチ回路２はオフ状態にしておき、また、スナバコンデンサ３２の放電回路用スイッチはオン状態を維持しておく。

つぎに、ＤＵＴとしてＩＰＭをＤＵＴ載置台２２にセットし、スタート信号を与えて、シリンダー２３を上昇させると同時にシリンダー２７を下降させる。これによりコンタクト用プローブ２６ａがＤＣテスタ接続用のコンタクト領域３４に接触して、ＩＰＭの外部端子が中間電極板２０を介してＤＣ試験機１７と接続される。

つぎに、ＩＰＭの外部端子とＤＣ試験機１７との接続が完了した後、ＤＣ試験機１７へテストスタート信号を伝達して、ＤＣ特性試験および熱抵抗試験を行う。
ＤＣ特性試験が終了したら、試験機から発信されるテストエンド信号を受け、シリンダー２３を上昇した状態に維持したまま、シリンダー２７を上昇させてＤＣ試験機１７を中間電極板２０から切り離す。さらに、ＡＣ試験回路部２４を保持しているシリンダー２５を下降させる。これにより、ＡＣ試験機１６がＩＰＭと中間電極板２０を介して接続される。

つぎに、ＡＣ試験機１６の放電回路用スイッチをオフしてスナバコンデンサ３２を充電可能な状態とし、さらに保護用のスイッチ回路２をオン状態とする。このとき、ＡＣ試験機１６のＵ，Ｖ，Ｗ端子直近にある、短絡用スイッチは全てオフ状態としておく。この状態でＡＣ試験機１６から図１８に示す測定信号を出力してスイッチング試験を行う。

スイッチング試験の終了後、Ｕ，Ｖ，Ｗ端子直近にある短絡用スイッチを全てオン状態に切替えてから、ＡＣ試験機１６から図２に示す測定信号を出力して負荷短絡試験を行う。

つぎに、ＡＣ試験機からのテストエンド信号を受けて保護用スイッチ２をオフ状態に、コンデンサ３２の放電回路をオン状態にして、全ての試験結果を個別規格値と照合し、ＩＰＭの良品・不良品の判定を行う。この判定機能については、通常各試験機１６，１７が備えている。それらの試験結果は、共通の表示器を設けて表示させる。あるいは、ＩＰＭを自動搬送機によって統合試験装置１０にハンドリングする場合は、自動搬送機に電気信号で結果を伝達しておくことで、試験結果に応じて良品・不良品別に排出することも可能になる。最後に、シリンダー２５を上昇させてからシリンダー２３を下降させて、ＤＵＴ載置台２２にセットされたＩＰＭを取り出す。

このように、統合試験装置１０ではＤＵＴと各試験機とを接続するコンタクト装置の必要数が削減できるだけでなく、従来個別の試験機として運用されていたＤＣ試験機、ＡＣ試験機の統合運用が可能となる。しかも、共通部品の削減により、設備投資額を減らすことができる。また、ＤＵＴのハンドリング回数を減らすことで、作業コストの削減や、搬送装置の簡略化と低価格化を実現することができる。

（実施の形態４）
図１０は、図５の試験回路における負荷短絡試験に用いられる出力端子の短絡用スイッチの一例を示す側面図である。

図６のＤＣ／ＡＣ統合試験機では、端子間短絡用スイッチとしてリレースイッチを用いていたが、この短絡用スイッチには先に述べたように低インダクタンス特性が求められている。そのため、図１０に示す短絡用スイッチでは、平行平板２９に設けられたコンタクト部１０Ｕ，１０Ｖ，１０Ｗ，１０Ｂの上方から短絡バー３５をシリンダー３６により上昇・下降させることで、中間電極板２０の金属ブロック２０Ｕ，２０Ｖ，２０Ｗを介してＩＰＭの各電極を短絡させるようにした。

（実施の形態５）
図１１は、図１０の短絡用スイッチとは別の出力端子間の短絡バーを示す斜視図である。

図１０のものより、さらに低インダクタンス特性が求められる場合、図１１に示すような短絡バー３７によって直接、中間電極板２０の各電極２０Ｕ，２０Ｖ，２０Ｗ間を短絡接続することも可能である。図９に示す中間電極板２０には、短絡バー３７の各コンタクト面３７ｃが当接する位置を点線によって示している。この場合、短絡バー３７を上昇・下降させるためのシリンダー３８は、図６に示すシリンダー２５，２７と同様、統合試験装置１０の天板１０Ｔに固定される。なお、中間電極板２０の電極パターンの制約がある場合、あるいは図６の３６ｃに短絡バーを当接させることが困難な場合は、銅配線パターン３３ｕ，３３ｖ，３３ｗ上の任意の位置であって、可能な限りコンタクト面３７ｃに近い位置に当接させてもよい。

図１２は、逆回復試験における電流電圧波形を平行平板回路（図７）と図２２の銅バー接続時のものとで比較して示す図である。
ＤＵＴに用いられるＩＧＢＴの定格が４５０Ａ，１７００Ｖであるとき、チョッパ回路を用いたＦＷＤの逆回復試験において、従来の銅バー（図２２の回路）で構成された試験機では、ｄｉ／ｄｔ＝２７００Ａ／μｓであった。これに対して、図７の平行平板式のものでは１１，０００Ａ／μｓと約４倍となり、十分なストレスを印加できるようになった。

図１３は、ターンオフ試験における電流電圧波形を平行平板回路（図７）と図２２の銅バー接続時のものとで比較して示す図である。
同じくチョッパ回路を用いたＩＧＢＴのターンオフ試験においても、従来回路では、ＤＵＴの定格電圧を上回る１７７５Ｖものサージ電圧が発生していたが、平行平板式を用いると１６０５Ｖと定格電圧以下に抑制できる様になった。すなわち、過大なストレス印加を防ぐとともに、スイッチング時間（フォールタイム）の測定が可能となった。

こうして、平行平板式回路をパワー半導体のＡＣ試験装置に適用すれば、回路インダクタンスを約１／４まで低減して、３０〜１００ｎＨとすることができる。
（実施の形態６）
つぎに、１ｉｎ１タイプのＩＧＢＴモジュールの試験装置に平行平板配線を用いた応用例について説明する。

図１４は、平行平板配線によるＡＣ試験回路の構成を示す側断面図である。
この試験回路は、図８で説明したＡＣ試験回路部に対して、つぎの点で異なっている。すなわち、＋側電極板を構成する平行平板２８Ｂを、中間電極板２０へのコンタクト部１０Ｐ，１０Ｎと保護用スイッチ（ＩＧＢＴ）２の間で切断して、ここにＤＵＴの対向アームとして動作する対向アームスイッチ（１ｉｎ１タイプのＩＧＢＴ）３８が配置されている。この対向アームスイッチ３８は、そのコレクタ電極が平行平板２８Ｂの電源側と接続され、エミッタ電極がコンタクト部１０Ｐ側に接続されて、結果として平行平板２８Ｂ上で、保護用スイッチ２に対して直列に接続されることになる。

また、対抗アームスイッチ３８のエミッタ電極とコレクタ電極の間には、スイッチＳＷ２１が設けられ、Ｐ電極とのコンタクト部１０Ｐに接続される平行平板２８Ｂと、Ｎ電極とのコンタクト部１０Ｎに接続される平行平板２９の間には、負荷インダクタ６との接続、非接続を切替えるためのスイッチＳＷ２２，ＳＷ２３が設けられている。これらのスイッチＳＷ２１〜２３をオンオフすることによって、ＡＣ試験機でのスイッチング試験は、対向アームスイッチ３８、ＤＵＴ１、および負荷インダクタ６から構成されるチョッパ回路で実施できる（詳細は、非特許文献２参照）。

なお、負荷回路を構成するスイッチＳＷ２１〜２３のうち、スイッチＳＷ２１は上述した図１０、あるいは図１１に示す短絡バー３５，３７によって構成される。また、中間電極板２０はＤＣ／ＡＣ統合試験装置１０として使用する際には必要であるが、ＡＣ専用の試験機であれば、平行平板配線によるＡＣ試験回路部を直接ＤＵＴ１の外部端子１Ｎ，１Ｐと接続することで試験を実施することができる。

図１５は、図１４の試験回路におけるスイッチ信号および各相ゲート信号の一例を示すタイミングチャートである。
スイッチング試験は、まず、スイッチＳＷ２２をオンしてから、放電回路スイッチをオフし、保護用スイッチ２のスイッチのゲート信号をオンしたうえで、ＤＵＴ１へのゲート信号をオンオフすることで行う。つぎにＦＷＤ逆回復試験は、スイッチＳＷ２３をオンした後に、放電回路スイッチをオフし、保護用スイッチ２のゲート信号をオンした状態で、対向アームスイッチ３８のゲート信号をオンオフすることで行う。

つぎに負荷短絡試験は、スイッチＳＷ２１を予めオンさせ、対抗アームスイッチ３８の両端を短絡させる。次に、保護用スイッチ２をオン状態とした後に、ＤＵＴ１のゲートに規定のオン信号を与えることにより行う。

以上では、ＤＵＴ１として６ｉｎ１、および１ｉｎ１タイプのＩＧＢＴモジュールを用いる実施の形態について説明した。しかし、本発明では２ｉｎ１、あるいは７ｉｎ１タイプのＩＧＢＴモジュール、さらには、ＡＣ／ＤＣ変換を行う６個組みダイオードモジュールと７個組ＩＧＢＴを内蔵したＰＩＭ（Ｐｏｗｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｍｏｄｕｌｅ）についても、容易に適用することが可能である。

図１６は、２ｉｎ１タイプのＩＧＢＴモジュールの試験に図１４の試験回路を応用する場合の試験回路の構成を示す回路図である。
この図の試験回路は、スイッチＳＷ３１〜ＳＷ３４と負荷インダクタ６によって構成されている。スイッチＳＷ３１〜ＳＷ３３は、図１４に示す１ｉｎ１タイプのＩＧＢＴモジュールの試験装置におけるスイッチＳＷ２１〜２３に相当する。すなわち、新たに追加するスイッチはＳＷ３４だけである。また、スイッチＳＷ３１，ＳＷ３４は、図１０、あるいは図１１に示す短絡バー３５，３７によって構成される。負荷インダクタ６は、スイッチＳＷ３２，ＳＷ３３をオンオフさせることで接続位置を選択できる。これらの短絡バー３５，３７やスイッチ回路については、中間電極板２０上で切替えてもよく、あるいは平行平板２８，２９上で接触させてもよい。

また、図１６の試験回路によらなくとも、３個の２ｉｎ１タイプのＩＧＢＴモジュールによって６ｉｎ１タイプのものを構成したうえで、図６の装置を用いて試験してもよい。
また、７ｉｎ１タイプやＰＩＭの試験についても、上述の方法を応用して実施できる。７ｉｎ１タイプやＰＩＭに内蔵されるダイレクトブレーキ用のＦＷＤおよびＩＧＢＴについては、ＦＷＤの両端に短絡バーと負荷インダクタ回路を配置して、２ｉｎ１タイプの場合と同様に、図１６に準じた試験回路によって試験する。また、ＰＩＭに内蔵されるダイオードモジュールやサーミスタ部についてはＤＣ試験のみが行われる。同じく、７ｉｎ１タイプやＰＩＭに内蔵される６ヶ組ＩＧＢＴについても、上述した図６の試験装置を使用した方法で実施できる。

１ ＩＧＢＴモジュール
１Ｎ，１Ｐ，１Ｕ，１Ｖ，１Ｗ 外部端子
２ スイッチ回路
２ｄ サージ電圧保護用のダイオード
３ ＤＣ電源
３ａ，３ｂ ワイヤ銅線
４ 電解コンデンサ
５ 制御部
６ インダクタ
７，１７ ＤＣ試験機
８ 切替機
９ スナバ回路
１０ 統合試験装置
１０Ｐ，１０Ｎ，１０Ｕ，１０Ｖ，１０Ｗ コンタクト部
１１，１５ 銅厚板
１２〜１４ 銅バー
１６ ＡＣ試験機
１８ 垂直型プローブ
１９ コネクタ
２０ 中間電極板
２０Ｐ，２０Ｎ，２０Ｕ，２０Ｖ，２０Ｗ 金属ブロック
２１ サポート板
２２ ＤＵＴ載置台
２３，２５，２７，３６，３８ シリンダー
２４ ＡＣ試験回路部
２６ ＤＣコンタクト部
２６ａ コンタクト用プローブ
２８，２９ 平行平板
３０ 絶縁シート
３１ スイッチ機構
３２ スナバコンデンサ
３３ｂ，３３ｐ，３３ｎ，３３ｕ，３３ｖ，３３ｗ 銅パターン
３４ ＤＣテスタ接続用のコンタクト領域
３５，３７ 短絡バー
３８ 対向アームスイッチ
５１，５２ ゲート・ドライブ・ユニット（ＧＤＵ）

Claims (6)

1. パワー半導体デバイスを被試験デバイスとしてそのＡＣ試験、ＤＣ試験、および熱抵抗試験を順次に行うための半導体試験装置において、
   前記被試験デバイスを所定の位置に固定する保持手段と、
   前記被試験デバイスに試験信号を生成して試験結果を確定する複数の試験手段と、
   前記複数の試験手段を切替えて前記保持手段に固定された前記被試験デバイスの所定電極と電気的に接続する接続手段と、
   を備え、
   前記接続手段は、前記被試験デバイスの外部端子に対応した電極を一方面側に備え、前記試験手段との接続用端子を他方面側に備えた中間電極板であって、
   前記中間電極板の前記接続用端子は、前記複数の試験手段と電気的に接続または開放可能に構成されていることを特徴とした半導体試験装置。
2. 前記中間電極板に対して前記保持手段をその下面側から上昇させることで、前記被試験デバイスの所定電極との電気的接続を保持し、
   前記中間電極板に対して前記試験手段と接続されたそれぞれのコンタクト部を選択的に昇降させることで、前記被試験デバイスについて前記試験手段を順次に接続することを特徴とする請求項１記載の半導体試験装置。
3. 前記中間電極板と前記複数の試験手段との間に切り替えスイッチを設け、
   前記切り替えスイッチを開閉することによって前記被試験デバイスについて前記試験手段を順次に接続することを特徴とする請求項１記載の半導体試験装置。
4. 前記中間電極板は、
   直流電源、
   前記被試験デバイスの出力端子間を選択して短絡させるコンタクト手段、および、
   前記被試験デバイスに内蔵されたスイッチング素子の個数分だけゲートドライブ回路、
   を備え、前記複数の出力端子を短絡させた状態で前記直流電源を規定電圧値に設定してから、被試験相とは反対側アームのスイッチング素子を複数オン状態にして、被試験相のスイッチング素子を規定時間だけオンさせて負荷短絡試験を行うことを特徴とする請求項１記載の半導体試験装置。
5. 前記接続手段は、
   前記試験手段のうちＡＣ試験機と前記被試験デバイスのコンタクト電極との間を接続する平行平板回路を備えたことを特徴とする請求項１記載の半導体試験装置。
6. 半導体試験回路で生成された試験信号を被試験デバイスであるパワー半導体デバイスに供給してＡＣ試験を行う半導体試験回路の接続装置において、
   前記パワー半導体デバイスと前記半導体試験回路の正、負の電源とを接続するコンタクト電極として、絶縁シートを介して互いに平行、かつ近接して配置された平行平板電極を備えていることを特徴とする半導体試験回路の接続装置。
   

Images