JPH0317575A - Ｌｓｉ試験装置 - Google Patents
Ｌｓｉ試験装置Info
- Publication number
- JPH0317575A JPH0317575A JP1152658A JP15265889A JPH0317575A JP H0317575 A JPH0317575 A JP H0317575A JP 1152658 A JP1152658 A JP 1152658A JP 15265889 A JP15265889 A JP 15265889A JP H0317575 A JPH0317575 A JP H0317575A
- Authority
- JP
- Japan
- Prior art keywords
- test
- module
- tester
- digital
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩの電気的特性を試験する装置に関するも
のである。
のである。
第３図は、従来のＬＳＩ試験装置を示す構或図である。
同図において、１は被試験ＬＳＩ、２は試験装置本体で
あるテスタ、３はテスタ２のテストステーション、４は
テストステーシゴン３と被試験ＬＳＩＩとのインタフェ
ースポードであるＤＵＴボード、５はＤＵＴボード４上
に被試験ＬＳ■１を搬送するための（例えば矢印ＡＰＩ
で示すように被試験ＬＳＩＩ’を搬送するための）自動
ハンドラ、６は制御用コントローラ、７は被試験ＬＳＩ
ＩのＤＣ試験項目の機能モジュールであるＤＣモジュー
ル、８はＡＣ試験項目の機能モジュールであるＡＣモジ
ュール、９はデジタル試験項目の機能モジュールである
デジタルモジュール、１０は各モジュール７〜９の信号
をテストステーション３に分配するためのマルチプレク
サである。
あるテスタ、３はテスタ２のテストステーション、４は
テストステーシゴン３と被試験ＬＳＩＩとのインタフェ
ースポードであるＤＵＴボード、５はＤＵＴボード４上
に被試験ＬＳ■１を搬送するための（例えば矢印ＡＰＩ
で示すように被試験ＬＳＩＩ’を搬送するための）自動
ハンドラ、６は制御用コントローラ、７は被試験ＬＳＩ
ＩのＤＣ試験項目の機能モジュールであるＤＣモジュー
ル、８はＡＣ試験項目の機能モジュールであるＡＣモジ
ュール、９はデジタル試験項目の機能モジュールである
デジタルモジュール、１０は各モジュール７〜９の信号
をテストステーション３に分配するためのマルチプレク
サである。
なお、ａはＤＣモジュール７で作られたＤＣ信号、ｂは
ＡＣモジュール８で作られたＡＣ信号、Ｃはデジタルモ
ジュール９で作られたデジタル信号、ｄは試験用信号で
ある。
ＡＣモジュール８で作られたＡＣ信号、Ｃはデジタルモ
ジュール９で作られたデジタル信号、ｄは試験用信号で
ある。
また、第４図は、第３図におけるＬＳＩ試験装置の各モ
ジュール７〜９ごとの稼動率を表わしたタイムチャート
であり、（ａｌは被試験ＬＳＩＩのトータルのテストタ
イムを示し、（ｂｌはＤＣモジュールの稼動タイム、（
Ｃ）はＡＣモジュールの稼動タイム、（ｄ）はデジタル
モジュールの稼動タイムを示し、斜線部は該当モジュー
ルが稼動していないタイムを示す。同図において、ＤＣ
はＤＣ試験項目、ＡＣはＡＣ試験項目、ＤＧはデジタル
試験項目を表わし、ｉは自動ハンドラ５のインデックス
タイムである． 次に動作について説明する。自動ハンドラ５で搬送され
て来る被試験ＬＳＩＩは、あらかじめプログラムされた
テスト制御用コントローラ６の制御によって、試験が開
始される。まず、ＤＣモジュール７が動作してＤＣ信号
ａが発生し、マルチプレクサ１０でテストステーション
３に分配され、テストステーション３からＤＯＴボード
４へと試験用信号ｄが送られ、被試験ＬＳＩＩにその信
号を与えて試験が行なわれる．このＤＣ試験項目の試験
が終了したら、上記手順と同様にして、ＡＣモジュール
８およびデジタルモジュール９が順次各々の試験項目の
試験を実施する。これらの試験が全て終了したら、被試
験ＬＳＩＩは自動ハンドラ５によって矢印ＡＲ２方向へ
搬送され、次の被試験ＬＳＩがＤＵＴボード４上へ送ら
れてくる。
ジュール７〜９ごとの稼動率を表わしたタイムチャート
であり、（ａｌは被試験ＬＳＩＩのトータルのテストタ
イムを示し、（ｂｌはＤＣモジュールの稼動タイム、（
Ｃ）はＡＣモジュールの稼動タイム、（ｄ）はデジタル
モジュールの稼動タイムを示し、斜線部は該当モジュー
ルが稼動していないタイムを示す。同図において、ＤＣ
はＤＣ試験項目、ＡＣはＡＣ試験項目、ＤＧはデジタル
試験項目を表わし、ｉは自動ハンドラ５のインデックス
タイムである． 次に動作について説明する。自動ハンドラ５で搬送され
て来る被試験ＬＳＩＩは、あらかじめプログラムされた
テスト制御用コントローラ６の制御によって、試験が開
始される。まず、ＤＣモジュール７が動作してＤＣ信号
ａが発生し、マルチプレクサ１０でテストステーション
３に分配され、テストステーション３からＤＯＴボード
４へと試験用信号ｄが送られ、被試験ＬＳＩＩにその信
号を与えて試験が行なわれる．このＤＣ試験項目の試験
が終了したら、上記手順と同様にして、ＡＣモジュール
８およびデジタルモジュール９が順次各々の試験項目の
試験を実施する。これらの試験が全て終了したら、被試
験ＬＳＩＩは自動ハンドラ５によって矢印ＡＲ２方向へ
搬送され、次の被試験ＬＳＩがＤＵＴボード４上へ送ら
れてくる。
また、第４図においては、この動作のタイムチャートを
表わし、第４図山）〜（ｄ）に示すように、ＤＣモジュ
ール７が稼動しているタイム時は、斜線部で示すように
ＡＣモジュール８とデジタルモジュール９は稼動してい
ない様子がわかる。同様に、ＡＣモジュール８．デジタ
ルモジュール９等が稼動している際は、他のモジュール
は稼動していない。
表わし、第４図山）〜（ｄ）に示すように、ＤＣモジュ
ール７が稼動しているタイム時は、斜線部で示すように
ＡＣモジュール８とデジタルモジュール９は稼動してい
ない様子がわかる。同様に、ＡＣモジュール８．デジタ
ルモジュール９等が稼動している際は、他のモジュール
は稼動していない。
従来のＬＳＩ試験装置は以上のように構威されているの
で、試験項目ごとに機能する各々のモジュールは常時は
稼動しておらず、待ち時間が発生しており、稼動率の悪
い装置であった。
で、試験項目ごとに機能する各々のモジュールは常時は
稼動しておらず、待ち時間が発生しており、稼動率の悪
い装置であった。
また、複雑なマルチプレクサ１０の構或が装置全体を複
雑にし、装置を設計する際の負担となっていた。
雑にし、装置を設計する際の負担となっていた。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、各々のモジュールの待ち時間を
なくすとともに、複雑なマルチブレクサ構戒をなくし、
装置の稼動率が高くシンプルなＬＳＩ試験装置を提供す
ることにある。
の目的とするところは、各々のモジュールの待ち時間を
なくすとともに、複雑なマルチブレクサ構戒をなくし、
装置の稼動率が高くシンプルなＬＳＩ試験装置を提供す
ることにある。
このような目的を達戊するために本発明は、被試験ＬＳ
Ｉの各試験項目毎に設けられたコントローラおよびテス
トステーションと、各々のコントローラへ制御プログラ
ムを転送するプロセッサと、各々テストステーションに
被試験ＬＳＩを自動的に出し入れする搬送手段とを備え
、各々のテストステーションは独立に試験を行なうよう
にしたものである。
Ｉの各試験項目毎に設けられたコントローラおよびテス
トステーションと、各々のコントローラへ制御プログラ
ムを転送するプロセッサと、各々テストステーションに
被試験ＬＳＩを自動的に出し入れする搬送手段とを備え
、各々のテストステーションは独立に試験を行なうよう
にしたものである。
本発明によるＬＳＩ試験装置においては、各モジュール
は、プロセッサから各モジュール制御用のプログラムが
送られるとミ各コントローラによって独立に動作させら
れ、各々のハンドラから送られる被試験ＬＳＩを試験項
目単位で試験する．〔実施例〕 以下、本発明によるＬＳＩ試験装置の一実施例を図を用
いて説明する。第１図は、分割専用化した試験装置を示
す系統図である。同図において、１１は各々のモジュー
ルごとに設けたコントローラ６の上位のプロセッサ、ｌ
２は分割専用化されたＤＣテスタ、１３は同じく分割専
用化されたＡＣテスタ、１４は同じく分割専用化された
デジタルテスタ、ｌ５は各々の自動ハンドラ５間で被試
験ＬＳＩを搬送する搬送ラインである。なお、第１図に
おいて第３図と同一部分又は相当部分には同一符号が付
してある。
は、プロセッサから各モジュール制御用のプログラムが
送られるとミ各コントローラによって独立に動作させら
れ、各々のハンドラから送られる被試験ＬＳＩを試験項
目単位で試験する．〔実施例〕 以下、本発明によるＬＳＩ試験装置の一実施例を図を用
いて説明する。第１図は、分割専用化した試験装置を示
す系統図である。同図において、１１は各々のモジュー
ルごとに設けたコントローラ６の上位のプロセッサ、ｌ
２は分割専用化されたＤＣテスタ、１３は同じく分割専
用化されたＡＣテスタ、１４は同じく分割専用化された
デジタルテスタ、ｌ５は各々の自動ハンドラ５間で被試
験ＬＳＩを搬送する搬送ラインである。なお、第１図に
おいて第３図と同一部分又は相当部分には同一符号が付
してある。
次に、本実施例の動作について説明する。まず、各テス
タ１２〜１４の制御用コントローラ６の上位であるプロ
セッサ１１からモジュール単位の制御プログラムが各コ
ントローラに送られ、各コントローラが各々のモジュー
ル７〜９を動作させ、その信号ａ ”− ｃを各々のテ
ストステーション３に直接送り、そのテストステーショ
ン３から各々の自動ハンドラ５上にあるＤＵＴボード４
へ試験用信号ｄ１〜ｄ３が送られ、各被試験用ＬＳＩＩ
が独立に試験される．なお、試験用信号ｄｌ−ｄ３は各
ＤＵＴボードごとで異なることは言うまでもない。これ
らの動作で各テスタは同じ試験項目を繰り返し実行し、
第２図（ｂｌ〜（ｄ）に各テスタ１２〜１４の動作のタ
イムチャートを示すように、各々のモジュールが稼動し
ていないタイム（第４図の斜線で示すタイム）が無い状
態で稼動している。
タ１２〜１４の制御用コントローラ６の上位であるプロ
セッサ１１からモジュール単位の制御プログラムが各コ
ントローラに送られ、各コントローラが各々のモジュー
ル７〜９を動作させ、その信号ａ ”− ｃを各々のテ
ストステーション３に直接送り、そのテストステーショ
ン３から各々の自動ハンドラ５上にあるＤＵＴボード４
へ試験用信号ｄ１〜ｄ３が送られ、各被試験用ＬＳＩＩ
が独立に試験される．なお、試験用信号ｄｌ−ｄ３は各
ＤＵＴボードごとで異なることは言うまでもない。これ
らの動作で各テスタは同じ試験項目を繰り返し実行し、
第２図（ｂｌ〜（ｄ）に各テスタ１２〜１４の動作のタ
イムチャートを示すように、各々のモジュールが稼動し
ていないタイム（第４図の斜線で示すタイム）が無い状
態で稼動している。
また、各テスタで試験が終了したら、順次、自動ハンド
ラ５で次のテスタヘ送られるか、あるいは、次の工程へ
搬送ライン１５で送られる。第２図（ａｌは対比のため
に示された従来のトータルテストタイムであり、第４図
（ａｌと同じ構戒である。
ラ５で次のテスタヘ送られるか、あるいは、次の工程へ
搬送ライン１５で送られる。第２図（ａｌは対比のため
に示された従来のトータルテストタイムであり、第４図
（ａｌと同じ構戒である。
このようにＤＣテスタ１２．ＡＣテスタ１３，デジタル
テスタ１４のそれぞれで独立してＤＣ試験，ＡＣ試験，
デジタル試験を行なうことができる。これにより、或る
被試験ＬＳＩについてＤＣ試験を行なうと同時に他の被
試験ＬＳＩについてＡＣ試験あるいはデジタル試験を行
なうことができる。第２図では、稼動率は従来の装置の
１５／６＝２．５倍に向上している（３倍にならないの
はインデソクスタイムｉがあるためである）。
テスタ１４のそれぞれで独立してＤＣ試験，ＡＣ試験，
デジタル試験を行なうことができる。これにより、或る
被試験ＬＳＩについてＤＣ試験を行なうと同時に他の被
試験ＬＳＩについてＡＣ試験あるいはデジタル試験を行
なうことができる。第２図では、稼動率は従来の装置の
１５／６＝２．５倍に向上している（３倍にならないの
はインデソクスタイムｉがあるためである）。
なお、上記実施例では、ＤＣテスタ１２，ＡＣテスタ１
３，デジタルテスタ１４は、各々１台ずつで装置が構威
されているが、これは、各試験項目の稼動タイムを考慮
して、何台増やして構威してもよい。
３，デジタルテスタ１４は、各々１台ずつで装置が構威
されているが、これは、各試験項目の稼動タイムを考慮
して、何台増やして構威してもよい。
また、搬送ライン１５を設けず、従来の個別の自動ハン
ドラ５だけで装置運営を行なっても、上記実施例と同様
の効果を奏する。
ドラ５だけで装置運営を行なっても、上記実施例と同様
の効果を奏する。
以上説明したように本発明は、試験項目ごとの機能を分
割し専用化して独立に試験を行なうようにしたことによ
り、テストステーションが稼動しないタイムを無くすこ
とができるので、装置を有効に稼動させ、装置の稼動率
を向上させることができる効果がある。また、各々の試
験項目毎にコントローラを設けた構成であるので、装置
の拡張性が容易であるという効果もある．
割し専用化して独立に試験を行なうようにしたことによ
り、テストステーションが稼動しないタイムを無くすこ
とができるので、装置を有効に稼動させ、装置の稼動率
を向上させることができる効果がある。また、各々の試
験項目毎にコントローラを設けた構成であるので、装置
の拡張性が容易であるという効果もある．
第１図は本発明によるＬＳＩ試験装置の一実施例を示す
系統図、第２図は第１図の装置の動作を説明するための
タイムチャート、第３図は従来のＬＳＩ試験装置を示す
系統図、第４図は第３図の装置の動作を説明するための
タイムチャートである。 １・・・被試験ＬＳＩ，３・・・テストステーション、
４・・・ＤＵＴボード、５・・・自動ハンドラ、６・・
・コントローラ、７・・・ＤＣモジュール、８・・・Ａ
Ｃモジュール、９・・・デジタルモジュール、１１・・
・プロセッサ、１２・・・ＤＣテスタ、ｌ３・・・ＡＣ
テスタ、１４・・・デジタルテスタ、ｌ５・・・搬送ラ
イン。
系統図、第２図は第１図の装置の動作を説明するための
タイムチャート、第３図は従来のＬＳＩ試験装置を示す
系統図、第４図は第３図の装置の動作を説明するための
タイムチャートである。 １・・・被試験ＬＳＩ，３・・・テストステーション、
４・・・ＤＵＴボード、５・・・自動ハンドラ、６・・
・コントローラ、７・・・ＤＣモジュール、８・・・Ａ
Ｃモジュール、９・・・デジタルモジュール、１１・・
・プロセッサ、１２・・・ＤＣテスタ、ｌ３・・・ＡＣ
テスタ、１４・・・デジタルテスタ、ｌ５・・・搬送ラ
イン。
Claims (1)
- ＬＳＩの電気的特性を試験する装置において、被試験
ＬＳＩの各試験項目毎に設けられたコントローラおよび
テストステーションと、各々のコントローラへ制御プロ
グラムを転送するプロセッサと、各々のテストステーシ
ョンに被試験ＬＳＩを自動的に出し入れする搬送手段と
を備え、各々のテストステーションは独立に試験を行な
うことを特徴とするＬＳＩ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152658A JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Ｌｓｉ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152658A JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Ｌｓｉ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0317575A true JPH0317575A (ja) | 1991-01-25 |
Family
ID=15545251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152658A Pending JPH0317575A (ja) | 1989-06-14 | 1989-06-14 | Ｌｓｉ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0317575A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05138285A (ja) * | 1991-11-22 | 1993-06-01 | Shinjiyou Seisakusho:Yugen | ドリル部付きマンドレルの製造方法 |
| JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54123054A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Test piece processor |
| JPS5814547A (ja) * | 1981-07-16 | 1983-01-27 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路テスト・システム |
| JPS60120269A (ja) * | 1983-12-02 | 1985-06-27 | Toshiba Corp | 半導体テスト装置 |
| JPS6413477A (en) * | 1987-07-07 | 1989-01-18 | Nec Corp | Testing device for integrated circuit |
-
1989
- 1989-06-14 JP JP1152658A patent/JPH0317575A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54123054A (en) * | 1978-03-17 | 1979-09-25 | Fujitsu Ltd | Test piece processor |
| JPS5814547A (ja) * | 1981-07-16 | 1983-01-27 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路テスト・システム |
| JPS60120269A (ja) * | 1983-12-02 | 1985-06-27 | Toshiba Corp | 半導体テスト装置 |
| JPS6413477A (en) * | 1987-07-07 | 1989-01-18 | Nec Corp | Testing device for integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05138285A (ja) * | 1991-11-22 | 1993-06-01 | Shinjiyou Seisakusho:Yugen | ドリル部付きマンドレルの製造方法 |
| JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03128473A (ja) | 再構成可能論理検査装置 | |
| US7710136B2 (en) | Intergrated circuit self-test architecture | |
| JPH0317575A (ja) | Ｌｓｉ試験装置 | |
| US20150137839A1 (en) | Flexible test site synchronization | |
| CN105983538B (zh) | 一种高产能的测试分选机系统 | |
| US6678849B1 (en) | Semiconductor integrated circuit and test pattern generation method therefor | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
| JP2000353783A (ja) | 半導体装置 | |
| US20050010842A1 (en) | System and method for performing concurrent mixed signal testing on a single processor | |
| EP1271163A1 (en) | Methods and systems for testing electronic devices | |
| JP2633980B2 (ja) | デジタル・アナログ混在のｌｓｉ | |
| JP2000221242A (ja) | 半導体試験装置 | |
| JPS6347680A (ja) | Ｉｃテスト装置 | |
| JP2001004716A (ja) | Ｌｓｉの検査方法 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| US7188044B1 (en) | World-wide distributed testing for integrated circuits | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JP2737911B2 (ja) | 装置検査システム | |
| JPH02310478A (ja) | 半導体検査装置 | |
| JPS62280662A (ja) | 半導体装置の測定装置の測定精度管理方法 | |
| JPS60136234A (ja) | 半導体集積回路の試験装置 | |
| JPS5969941A (ja) | 集積回路の試験装置 | |
| JPH0235382A (ja) | 集積回路の検査プログラムの作成方法及び集積回路の検査方法 | |
| JPH0955409A (ja) | 半導体素子の検査方法および装置 |