CN110286308A - 一种压接型单芯片的测试装置 - Google Patents
一种压接型单芯片的测试装置 Download PDFInfo
- Publication number
- CN110286308A CN110286308A CN201910569128.2A CN201910569128A CN110286308A CN 110286308 A CN110286308 A CN 110286308A CN 201910569128 A CN201910569128 A CN 201910569128A CN 110286308 A CN110286308 A CN 110286308A
- Authority
- CN
- China
- Prior art keywords
- chip
- electrode
- crimp type
- insulating flange
- test device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种压接型单芯片的测试装置。通过两个行程导柱使得上电极和下电极保持相对位置固定,避免出现旋转,即芯片门极区域与门极顶针、芯片发射极区域与发射极电极之间保持相应位置不变,实现准确压接,避免了其它区域误接地,造成芯片绝缘能力的损失,同时结合弹簧结构,使得在弹簧松弛状态下门极顶针超出发射极电极所在平面,而在弹簧压紧状态下门极顶针外侧与发射极电极处于同一平面,从而在试验的过程中门极顶针可以紧密可靠地压接在单芯片的门极区域,避免刚性接触导致平面翘角造成门极区域的虚接,实现了压接型单芯片的绝缘特性的测量和诊断。
Description
技术领域
本发明涉及半导体器件测量领域,特别涉及一种压接型单芯片的测试装置。
背景技术
高压大功率IGBT器件(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)是制造各类高压大容量电力换流和控制设备的核心器件,已经成为支撑特高压直流输电技术、柔性直流输电等技术以及智能电网发展的基础器件,广泛使用于新能源电力汇集与并网、交直流输电与组网、电力灵活应用的全过程。压接型IGBT器件具有双面散热、失效短路、易于串联等优点,更适合智能电网中的各类高压大容量电力换流和控制装备的应用工况。
针对电力系统的应用工况,需要保证器件在运行过程中具有较高的可靠性,而器件的耐压可靠性是器件必须通过的一项基本要求。为了制造耐压性能优良的器件,不仅需要保证器件的耐压特性合格,还需要保证器件在高温等环境下耐压可靠。耐压可靠性主要是指器件在反偏电压作用及温度作用下器件的泄漏电流是否能够满足要求。目前研究发现,器件在高温作用下耐压的可靠性已成为器件研发的关键制约因素。因此,亟待研究芯片终端及其封装结构对器件耐压可靠性的影响机制,以为压接型IGBT器件芯片终端及其封装结构的设计提供科学与技术的基础。
探究压接型IGBT器件整体在高温作用下的电压耐受能力,需要分别针对单芯片、子模组、器件的绝缘特性都需要进行测量和诊断。目前针对器件、子模组层面都存在相应的装置进行耐压可靠性的研究,针对单芯片的装置还存在空白。因此需要一个针对IGBT单芯片的可靠性研究的装置,为掌握IGBT芯片在高温反偏试验中的耐压特性与失效机理提供支撑。
发明内容
本发明的目的是提供一种压接型单芯片的测试装置,以实现压接型单芯片的绝缘特性的测量和诊断。
为实现上述目的,本发明提供了如下方案:
本发明提供一种压接型单芯片的测试装置,所述测试装置包括:
上电极、下电极和和两个行程导柱;
所述上电极包括低压电极、上绝缘法兰、发射极电极、弹簧结构和门极顶针;
所述下电极包括下绝缘法兰和高压电极;
所述低压电极通过均匀分布的螺母固定在所述上绝缘法兰的上表面;
所述发射极电极的上端从所述上绝缘法兰的下表面穿过所述上绝缘法兰与所述低压电极通过第一定位孔固定连接;
所述门极顶针通过所述弹簧结构连接在所述发射极电极的侧面;
所述高压电极通过均匀分布的螺母固定在所述下绝缘法兰的上表面;
所述上绝缘法兰和所述下绝缘法兰通过两个所述行程导柱连接;使用时,所述低压电极接地,所述高压电极接电源正极,将压接型单芯片放置在所述高压电极上,通过调整两个所述行程导柱使所述弹簧结构在松弛状态下所述门极顶针超出发射极电极的下端所在的平面,所述弹簧结构在压紧状态下,所述门极顶针的下端与所述发射极电极的下端处于同一平面。
可选的,测试装置还包括加热台;
所述加热台从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
可选的,所述加热台包括加热盘和陶瓷片;
所述陶瓷片设置在所述加热盘和所述高压电极之间,所述加热台、所述陶瓷片和所述高压电极通过所述第二定位孔固定连接。
可选的,所述加热台还包括热电偶和控制器,所述热电偶与所述控制器连接,所述控制器与所述加热盘连接;所述热电偶用于测量加热盘的温度,并将加热盘的温度信息发送给所述控制器,所述控制器用于根据所述温度信息和用户设定的温度的差值,采用PID调节的方式,调节所述加热盘的加热温度。
可选的,所述测试装置还包括气压调节装置,所述气压调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
可选的,所述测试装置还包括机械压力调节装置,所述机械压力调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
可选的,所述行程导柱包括定位套和导柱;
所述定位套固定在所述下绝缘法兰的上表面;
所述导柱的一端通过螺栓固定在上所述上绝缘法兰的下表面,所述导柱的另一端套入所述定位套内。
可选的,所述高压电极的上表面设置有芯片凹槽。
可选的,所述压接型单芯片(压接型大功率器件)为压接型IGBT芯片或压接型FRD芯片。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明提供一种压接型单芯片的测试装置。通过两个行程导柱使得上电极和下电极保持相对位置固定,避免出现旋转,即芯片门极区域与门极顶针、芯片发射极区域与发射极电极之间保持相应位置不变,实现准确压接,避免了其它区域误接地,造成芯片绝缘能力的损失,同时结合弹簧结构,使得在弹簧松弛状态下门极顶针超出发射极电极所在平面,而在弹簧压紧状态下门极顶针外侧与发射极电极处于同一平面,从而在试验的过程中门极顶针可以紧密可靠地压接在单芯片的门极区域,避免刚性接触导致平面翘角造成门极区域的虚接,实现了压接型单芯片的绝缘特性的测量和诊断。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种压接型单芯片的测试装置的结构图;
图2为本发明提供的一种压接型单芯片的测试装置的剖视图;
图3为本发明提供的一种压接型单芯片的测试装置的仰视图;
图1-3中,1为低压电极、2为上绝缘法兰、3为发射极电极、4为弹簧结构、5为门极顶针、6为芯片凹槽、7为高压电极、8为下绝缘法兰、9为加热盘、10为陶瓷片、11为定位套、12为导柱。
具体实施方式
本发明的目的是提供一种压接型单芯片的测试装置,以实现压接型单芯片的绝缘特性的测量和诊断。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对发明作进一步详细的说明。
如图1-3所示,本发明提供一种压接型单芯片的测试装置,所述测试装置包括:上电极、下电极和和两个行程导柱。
所述上电极主要包括:低压电极1、上绝缘法兰2、发射极电极3、弹簧结构4与门极顶针5。
低压电极1通过均匀分布的螺母固定在上绝缘法兰上,连接测试低电位,即地,使得门极与发射极同时可靠接地。上绝缘法兰的材料为绝缘材料聚醚醚酮PEEK,主要起到绝缘和固定作用,通过螺母与行程导柱相连。
在压接型IGBT单芯片的高温反偏试验中,根据试验标准,应当将门极与发射极短接后可靠接地,但是单芯片本身尺寸较小,门极区域仅有一平方毫米左右,发射极与门极之间也仅由一条不足0.5毫米的场环隔开,因此需要将门极顶针5准确地压接在门极区域,避免将其他区域误操作接地,造成芯片绝缘能力的损失。为了将压接型单芯片(压接型IGBT单芯片或压接型FRD单芯片)的发射极与门极短接,构建IGBT的高温反偏试验回路,同时避免金属电极接触芯片上的门极与发射极之间的起到绝缘耐压作用的场环区域导致芯片绝缘性能劣化,发射极电极与门极顶针通过弹簧结构焊接相连,以便于固定电极与芯片的相对位置,实现可靠短接。弹簧结构为门极顶针留出了回弹裕量,避免发射极电极及门极顶针形成的平面与芯片接触面间产生平面倾角导致虚接,确保试验时门极接触的可靠性与稳定性。发射极电极与低压电极通过第一定位孔相连,使得发射极电极位置保持固定,不会发生位移。
下电极主要包括芯片凹槽6、高压电极7与下绝缘法兰8。下电极上有一个芯片凹槽6来固定芯片位置,芯片凹槽的下台阶深度为了确保芯片的集电极和发射极即高低电位两侧处于物理分隔状态,保持电气的绝缘,因此控制该深度小于芯片的厚度。现有IGBT芯片厚度约为1.3毫米,所以芯片凹槽的深度控制在0.5毫米。高压电极通过均匀分布的螺丝固定在下绝缘法兰上,连接测试高电位,为芯片施加电应力。高压电极底部有第二定位孔,可以与加热台相连或者与其他试验装置相连。下绝缘法兰的作用与上电极部分的上绝缘法兰相似,起到绝缘和固定作用,通过行程导柱相连将下电极固定在整体结构上,所用材料也是绝缘材料聚醚醚酮PEEK。
行程导柱主要包括:定位套11和导柱12。定位套固定在下电极的下绝缘法兰上,定位套配合导柱可以固定上电极和下电极的相对位置,消除轴向旋转产生电极与芯片之间的偏移带来的影响。导柱的上端通过螺母固定在上电极的上绝缘法兰上,下端套入定位套中,定位套留有一定的裕度因此导柱可以纵向活动,高温反偏试验开始前或结束后可以向外拔出,留出纵向操作空间来放入待试芯片或取出试验后芯片。高温反偏试验过程中行程导柱通过传导压力向下压紧对芯片、上下电极进行固定。在试验的过程中为了起到绝缘上下电极间高电压的作用,导柱和定位套的材料均为绝缘材料聚醚醚酮PEEK。
为了实现高温反偏测试,满足高温条件下的实验测试,所述测试装置还包括加热台;所述加热台从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
加热台主要包括:加热盘9与陶瓷片10。加热盘9的主要作用是将待测芯片加热至测试温度,加热盘具有数字控制加温的功能,温度范围从室温25℃到400℃可调,加热盘同时也有温度测量功能,可以在高温反偏试验过程中监测电极温度,并且根据测量温度与预设温度的对比变化调整加热。加热盘与陶瓷片与下电极金属部分的高压电极通过定位孔连在一起,形成热路为芯片加热。陶瓷片在加热盘与下电极之间,作为热的良导体与电的绝缘体,在保证加热效率的同时将加热盘与测试回路之间形成电气上的隔离。因为在高温反偏试验中的漏电流数值较小易受到外界影响,因而需要避免加热盘内部电路中用于加热的电流波动对芯片电气特性的测量产生干扰。
所述加热台还包括热电偶和控制器,所述热电偶与所述控制器连接,所述控制器与所述加热盘连接;所述热电偶用于测量加热盘的温度,并将加热盘的温度信息发送给所述控制器,所述控制器用于根据所述温度信息和用户设定的温度的差值,采用PID调节的方式,调节所述加热盘的加热温度。
利用下电极的高压电极7的第二定位孔可以与其他压接型电力电子器件绝缘试验装置配合,对待测芯片的试验环境中的气压、机械压力进行调节和测量。
具体的,为了对待测芯片的试验环境中的气压进行调节和测量。所述测试装置还包括气压调节装置,所述气压调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
为了对待测芯片的试验环境中的机械压力进行调节和测量。所述测试装置还包括机械压力调节装置,所述机械压力调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
(1)测试中保证门极与发射极的可靠短接。
在压接型IGBT单芯片的高温反偏试验中,根据试验标准,应当将门极与发射极短接后可靠接地,但是单芯片本身尺寸较小,门极区域仅有一平方毫米左右,发射极与门极之间也仅由一条不足0.5毫米的场环隔开,因此需要将门极顶针5准确地压接在门极区域,避免将其他区域误操作接地,造成芯片绝缘能力的损失。首先是通过定位套11和导柱12的配合使得上电极和下电极保持相对位置固定,避免出现旋转,即芯片门极区域与门极顶针、芯片发射极区域与发射极电极之间保持相应位置不变,实现准确压接。此外,利用了弹簧结构4,使得在弹簧松弛状态下门极顶针超出发射极电极3所在平面,而在弹簧压紧状态下门极顶针外侧与发射极电极处于同一平面,从而在试验的过程中门极顶针可以紧密可靠地压接在芯片的门极区域,避免刚性接触导致平面翘角造成门极区域的虚接。
(2)测试条件能满足各种工况需求。
测试条件能满足压接型单芯片进行高温反偏试验的各种实际工况的需求。
本产品自身可以进行加热温度的调节,根据不同芯片的优选结温确认加热温度,利用紧贴在高压电极7下的加热盘9,进行高效率的热传递,实现对芯片的加温。加热台的加热温度范围从室温到400摄氏度可调。
此外本产品可以配合其他试验装置进行气压、机械压力可调。利用上电极的低压电极1与下电极的高压电极7的定位孔可以与其他压接型电力电子器件绝缘试验装置配合,对待测芯片的试验环境中的气压、机械压力进行调节和测量。
(3)高电压强电场下温度的调节和测量。
在本产品中对被试芯片的温度控制与测量是通过加热盘9来实现的,加热盘内部有热电偶可以测量温度,加热盘的温度可以通过比例-积分-微分(PID)控制器进行调节。在加热的过程中,加热台尽可能地贴近被试芯片,中间由热阻较低的金属材料的高压电极7进行热传递。利用导热性能好、电气绝缘性能好的陶瓷片对加热盘进行绝缘保护,保证高温反偏测试的漏电流测量结果准确可靠不受加热盘中电流变化的影响,并且防止加热盘在高电压强电场下发生放电或击穿。
(4)测试对象覆盖IGBT和FRD等压接型单芯片。
测试对象不限于压接型IGBT单芯片,还可以实现压接型FRD等单芯片的高温反偏测试,这主要通过发射极电极3与门极顶针5以及高压电极7的配合可以实现。IGBT的高温反偏测试,可利用门极顶针与弹簧结构连接至发射极电极将门极与发射极可靠短接进行试验,而只有两个电极的FRD的高温反偏也可在本产品进行试验。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
Claims (9)
1.一种压接型单芯片的测试装置,其特征在于,所述测试装置包括:上电极、下电极和和两个行程导柱;
所述上电极包括低压电极、上绝缘法兰、发射极电极、弹簧结构和门极顶针;
所述下电极包括下绝缘法兰和高压电极;
所述低压电极通过均匀分布的螺母固定在所述上绝缘法兰的上表面;
所述发射极电极的上端从所述上绝缘法兰的下表面穿过所述上绝缘法兰与所述低压电极通过第一定位孔固定连接;
所述门极顶针通过所述弹簧结构连接在所述发射极电极的侧面;
所述高压电极通过均匀分布的螺母固定在所述下绝缘法兰的上表面;
所述上绝缘法兰和所述下绝缘法兰通过两个所述行程导柱连接;使用时,所述低压电极接地,所述高压电极接电源正极,将压接型单芯片放置在所述高压电极上,通过调整两个所述行程导柱使所述弹簧结构在松弛状态下所述门极顶针超出发射极电极的下端所在的平面,所述弹簧结构在压紧状态下,所述门极顶针的下端与所述发射极电极的下端处于同一平面。
2.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,测试装置还包括加热台;
所述加热台从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
3.根据权利要求2所述的压接型单芯片的测试装置,其特征在于,所述加热台包括加热盘和陶瓷片;
所述陶瓷片设置在所述加热盘和所述高压电极之间,所述加热台、所述陶瓷片和所述高压电极通过所述第二定位孔固定连接。
4.根据权利要求3所述的压接型单芯片的测试装置,其特征在于,所述加热台还包括热电偶和控制器,所述热电偶与所述控制器连接,所述控制器与所述加热盘连接;所述热电偶用于测量加热盘的温度,并将加热盘的温度信息发送给所述控制器,所述控制器用于根据所述温度信息和用户设定的温度的差值,采用PID调节的方式,调节所述加热盘的加热温度。
5.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,所述测试装置还包括气压调节装置,所述气压调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
6.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,所述测试装置还包括机械压力调节装置,所述机械压力调节装置从所述下绝缘法兰的下表面穿过所述下绝缘法兰与所述高压电极通过第二定位孔固定连接。
7.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,所述行程导柱包括定位套和导柱;
所述定位套固定在所述下绝缘法兰的上表面;
所述导柱的一端通过螺栓固定在上所述上绝缘法兰的下表面,所述导柱的另一端套入所述定位套内。
8.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,所述高压电极的上表面设置有芯片凹槽。
9.根据权利要求1所述的压接型单芯片的测试装置,其特征在于,所述压接型单芯片为压接型IGBT单芯片或压接型FRD单芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910569128.2A CN110286308A (zh) | 2019-06-27 | 2019-06-27 | 一种压接型单芯片的测试装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910569128.2A CN110286308A (zh) | 2019-06-27 | 2019-06-27 | 一种压接型单芯片的测试装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110286308A true CN110286308A (zh) | 2019-09-27 |
Family
ID=68019937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910569128.2A Pending CN110286308A (zh) | 2019-06-27 | 2019-06-27 | 一种压接型单芯片的测试装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110286308A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111458623A (zh) * | 2020-04-17 | 2020-07-28 | 全球能源互联网研究院有限公司 | 一种半导体芯片的测试装置 |
CN112462221A (zh) * | 2020-11-05 | 2021-03-09 | 清华大学 | 一种用于压接式半导体的高温老化失效的模拟测试装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102539992A (zh) * | 2010-09-30 | 2012-07-04 | 富士电机株式会社 | 半导体测试装置、测试电路连接装置和测试方法 |
JP5504546B1 (ja) * | 2012-12-04 | 2014-05-28 | 株式会社東京精密 | プローバ |
CN104882388A (zh) * | 2014-02-27 | 2015-09-02 | 西安永电电气有限责任公司 | 基于dbc基板的子单元耐压检测系统及方法 |
CN107728032A (zh) * | 2016-08-16 | 2018-02-23 | 株洲中车时代电气股份有限公司 | 一种压接型功率半导体器件的测试装置 |
CN107873080A (zh) * | 2015-01-23 | 2018-04-03 | 三菱电机株式会社 | 半导体装置评价用工具、半导体装置评价装置及半导体装置评价方法 |
CN109298305A (zh) * | 2017-07-24 | 2019-02-01 | 株洲中车时代电气股份有限公司 | 一种针对压接式 igbt 模块子模组的测试装置及方法 |
CN109406961A (zh) * | 2018-10-26 | 2019-03-01 | 华北电力大学 | 一种电力电子器件绝缘试验装置 |
-
2019
- 2019-06-27 CN CN201910569128.2A patent/CN110286308A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102539992A (zh) * | 2010-09-30 | 2012-07-04 | 富士电机株式会社 | 半导体测试装置、测试电路连接装置和测试方法 |
JP5504546B1 (ja) * | 2012-12-04 | 2014-05-28 | 株式会社東京精密 | プローバ |
CN104882388A (zh) * | 2014-02-27 | 2015-09-02 | 西安永电电气有限责任公司 | 基于dbc基板的子单元耐压检测系统及方法 |
CN107873080A (zh) * | 2015-01-23 | 2018-04-03 | 三菱电机株式会社 | 半导体装置评价用工具、半导体装置评价装置及半导体装置评价方法 |
CN107728032A (zh) * | 2016-08-16 | 2018-02-23 | 株洲中车时代电气股份有限公司 | 一种压接型功率半导体器件的测试装置 |
CN109298305A (zh) * | 2017-07-24 | 2019-02-01 | 株洲中车时代电气股份有限公司 | 一种针对压接式 igbt 模块子模组的测试装置及方法 |
CN109406961A (zh) * | 2018-10-26 | 2019-03-01 | 华北电力大学 | 一种电力电子器件绝缘试验装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111458623A (zh) * | 2020-04-17 | 2020-07-28 | 全球能源互联网研究院有限公司 | 一种半导体芯片的测试装置 |
CN111458623B (zh) * | 2020-04-17 | 2022-03-11 | 全球能源互联网研究院有限公司 | 一种半导体芯片的测试装置 |
CN112462221A (zh) * | 2020-11-05 | 2021-03-09 | 清华大学 | 一种用于压接式半导体的高温老化失效的模拟测试装置 |
CN112462221B (zh) * | 2020-11-05 | 2022-06-17 | 清华大学 | 一种用于压接式半导体的高温老化失效的模拟测试装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donzel et al. | Nonlinear resistive electric field grading Part 2: Materials and applications | |
CN107728032B (zh) | 一种压接型功率半导体器件的测试装置 | |
CN110286308A (zh) | 一种压接型单芯片的测试装置 | |
CN107991597A (zh) | 一种igbt可靠性测试的控制方法、装置及系统 | |
CN104730295A (zh) | 一种smd封装半导体器件热阻测试夹具 | |
CN108572306A (zh) | 逆导型igbt的热阻测试电路和方法 | |
CN104303063B (zh) | 用于测定功率电子装置的半导体器件的温度标定特征曲线的方法和装置 | |
CN204479621U (zh) | 一种smd封装半导体器件热阻测试夹具 | |
CN208985023U (zh) | 一种半导体芯片温控装置 | |
CN109991522A (zh) | 一种评估半导电屏蔽材料发射性能的测试装置及评估方法 | |
CN115561601A (zh) | 一种压接型igbt子模组测试适配器及测试设备 | |
CN117310433A (zh) | 一种功率半导体器件的失效测试装置 | |
KR102476452B1 (ko) | 사이리스터 및 열 스위치 디바이스 및 그 조립 기술 | |
CN116008785A (zh) | 一种GaAs pHEMT芯片结温测试装置和测试方法 | |
CN107534388A (zh) | 电力转换装置 | |
CN205645798U (zh) | 电磁加热烹饪电器的电子元件散热结构及电磁加热烹饪电器 | |
US8884383B2 (en) | Semiconductor device and method of testing the same | |
CN112798126B (zh) | 一种高灵敏度的碳化硅可集成温度传感器 | |
CN208672747U (zh) | 固体电介质极化去极化电流测量装置 | |
Biswas et al. | A non-invasive method to extract the junction temperature of IGBT | |
CN208399583U (zh) | 强场下绝缘介质极化电流和去极化电流测量系统 | |
Mustafa et al. | Electrical integrity tests and analysis of low voltage photovoltaic cable insulation under thermal stress | |
CN106898581B (zh) | 一种功率器件 | |
Heimler et al. | Influence of the Gate Voltage during On-Time on the Power Cycling Capability of SiC MOSFETs | |
CN111025104A (zh) | 温度可调的聚合物电树枝生长观测系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190927 |