JP6154254B2 - 高圧／低圧混載型ハイブリッド集積回路 - Google Patents

Description

本発明は高圧／低圧混載型ハイブリッド集積回路に関する。

例えば、近年の電気自動車やハイブリッド車においては、車両推進用のエネルギー源として、例えば２００Ｖ程度の高電圧の電力を扱う必要がある。したがって、車両上で高電圧による感電を防止したり、漏電による故障の発生を防止する必要がある。そのため、例えば高電圧の電源ラインと車体アース等との間の電気絶縁性が維持されているか否かを確認するために地絡抵抗を計測する必要がある。また、２００Ｖ等の高電圧を扱う装置および１２Ｖ等の低電圧を扱う装置のそれぞれにおいて、故障の有無を検出する必要もある。

例えば、特許文献１および特許文献２に開示されているような電子装置を車両に搭載することにより、車両上で地絡抵抗を計測することができる。地絡抵抗を計測するような電子装置は、高電圧を扱う電気回路と低電圧を扱う電気回路との両方を必要とする。

特許文献１および特許文献２においては、高圧回路と低圧回路とを混載したハイブリッド集積回路（ＩＣ）を用いて電子装置を構成している。また、このハイブリッド集積回路では、矩形形状のＩＣ基板の面の左半分程度の領域に高圧系回路を配置し、右半分程度の領域に低圧系回路を配置している。

特開２０１１−１３４７５６号公報 特開２０１３−１２５１４号公報

特許文献１および特許文献２に開示されているハイブリッド集積回路は、デュアルインラインパッケージ（ＤＩＰ）の形態で構成されている。すなわち、矩形状のＩＣ基板の２つの長辺それぞれに端子群が配置されている。所定の回路基板にこのＤＩＰハイブリッド集積回路を実装する際には、端子群の全ての端子がそれぞれ前記回路基板に挿入あるいは表面に当接した状態で実装される。つまり、ＩＣ基板の面は前記回路基板の面と平行になるように配置される。

しかしながら、デュアルインラインパッケージの形態にした場合には、ハイブリッド集積回路が大型であるため、実装対象の回路基板も更に大型化してしまう。このため、装置全体が大型になるのは避けられない。

そこで、デュアルインラインパッケージの代わりにシングルインラインパッケージ（ＳＩＰ）の形態を採用することが考えられる。すなわち、ＩＣ基板の１つの辺に沿って端子群を１列に並べて配置する。所定の回路基板にこのＤＩＰハイブリッド集積回路を実装する際には、１列の全ての端子がそれぞれ前記回路基板に挿入あるいは表面に当接した状態で実装される。つまり、ＳＩＰのハイブリッド集積回路は前記回路基板の実装面に対して垂直な方向に起立した状態で実装される。

しかし、従来のＤＩＰハイブリッド集積回路をＳＩＰの形態に変更しただけでは、様々な課題が生じる可能性がある。例えば、図３に示すように集積回路１０の高さＨｉｃの寸法が比較的大きくなるので、回路基板１１の実装面から集積回路１０の頂部１０ａまでの距離が大きくなる。つまり、高電圧を扱う回路は高耐圧にするために大型の電子部品を採用しなければならず、しかも高電圧を扱う回路と低電圧を扱う回路との間の電気絶縁性を確保するために両者の距離を所定以上離間させる必要があるため、回路部品を配置する場合の制約が非常に大きく、回路の構成の変更が難しい。

図３に示すように高さＨｉｃの寸法が大きいＳＩＰの形態の集積回路１０を採用する場合には、高さ制限のあるような箇所には装置を実装できなくなり、実装する空間の自由度が低くなる。すなわち、車両上の狭い空間に装置を実装することが困難になる。

また、回路基板１１の実装面から集積回路１０の頂部１０ａまでの距離が大きい場合には、車体から受ける機械振動によって振動が生じやすく、耐振動性の低下により故障が生じやすくなる。特に、高電圧を扱う回路は大型あるいは重量の大きい複数の電子部品を含むため、機械振動の影響をより受けやすくなる。更に、高電圧を扱う回路が機械的に振動すると、この回路と周囲の部材との間で干渉が生じて漏電などの事態が生じる可能性も考えられる。また、集積回路１０の機械振動を減らすために、特別な機械部品を追加したり、構造が複雑化したり、接着行程などの特別な作業が必要になる可能性もある。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、比較的狭い空間に実装することが可能であり、しかも外部からの機械振動の影響を受けにくく、周囲の部材との干渉や漏電などの可能性を低減することが可能な高圧／低圧混載型ハイブリッド集積回路を提供することにある。

前述した目的を達成するために、本発明に係る高圧／低圧混載型ハイブリッド集積回路は、下記（１）〜（３）を特徴としている。
（１） 電気回路と、
前記電気回路が実装されたＩＣ基板と、
前記電気回路に接続され、前記ＩＣ基板に設けられた複数の端子と、
を備え、
前記複数の端子が回路基板に接続され、前記回路基板に対して前記ＩＣ基板が起立した状態で前記回路基板に実装可能な高圧／低圧混載型ハイブリッド集積回路であって、
前記ＩＣ基板の面が長方形状に形成され、
前記ＩＣ基板の一方の長辺の端部に沿って前記複数の端子が１列に並んで配置され、
前記ＩＣ基板の長辺の中央に近い領域に、高電圧を扱う第１の電気回路部が配置され、
前記ＩＣ基板の長辺の中央よりも一方の短辺に近い領域に、低電圧を扱う第２の電気回路部が配置され、
前記ＩＣ基板の長辺の中央よりも他方の短辺に近い領域に、低電圧を扱う第３の電気回路部が配置され、
前記第１の電気回路部と前記第２の電気回路部との間、並びに前記第１の電気回路部と前記第３の電気回路部との間に、相互の電気絶縁性を確保するための間隔が設けられている、
こと。
（２） 上記（１）の構成の高圧／低圧混載型ハイブリッド集積回路であって、
前記第１の電気回路部を構成する複数の電子部品が、前記ＩＣ基板の２つの面それぞれに配置されている、
こと。
（３） 上記（１）または（２）の構成の高圧／低圧混載型ハイブリッド集積回路であって、
前記第１の電気回路部は、高耐圧のキャパシタと、前記キャパシタに対する充電及び放電を制御可能な複数のスイッチングデバイスとを含み、前記スイッチングデバイスは、内蔵された発光素子の発光に従って動作する、
こと。

上記（１）の構成の高圧／低圧混載型ハイブリッド集積回路によれば、第１の電気回路部、第２の電気回路部、及び第３の電気回路部が、回路基板の面と平行な方向に並ぶ。したがって、回路基板の面に対して垂直な方向の前記ＩＣ基板等の高さ（図３中のＨｉｃに相当）を小さくすることができる。そのため、この高圧／低圧混載型ハイブリッド集積回路を含む装置を狭い空間内に配置することが可能になる。また、外部から加わる機械振動の影響を受けにくくなる。また、第１の電気回路部と第２の電気回路部との間、並びに第１の電気回路部と第３の電気回路部との間に、十分な間隔が確保される。また、高耐圧にするために大型化した電子部品を含む前記第１の電気回路部が中央部に配置されるので、高電圧を扱う回路がその周辺と接触する可能性が小さくなり感電防止に役立つ。また、回路全体の重心が中央に近い位置に配置されるため、振動の影響を抑制できる。
上記（２）の構成の高圧／低圧混載型ハイブリッド集積回路によれば、ＩＣ基板の２つの面それぞれに電子部品が配置されるので、ＩＣ基板の面積の小さい領域内に、多くの電子部品を配置することが可能になる。また、回路全体の重心の位置をＩＣ基板の厚み方向の中央に近づけることができるため、重量バランスが改善され、振動の影響を抑制できる。
上記（３）の構成の高圧／低圧混載型ハイブリッド集積回路によれば、複数のスイッチングデバイスにより前記キャパシタの充電及び放電を制御できるので、地絡抵抗の測定などの動作が可能になる。また、前記スイッチングデバイスが内蔵された発光素子の発光に従って動作するので、回路中の高電圧系と低電圧系との間の電気絶縁が容易になる。

本発明の高圧／低圧混載型ハイブリッド集積回路によれば、比較的狭い空間に実装することが可能であり、しかも外部からの機械振動の影響を受けにくく、周囲の部材との干渉や漏電などの可能性を低減することが可能になる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１（ａ）及び図１（ｂ）は実施形態におけるハイブリッド集積回路の外観の具体例を示し、図１（ａ）はＩＣ基板の面を上方から見た正面図、図１（ｂ）は右側面図である。 図２は、実施形態のハイブリッド集積回路が搭載された回路基板を上方から見た平面図である。 図３は、従来のハイブリッド集積回路をＳＩＰ形式に変更した場合の回路配置例を示す正面図である。 図４は、実施形態のハイブリッド集積回路を含む回路基板全体の電気回路の構成例を示すブロック図である。

本発明の高圧／低圧混載型ハイブリッド集積回路に関する具体的な実施の形態について各図を参照しながら以下に説明する。

＜概要の説明＞
本実施形態では、車両に搭載される地絡抵抗計測装置に主要な構成要素として用いられるハイブリッド集積回路に本発明を適用する場合を想定している。したがって、用途や基本的な電気回路の構成については、例えば特許文献１に示されているハイブリッド集積回路と同等である。本実施形態における特徴的な構成は、ハイブリッド集積回路３０のＩＣ基板３３上の部品や各回路の配置状態にある。

＜外観の具体例＞
本実施形態におけるハイブリッド集積回路３０の外観の具体例を図１（ａ）及び図１（ｂ）に示す。図１（ａ）はＩＣ基板３３の面を上方から見た正面図、図１（ｂ）は右側面図である。また、本実施形態のハイブリッド集積回路３０が搭載された回路基板２０を上方から見た平面図を図２に示す。

図１（ａ）及び図１（ｂ）に示すように、ハイブリッド集積回路３０の基板であるＩＣ基板３３は、薄板状であり、長方形状の２面を有している。また、ＩＣ基板３３は電気絶縁性の材料により構成されており、厚み方向に対向する２つの面（表面／裏面）のそれぞれに回路パターンを形成する所定の金属導体パターンを有している。

ハイブリッド集積回路３０の電気回路を構成する各種電子部品は、ＩＣ基板３３の表面及び裏面の金属導体パターンの箇所に、例えばリフロー半田付けにより電気的に接続した状態で実装される。

図１（ａ）に示すように、長方形状のＩＣ基板３３の長辺２辺のうち一方の辺（下端）には、その端部に沿って、１列に配置された端子群３６が設けられている。また、長辺２辺のうち他方の辺（上端）には端子が存在しない。

つまり、このハイブリッド集積回路３０はシングルインラインパッケージ（ＳＩＰ）の形態で構成されており、ＩＣ基板３３の下端に１列に並んだ端子群３６が回路基板２０に形成された開口部（図示しない穴）に挿入され、あるいは表面に接触した状態で固定される。したがって、ハイブリッド集積回路３０を回路基板２０に実装した状態では、図２に示すように、ＩＣ基板３３の２面が回路基板２０の上面に対してほぼ垂直に起立した状態で配置される。

一方、ハイブリッド集積回路３０の内部の電気回路については、高圧系回路３１と低圧系回路３２とが含まれている（図４参照）。また、図１（ａ）に示した構成においては、ＩＣ基板３３の長方形状の長辺の中央を中心とする領域に、第１の電気回路部である高圧系回路３１が配置されている。また、高圧系回路３１よりも左側の領域に第２の電気回路部３２ａが配置され、高圧系回路３１よりも右側の領域に第３の電気回路部３２ｂが配置されている。第２の電気回路部３２ａは、低圧系回路３２の一部分であり、低圧系回路３２の残りの部分が第３の電気回路部３２ｂである。

また、相互の電気絶縁性を確保するために、高圧系回路３１と第２の電気回路部３２ａとの間には、物理的に十分な間隔（距離）を設けてある。同様に、高圧系回路３１と第３の電気回路部３２ｂとの間にも十分な間隔を設けてある。

図１（ａ）に示す構成においては、第２の電気回路部３２ａ、高圧系回路３１、及び第３の電気回路部３２ｂが実装対象の回路基板２０の面と平行な方向に並んで配置される。この配置にすることによって、図１（ａ）に示すように回路基板２０の面から突出するハイブリッド集積回路３０の部分の高さ寸法（Ｈｉｃ）を効果的に抑制できる。高さ寸法（Ｈｉｃ）を低減することにより、回路基板２０及びハイブリッド集積回路３０を含む装置を車両上の狭い空間に配置可能になり、装置の配置に関する自由度が高まる。

また、図１（ａ）に示すようなシングルインラインパッケージ（ＳＩＰ）の形態では、ＩＣ基板３３の下端側に１列に並んだ端子群３６だけでハイブリッド集積回路３０を支持することになるため、ＤＩＰの場合と比べて外部から加わる機械振動の影響を受けやすくなる。しかし、高さ寸法（Ｈｉｃ）を低減することにより、機械振動の影響を減らすことができ、耐振動特性が改善される。したがって、機械振動の影響を減らすために支持用に特別な部材を追加する必要もないし、接着などの特別な作業行程を追加する必要もなくなる。

また、図１（ａ）に示すように高圧系回路３１には、フライングキャパシタＣ１、複数の光ＭＯＳ半導体リレーＳ１、Ｓ２などの電子部品が含まれている。このような電子部品は、高耐圧の必要性により、大型化したり重量が増えることは避けられない。しかし、図１（ａ）に示す構成では、大型の部品を含む高圧系回路３１をＩＣ基板３３の中央部に配置してあるので、ハイブリッド集積回路３０の重心位置をＩＣ基板３３の中央付近に近づけることができ、外部から加わる機械振動の影響を受けにくくなる。更に、高圧系回路３１が中央部に配置されているため、この高圧系回路３１と周囲の物体との間の距離を十分に離間させることが可能になる。つまり、高圧系回路３１と周囲の物体との干渉や接触を予防できるため、感電や漏電による故障を防止する効果が得られる。

また、図１（ｂ）及び図２に示すように、ハイブリッド集積回路３０のＩＣ基板３３には２つの面それぞれに電子部品（Ｓ１〜Ｓ４等）が配置されている。ＩＣ基板３３の両面に電子部品を配置することにより、重量の大きい高圧系回路３１の重心位置が、ＩＣ基板３３の厚み方向の中央に近づく。これにより、外部から加わる機械振動の影響をより受けにくくなる。

＜電気回路の構成例＞
本実施形態のハイブリッド集積回路３０を含む回路基板２０全体の電気回路の構成例を図４に示す。

図４に示した回路の基本的な構成や動作については、特許文献１などの従来例と同様である。したがって、図４に示した電気回路の各要素のうち、図１（ａ）及び図１（ｂ）に示した特徴的な構成との関連性を有する事項以外については詳細な説明を省略する。

図４及び図２に示すように、回路基板２０上には、高圧コネクタ２１、低圧コネクタ２２、インタフェース２３、電源回路２４、ハイブリッド集積回路３０などの電子部品が実装される。また回路の主要な構成要素はハイブリッド集積回路３０に内蔵されている。

図４に示すように、ハイブリッド集積回路３０内の電気回路は、高圧系回路３１と低圧系回路３２とに区分して管理する必要がある。すなわち、高圧系回路３１は高電圧（例えば２００Ｖ程度の電圧）を扱い、低圧系回路３２は低電圧（例えば５Ｖ程度の電圧）を扱うので、両者の回路が接近したり電気的に接触したりすると、漏電による回路の破壊などが生じるので、これを防止する必要がある。したがって、物理的に十分な距離を確保して両者の間隔をあけるように配置する必要がある。

高圧系回路３１には、図４に示すようにフライングキャパシタＣ１、複数の光ＭＯＳ半導体リレーＳ１〜Ｓ４、抵抗器Ｒ１〜Ｒ５、ダイオードなどの様々な電子部品が含まれている。フライングキャパシタＣ１は、高耐圧であることが要求されるので、比較的大型になる。また、光ＭＯＳ半導体リレーＳ１〜Ｓ４のそれぞれも高耐圧であり、比較的大型である。

また、図４においては簡略化して示してあるが、光ＭＯＳ半導体リレーＳ１〜Ｓ４の各々は、光ＭＯＳトランジスタ（ＦＥＴ）と発光ダイオードとの組み合わせとして構成されている。すなわち、発光ダイオードの発光する光により、光ＭＯＳトランジスタの通電のオンオフが変化する。つまり、光を用いてトランジスタを制御するので、通電側（高圧側）のスイッチである光ＭＯＳトランジスタと、制御側（低圧側）の発光ダイオードとを電気的に確実に絶縁することができ、高圧系と低圧系との分離が可能になる。したがって、光ＭＯＳ半導体リレーＳ１〜Ｓ４の光ＭＯＳトランジスタは高圧系回路３１に属しているが、発光ダイオードやこれと接続される回路パターンについては、低圧系回路３２に属している。また、光ＭＯＳトランジスタと発光ダイオードとの間には十分な距離が確保されている。

一方、低圧系回路３２には、図４に示すようにマイクロコンピュータ（ＣＰＵ）３４、ロジック回路３５などの電子部品が含まれている。マイクロコンピュータ３４は、ロジック回路３５を介して光ＭＯＳ半導体リレーＳ１〜Ｓ４を個別に所定のタイミングでオンオフするための制御信号を出力する。したがって、車両側の高電圧電源から高圧コネクタ２１に供給される電流に基づき、フライングキャパシタＣ１に対する充電及び放電が実施される。マイクロコンピュータ３４は、フライングキャパシタＣ１の充放電に伴って入力される信号の電圧をサンプリングし、電圧の計測結果に基づいて地絡抵抗を算出することができる。

図４に示す低圧系回路３２については、複数の部位、すなわち図１（ａ）に示す第２の電気回路部３２ａ及び第３の電気回路部３２ｂに区分することができる。例えば、４つの光ＭＯＳ半導体リレーＳ１〜Ｓ４のうち、Ｓ１及びＳ３の発光ダイオードの通電を制御する回路部品及び発光ダイオードの電極に接続された回路パターンを左側の第２の電気回路部３２ａに含め、Ｓ２及びＳ４を制御する回路部品及び回路パターンを右側の第３の電気回路部３２ｂに含めるような区分が考えられる。あるいは、４つの光ＭＯＳ半導体リレーＳ１〜Ｓ４の発光ダイオードの通電を制御する回路部品及び発光ダイオードの電極に接続された回路パターンを第２の電気回路部３２ａに含め、電圧を計測するための回路部品及びマイクロコンピュータ３４を第３の電気回路部３２ｂに含めるような区分も考えられる。なお、第２の電気回路部３２ａと第３の電気回路部３２ｂとの間の相互接続については、例えば端子群３６及び回路基板２０上の回路パターンを経由して電気的に接続することが想定される。

なお、図２に示した実装形態では、回路基板２０上で高圧コネクタ２１に近い位置にハイブリッド集積回路３０を配置してあるが、高圧コネクタ２１とハイブリッド集積回路３０とを互いに隣接あるいは密着させるような形態で配置することもできる。

また、ハイブリッド集積回路３０の高さ（Ｈｉｃ）が比較的小さいので、高圧コネクタ２１の位置とハイブリッド集積回路３０の位置とを重ね合わせて、高圧コネクタ２１の上側（Ｙ軸の正方向）にハイブリッド集積回路３０を配置するような実装形態も可能である。これにより、例えばこれらを接続するための回路パターンを短縮あるいは廃止したり、端子などの部品を減らすことも可能になり、回路基板２０の実装スペースを削減できる。また、高圧コネクタ２１とハイブリッド集積回路３０とを１回のリフロー半田付け行程だけで実装することも可能になり、実装作業の工程を簡略化することができる。

ここで、上述した本発明に係る高圧／低圧混載型ハイブリッド集積回路の実施形態の特徴をそれぞれ以下［１］〜［３］に簡潔に纏めて列記する。
［１］ 電気回路（高圧系回路３１、低圧系回路３２））と、
前記電気回路が実装されたＩＣ基板（３３）と、
前記電気回路に接続され、前記ＩＣ基板に設けられた複数の端子（端子群３６）と、
を備え、
前記複数の端子が回路基板（２０）に接続され、前記回路基板に対して前記ＩＣ基板が起立した状態で前記回路基板に実装可能な高圧／低圧混載型ハイブリッド集積回路（ハイブリッド集積回路３０）であって、
前記ＩＣ基板の面が長方形状に形成され、
前記ＩＣ基板の一方の長辺の端部に沿って前記複数の端子が１列に並んで配置され、
前記ＩＣ基板の長辺の中央に近い領域に、高電圧を扱う第１の電気回路部（高圧系回路３１）が配置され、
前記ＩＣ基板の長辺の中央よりも一方の短辺に近い領域に、低電圧を扱う第２の電気回路部（第２の電気回路部３２ａ）が配置され、
前記ＩＣ基板の長辺の中央よりも他方の短辺に近い領域に、低電圧を扱う第３の電気回路部（第３の電気回路部３２ｂ）が配置され、
前記第１の電気回路部と前記第２の電気回路部との間、並びに前記第１の電気回路部と前記第３の電気回路部との間に、相互の電気絶縁性を確保するための間隔が設けられている、
ことを特徴とする高圧／低圧混載型ハイブリッド集積回路。
［２］ 前記第１の電気回路部を構成する複数の電子部品が、前記ＩＣ基板の２つの面それぞれに配置されている、
ことを特徴とする［１］に記載の高圧／低圧混載型ハイブリッド集積回路。
［３］ 前記第１の電気回路部は、高耐圧のキャパシタ（フライングキャパシタＣ１）と、前記キャパシタに対する充電及び放電を制御可能な複数のスイッチングデバイス（光ＭＯＳ半導体リレーＳ１，Ｓ２，Ｓ３，Ｓ４）とを含み、前記スイッチングデバイスは、内蔵された発光素子の発光に従って動作する、
ことを特徴とする［１］または［２］に記載の高圧／低圧混載型ハイブリッド集積回路。

２０ 回路基板
２１ 高圧コネクタ
２２ 低圧コネクタ
２３ インタフェース
２４ 電源回路
３０ ハイブリッド集積回路
３１ 高圧系回路
３２ 低圧系回路
３２ａ 第２の電気回路部
３２ｂ 第３の電気回路部
３３ ＩＣ基板
３４ マイクロコンピュータ
３５ ロジック回路
３６ 端子群
Ｓ１，Ｓ２，Ｓ３，Ｓ４ 光ＭＯＳ半導体リレー
Ｃ１ フライングキャパシタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗器

Claims (3)

1. 電気回路と、
   前記電気回路が実装されたＩＣ基板と、
   前記電気回路に接続され、前記ＩＣ基板に設けられた複数の端子と、
   を備え、
   前記複数の端子が回路基板に接続され、前記回路基板に対して前記ＩＣ基板が起立した状態で前記回路基板に実装可能な高圧／低圧混載型ハイブリッド集積回路であって、
   前記ＩＣ基板の面が長方形状に形成され、
   前記ＩＣ基板の一方の長辺の端部に沿って前記複数の端子が１列に並んで配置され、
   前記ＩＣ基板の長辺の中央に近い領域に、高電圧を扱う第１の電気回路部が配置され、
   前記ＩＣ基板の長辺の中央よりも一方の短辺に近い領域に、低電圧を扱う第２の電気回路部が配置され、
   前記ＩＣ基板の長辺の中央よりも他方の短辺に近い領域に、低電圧を扱う第３の電気回路部が配置され、
   前記第１の電気回路部と前記第２の電気回路部との間、並びに前記第１の電気回路部と前記第３の電気回路部との間に、相互の電気絶縁性を確保するための間隔が設けられている、
   ことを特徴とする高圧／低圧混載型ハイブリッド集積回路。
2. 前記第１の電気回路部を構成する複数の電子部品が、前記ＩＣ基板の２つの面それぞれに配置されている、
   ことを特徴とする請求項１に記載の高圧／低圧混載型ハイブリッド集積回路。
3. 前記第１の電気回路部は、高耐圧のキャパシタと、前記キャパシタに対する充電及び放電を制御可能な複数のスイッチングデバイスとを含み、前記スイッチングデバイスは、内蔵された発光素子の発光に従って動作する、
   ことを特徴とする請求項１または２に記載の高圧／低圧混載型ハイブリッド集積回路。

Images