WO2008068994A1 - 試験装置及びデバイスインターフェイス - Google Patents

Abstract

　複数の被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する複数の試験モジュールと、複数の試験モジュールを搭載するテストヘッドと、テストヘッドと複数の試験モジュールとの間に設けられ、対応する被試験デバイスに接続されるテストヘッドのコネクタおよび試験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別情報出力部とをそれぞれ有し、対応する被試験デバイスおよび試験モジュールに応じて交換可能な複数のデバイスインターフェイス部と、複数の試験モジュールに接続され、試験モジュールを制御する制御装置とを備え、それぞれの試験モジュールは、識別情報を読み出す読出部と、識別情報を制御装置へと返送するコマンド処理部とを有する試験装置を提供する。

Description

明 細 書

試験装置及びデバイスインターフェイス

技術分野

[0001] 本発明は、試験装置およびデバイスインターフェイスに関する。特に本発明は、テ ストヘッドのコネクタおよび試験モジュールの間を接続するデバイスインターフェイス 部を備える試験装置に関する。文献の参照による組み込みが認められる指定国につ いては、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一 部とする。

1.特願 2006— 327421 出願曰 2006年 12月 4曰

背景技術

[0002] DUT (Device Under Test :被試験デバイス）を試験する試験装置が知られて いる。試験装置は、 DUTとの間で信号を入出力する試験モジュールと、試験モジュ ールを搭載するテストヘッドと、テストヘッドのコネクタと試験モジュールとの間を接続 するデバイスインターフェイス部とを備える（特許文献 1参照）。

特許文献 1 :特開 2006— 275986号公報

発明の開示

発明が解決しょうとする課題

[0003] ところで、搭載するデバイスインターフェイス部の種類を交換することができる試験 装置がある。例えば、試験モジュールと DUTとの間の配線長が異なる複数のデバイ スインターフェイス部を切り替えて搭載することができる試験装置がある。

[0004] このような試験装置おいては、テストヘッドに搭載されるデバイスインターフェイス部 の種類に応じて、制御プログラム（ユーザにより作製された試験プログラムおよび当該 試験装置を診断する診断プログラム）が切り替えられる。例えば、試験装置は、搭載 されたデバイスインターフェイス部の種類に応じて、試験信号の出力命令が発行され てから当該試験波形が DUTに到達するまでの遅延時間（システム遅延時間）の設定 が異なる複数の制御プログラムを切り替えて実行する。これにより、試験装置は、最 適なパラメータに設定された制御プログラムを実行して、試験および調整を行うことが できる。

[0005] しかしながら、このような試験装置は、デバイスインターフェイス部の種類の指定が ユーザにより行われるので、誤った制御プログラムが実行されてしまう可能性があった

[0006] そこで本発明の 1つの側面においては、上記の課題を解決することのできる試験装 置およびデバイスインターフェイスを提供することを目的とする。この目的は請求の範 囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発 明の更なる有利な具体例を規定する。

課題を解決するための手段

[0007] 即ち、本発明の第 1の形態によると、複数の被試験デバイスを試験する試験装置で あって、被試験デバイスとの間で信号を授受する複数の試験モジュールと、複数の 試験モジュールを搭載するテストヘッドと、テストヘッドと複数の試験モジュールとの 間に設けられ、対応する被試験デバイスに接続されるテストヘッドのコネクタおよび試 験モジュールの間を接続する配線と、当該デバイスインターフェイス部の種類を示す 識別情報を出力する識別情報出力部とをそれぞれ有し、対応する被試験デバイスお よび試験モジュールに応じて交換可能な複数のデバイスインターフェイス部と、複数 の試験モジュールに接続され、試験モジュールを制御する制御装置とを備え、それ ぞれの試験モジュールは、対応するデバイスインターフェイス部から識別情報を読み 出す読出部と、制御装置から対応するデバイスインターフェイス部の識別情報を返送 することを要求する要求コマンドを制御装置から受けたことに応じて、読出部により読 み出された識別情報を制御装置へと返送するコマンド処理部とを有する試験装置を 提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐ これらの特徴群のサブコンビネーションもまた、発明となりうる。

図面の簡単な説明

[0008] [図 1]図 1は、本発明の実施形態に係る試験装置の構成を DUTとともに示す。 （実施 例 1)

[図 2]図 2は、本発明の実施形態に係る試験モジュール、デバイスインターフェイス部 および制御装置の構成を示す。 （実施例 1)

園 3]図 3は、本発明の実施形態の第 1変形例に係る識別情報出力部および読出部 の構成を示す。 （実施例 1の第 1変形例）

園 4]図 4は、本発明の実施形態の第 2変形例に係る試験モジュールおよびデバイス インターフェイス部の構成を示す。 （実施例 1の第 2変形例）

園 5]図 5は、本発明の実施形態の第 3変形例に係る識別情報出力部および読出部 の構成を示す。 （実施例 1の第 3変形例）

[図 6]図 6は、本発明の実施形態の第 4変形例に係る試験モジュール、デバイスインタ 一フェイス部および制御装置の構成を示す。 （実施例 1の第 4変形例）

符号の説明

10 試験装置

12 ロードボード

14 試験モジュール

16 テストヘッド

18 デノ^:イスインターフエイスき

20 制御装置

22 コネクタ

32 配線

34 識別情報出力部

42 信号入出力部

44 読出部

46 コマンド処理部

52 試験部

54 診断部

56 コマンド送信部

58 判定部

62 メモリ 66 グランド

68 検出部

70 識別情報レジ

72 スィッチ部

74 ID記憶部

76 プルアップ部

82 信号線

84 グランド,線

90 才ン才フスィ;

92 抵抗

94 記憶装置

96 異常検出部

100 DUT

発明を実施するための最良の形態

[0010] 以下、発明の実施の形態を通じて本発明の一側面を説明するが、以下の実施形態 は請求の範囲に力、かる発明を限定するものではなぐ又実施形態の中で説明されて いる特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0011] 図 1は、本実施形態に係る試験装置 10の構成を DUT100とともに示す。試験装置

10は、複数の DUT100 (100— 1 100— 2) (Device Under Test :被試験デノ イス）を試験する。より詳しくは、試験装置 10は、試験信号を生成して各 DUT100に 供給し、各 DUT100が試験信号に基づいて動作した結果出力する出力信号が期待 値と一致するか否かに基づいて各 DUT100の良否を判断する。

[0012] 試験装置 10は、ロードボード 12と、複数の試験モジュール 14 (14 14 n · · ·

(nは 2以上の整数））と、テストヘッド 16と、複数のデバイスインターフェイス部 18 (18 —1 18 - 2, · · ·)と、制御装置 20とを備える。ロードボード 12は、複数の DUT100を 載置し、複数の試験モジュール 14のそれぞれと対応する DUT100との間を接続す

[0013] 各試験モジュール 14 (14 14 n、 · · ·） 、各試験モジュール 14は、例えば制 御装置 20から与えられた試験プログラムおよび試験データに基づいて対応する DU T100の試験を行うことを目的として、対応する DUT100との間で信号を授受する。 各試験モジュール 14は、一例として、試験プログラムにより定められたシーケンスに 基づいて試験データから試験信号を生成し、対応する DUT100の端子に試験信号 を供給する。さらに、試験モジュール 14は、対応する DUT100の端子から当該 DU T100が試験信号に基づいて動作した結果出力する出力信号を取得し、期待値と比 較する。そして、試験モジュール 14は、出力信号と期待値との比較結果を、試験結 果として制御装置 20に送信する。

[0014] テストヘッド 16は、複数の試験モジュール 14を搭載する。テストヘッド 16は、一例と して、筐体を有し、当該筐体の外側上部にロードボード 12を搭載し、当該筐体の内 部に複数の試験モジュール 14を搭載する。

[0015] 各デバイスインターフェイス部 18は、テストヘッド 16と複数の試験モジュール 14との 間に設けられる。各デバイスインターフェイス部 18は、テストヘッド 16のコネクタ 22と 、試験モジュール 14との間を電気配線を介して接続する。テストヘッド 16のコネクタ 2 2は、ロードボード 12を介して DUT100の端子と電気的に接続されている。 1つのデ バイスインターフェイス部 18は、 1つの試験モジュール 14が接続されてもよいし、 2以 上の試験モジュール 14が接続されてもよ!/、。

[0016] 制御装置 20は、複数の試験モジュール 14に接続され、試験モジュール 14を制御 する。制御装置 20は、一例として、テストヘッド 16と別体とされたコンピュータにより実 現されてよい。

[0017] 制御装置 20は、一例として、 DUT100の試験に用いる試験プログラムおよび試験 データを試験モジュール 14に格納する。次に、制御装置 20は、試験プログラムおよ び試験データに基づく試験の開始を試験モジュール 14に指示し、当該試験モジュ ール 14に試験を実行させる。そして、制御装置 20は、試験が終了したことを示す割 込みおよび試験結果等を試験モジュール 14から受信し、試験結果に基づ!/、て次の 試験を試験モジュール 14に行わせる。さらに、制御装置 20は、例えば試験に先立つ て、診断プログラムを実行することにより、当該試験モジュール 14が正常に動作して いるかを診断してもよい。 [0018] 以上のような構成の試験装置 10によれば、 DUT100を試験することができる。さら に、試験装置 10によれば、例えば試験に先立って各試験モジュール 14を診断し、 診断結果に応じた試験プログラムを選択して試験を実行させることができる。

[0019] ここで、試験装置 10は、対応する DUT100および試験モジュール 14に応じて交換 可能なデバイスインターフェイス部 18が搭載される。試験装置 10は、一例として、 D UT100の種類 (例えば、入出力信号の種類、ピン配置、信号処理内容の種類等）、 および、接続される試験モジュール 14の種類 (入力端子に入力される信号の種類、 出力端子から出力される信号の種類、端子配置等）に応じて、配線長および配線パ ターン等が異なるデバイスインターフェイス部 18が搭載されてよい。これにより、試験 装置 10によれば、 DUT100および試験モジュール 14に応じた最適な配線長および 配線パターンを有するデバイスインターフェイス部 18を搭載することができる。

[0020] 図 2は、本実施形態に係る試験モジュール 14、デバイスインターフェイス部 18およ び制御装置 20の構成を示す。各デバイスインターフェイス部 18は、配線 32と、識別 情報出力部 34とを有する。

[0021] 酉己線 32は、対応する DUT100に接続されるテストヘッド 16のコネクタ 22および試 験モジュール 14の間を接続する。配線 32は、一例として、試験モジュール 14のコネ クタと、テストヘッド 16のコネクタ 22との間を接続する同軸ケーブル等であってよい。 このような配線 32が設けられていることにより、信号入出力部 42は、対応する DUT1 00の所定の端子に試験信号を供給し、また、対応する DUT100の所定の端子から 出力された出力信号を入力することができる。

[0022] 識別情報出力部 34は、当該デバイスインターフェイス部 18の種類を示す識別情報 を出力する。例えば、当該デバイスインターフェイス部 18における配線長および配線 ノ^ーン等の種類毎に固有に設定された識別情報を出力する。識別情報出力部 34 は、一例として、 ROM等のメモリに格納されたバイナリデータの識別情報を、例えば パラレルバス、シリアルバス、 I2Cバス等を介して出力してよい。

[0023] 各試験モジュール 14は、信号入出力部 42と、読出部 44と、コマンド処理部 46とを 有する。なお、 1つのデバイスインターフェイス部 18に対して 2以上の試験モジュール 14が接続されている場合、 1つのデバイスインターフェイス部 18に接続された複数の 試験モジュール 14のうちの少なくとも 1つの代表となる試験モジュール 14が読出部 4 4およびコマンド処理部 46を有する。すなわち、代表以外の試験モジュール 14は、 読出部 44およびコマンド処理部 46を有さない。なお、代表の試験モジュール 14は、 本発明に係る試験モジュールの一例である。

[0024] 信号入出力部 42は、デバイスインターフェイス部 18の配線 32を介して、対応する DUT100に対して試験信号を出力する。さらに、信号入出力部 42は、デバイスイン ターフェイス部 18の配線 32を介して、 DUT100が試験信号に応じて出力する出力 信号を入力する。

[0025] 読出部 44は、対応するデバイスインターフェイス部 18の識別情報出力部 34から識 別情報を読み出す。読出部 44は、一例として、 ROM等のメモリに格納されたバイナ リデータの識別情報を、バス等を介して読み出してよい。

[0026] コマンド処理部 46は、制御装置 20から対応するデバイスインターフェイス部 18の 識別情報を返送することを要求する要求コマンドを制御装置 20から受ける。そして、 コマンド処理部 46は、要求コマンドを受けたことに応じて、読出部 44により読み出さ れた識別情報を制御装置 20へと返送する。コマンド処理部 46は、一例として、 PCI 等のバスを介して、制御装置 20との間でコマンドのやり取りをしてよい。要求コマンド を制御装置 20から受けると、識別情報の読出動作を読出部 44に実行させる。そして 、コマンド処理部 46は、読出部 44が読出動作を実行した結果得られた識別情報を 取得し、取得した識別情報を制御装置 20に返信してよ!/、。

[0027] 制御装置 20は、試験部 52と、診断部 54と、コマンド送信部 56と、判定部 58とを有 する。試験部 52は、 DUT100を試験する場合における制御を行う。制御装置 20は、 一例として、当該試験装置 10のユーザが作製した試験制御プログラムを当該制御装 置 20の CPUが実行することにより、試験部 52として機能する。試験部 52は、一例と して、 DUT100の試験に用いる試験プログラムおよび試験データを試験モジュール 14に格納し、試験プログラムおよび試験データに基づく DUT100の試験を試験モジ ユール 14に行わせる。

[0028] コマンド送信部 56は、接続されているデバイスインターフェイス部 18の識別情報を 返信することを要求する要求コマンドを制御対象の試験モジュール 14のコマンド処 理部 46へ送信する。コマンド送信部 56は、一例として、試験に先立って、要求コマン ドを制御対象の試験モジュール 14へ送信してよい。

[0029] 診断部 54は、当該試験装置 10を診断する場合における制御を行う。制御装置 20 は、一例として、診断プログラムを当該制御装置 20の CPUが実行することにより、診 断部 54として機能する。診断部 54は、例えば試験部 52による試験に先立って、試 験モジュール 14の動作を診断する。

[0030] 判定部 58は、当該試験装置 10を診断する場合において、デバイスインターフェイ ス部 18の種類の判定を行う。制御装置 20は、一例として、診断プログラムを当該制 御装置 20の CPUが実行することにより、判定部 58として機能する。判定部 58は、制 御対象の試験モジュール 14のコマンド処理部 46から返信された識別情報を取得す る。判定部 58は、制御対象の試験モジュール 14から返送された識別情報に基づレ、 て、制御装置 20上で実行されて制御対象の試験モジュール 14を制御する制御プロ グラムに適合するデバイスインターフェイス部 18が制御対象の試験モジュール 14に 接続されて!/、るか否かを判定する。

[0031] また、試験部 52は、一例として、デバイスインターフェイス部 18の種類に応じた複 数の試験制御プログラムを予め記憶してよい。そして、試験部 52は、試験時におい て、判定部 58により行われた判定の結果に応じて、制御対象の試験モジュール 14 力、ら返送された識別情報に対応付けられた 1つの試験制御プログラムを選択して実 行してよい。さらに、試験部 52は、一例として、試験モジュール 14に実行させるべき 試験プログラムとして、デバイスインターフェイス部 18の種類に応じた複数のプロダラ ムを予め記憶しておいてもよい。そして、試験部 52は、試験時において、判定部 58 により行われた判定の結果に応じて、制御対象の試験モジュール 14から返送された 識別情報に対応付けられた 1つの試験プログラムを選択して、対応する試験モジユー ル 14に供給してよい。

[0032] また、診断部 54は、一例として、デバイスインターフェイス部 18の種類に応じた複 数の診断プログラムを予め記憶してよい。そして、診断部 54は、診断時において、制 御対象の試験モジュール 14から返送された識別情報に対応付けられた診断プログ ラムを選択して実行し、識別情報により特定されるデバイスインターフェイス部 18およ び制御対象の試験モジュール 14を診断してよい。

[0033] 以上のような構成の試験装置 10によれば、当該試験装置 10において実行される 制御プログラム（試験プログラムおよび診断プログラム）に適合した種類のデバイスィ ンターフェイス部 18力 テストヘッド 16に接続されているか否か判定することができる 。これにより、試験装置 10によれば、誤った種類のデバイスインターフェイス部 18が 接続された状態で動作することを防止できる。さらに、試験装置 10によれば、テストへ ッド 16に接続されているデバイスインターフェイス部 18の種類に応じた制御プロダラ ム（試験プログラムおよび診断プログラム）を選択して、実行させること力 Sできる。これ により、試験装置 10によれば、テストヘッド 16に接続されているデバイスインターフエ イス部 18に適合した試験を行うことができる。

[0034] 図 3は、本実施形態の第 1変形例に係る識別情報出力部 34および読出部 44の構 成を示す。本変形例に係る試験装置 10は、図 1に示した試験装置 10と略同一の構 成および機能を取る。以下、図 1および図 2に示した部材と略同一の構成および機能 を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き説 明を省略する。

[0035] それぞれのデバイスインターフェイス部 18の識別情報出力部 34は、識別情報を記 憶した ROM等のメモリ 62を含む。それぞれの試験モジュール 14は、対応するデバ イスインターフェイス部 18上のメモリ 62を動作させる動作電圧を供給する。

[0036] それぞれの試験モジュール 14の読出部 44は、一例として、電圧源 64と、グランド 6 6と、検出部 68とを含んでよい。電圧源 64およびグランド 66は、対応するデバイスィ ンターフェイス部 18の識別情報出力部 34に含まれるメモリ 62に対して動作電圧を供 給する。検出部 68は、動作電圧が供給されたメモリ 62から、当該メモリ 62に記憶され た識別情報を読み出す。

[0037] このような試験装置 10によれば、それぞれのデバイスインターフェイス部 18から識 別情報を出力させることができる。さらに、このような試験装置 10によれば、デバイス インターフェイス部 18が電圧源等を備えなくてよいので、デバイスインターフェイス部 18を簡易な構成とすることができる。

[0038] 図 4は、本実施形態の第 2変形例に係る試験モジュール 14およびデバイスインター フェイス部 18の構成を示す。本変形例に係る試験装置 10は、図 1に示した試験装置 10と略同一の構成および機能を取る。以下、図 1および図 2に示した部材と略同一 の構成および機能を取る本変形例に係る部材については、以下、同一の符号を付け 、相違点を除き説明を省略する。

[0039] それぞれのデバイスインターフェイス部 18の識別情報出力部 34は、識別情報を記 憶した ROM等のメモリ 62を含む。メモリ 62は、第 1変形例に係るメモリ 62と同様に、 動作電圧が対応する試験モジュール 14から供給されてよい。

[0040] それぞれの試験モジュール 14は、識別情報レジスタ 70と、スィッチ部 72とを更に有 する。識別情報レジスタ 70は、読出部 44が読み出した識別情報を記憶する。

[0041] スィッチ部 72は、試験モジュール 14内の少なくとも 1つの信号入出力部 42に対応 して設けられる。スィッチ部 72は、対応するデバイスインターフェイス部 18から識別情 報を読み出す場合に、少なくとも 1つの信号入出力部 42をメモリ 62に接続し、対応 する DUT100を試験する場合に、少なくとも 1つの信号入出力部 42を配線 32を介し て DUT100に接続する。

[0042] 読出部 44は、識別情報を返送することを要求する要求コマンドの受信に先立って、 スィッチ部 72により少なくとも 1つの信号入出力部 42をメモリ 62に接続して少なくとも 1つの信号入出力部 42を介して識別情報を読み出す。そして、読出部 44は、読み 出した識別情報を識別情報レジスタ 70に格納する。コマンド処理部 46は、要求コマ ンドを制御装置 20から受けたことに応じて、識別情報レジスタ 70に格納された識別 情報を制御装置 20へと返送する。

[0043] このような試験装置 10によれば、信号入出力部 42を用いて識別情報を読み出すこ とができるので、読出部 44の構成を簡易にすることができる。また、試験装置 10によ れば、識別情報の要求コマンドの受信に先立ってデバイスインターフェイス部 18の 識別情報を予め読み出しておくので、読出部 44が信号入出力部 42による再度の読 み出しを fiわなくてよい。

[0044] 図 5は、本実施形態の第 3変形例に係る識別情報出力部 34および読出部 44の構 成を示す。本変形例に係る試験装置 10は、第 1変形例に係る試験装置 10と略同一 の構成および機能を取る。以下、図 1〜図 3に示した部材と略同一の構成および機 能を取る本変形例に係る部材については、以下、同一の符号を付け、相違点を除き 説明を省略する。

[0045] それぞれのデバイスインターフェイス部 18の識別情報出力部 34は、メモリ 62に代 えて、 ID記憶部 74を含む。 ID記憶部 74は、識別情報の各ビット（l m)に対応した 複数のオンオフスィッチ 90 (90— ;! 90— m)を含む。各オンオフスィッチ 90は、識 別情報の対応するビットの値に応じて、両端子間をオン (接続)またはオフ（開放)さ れる。各オンオフスィッチ 90は、一例として、識別情報における対応するビットが 1で ある場合にオフとなり、 0である場合にオンとなるように、ユーザにより設定されてよい

[0046] 各オンオフスィッチ 90の一方の端子は、識別情報の各ビット値を識別情報出力部 3 4から読出部 44へとパラレル伝送する複数の信号線 82 (82—；! 82— m)における 、対応するビット線に接続する。また、各オンオフスィッチ 90の他方の端子は、グラン ド 66が接続されたグランド線 84に接続される。

[0047] 読出部 44は、プルアップ部 76を更に含む。プルアップ部 76は、識別情報の各ビッ ト（；！〜 m)に対応した複数の抵抗 92 (92—；! 92— m)を含む。各抵抗 92の一方の 端子は、複数の信号線 82 (82—；! 82— m)における対応するビット線に接続する。 また、各抵抗 92の他方の端子は、電圧源 64に接続される。このようなプルアップ部 7 6は、オンオフスィッチ 90がオン (接続）とされている信号線 82をグランド電位とし、ォ ンオフスィッチ 90がオフ（開放）とされて!/、る信号線 82を電源電位とすることができる

[0048] 検出部 68は、複数の信号線 82 (86—；! 86— m)の電位を検出し、検出した電位 に応じて識別情報の各ビット値を判定する。検出部 68は、一例として、識別情報の各 ビットに対応する信号線 82の電位が電源電位であれば、当該ビットを 1と判定し、グ ランド電位であれば当該ビットを 0と判定する。

[0049] このようにそれぞれのデバイスインターフェイス部 18の識別情報出力部 34に含まれ る ID記憶部 74は、識別情報出力部 34と読出部 44とを接続する複数の信号線 82の それぞれの電位を、識別情報の各ビットの値に応じて定める。これにより、試験装置 1 0によれば、簡易な構成の識別情報出力部 34により、識別情報を出力させることがで きる。

[0050] なお、プルアップ部 76は、読出部 44に含まれることに代えて、識別情報出力部 34 に含まれてよい。また、図 4に示す試験装置 10において、識別情報出力部 34は、メ モリ 62に代えて、 ID記憶部 74を含んでよい。図 4に示す試験装置 10において識別 情報出力部 34が ID記憶部 74を含む場合、試験モジュール 14またはデバイスインタ 一フェイス部 18は、プルアップ部 76を更に含む。

[0051] 図 6は、本実施形態の第 4変形例に係る試験モジュール 14、デバイスインターフエ イス部 18および制御装置 20の構成を示す。本変形例に係る試験装置 10は、図 1に 示した試験装置 10と略同一の構成および機能を取る。以下、図 1および図 2に示し た部材と略同一の構成および機能を取る本変形例に係る部材については、以下、同 一の符号を付け、相違点を除き説明を省略する。

[0052] 制御装置 20は、判定部 58に代えて、記憶装置 94および異常検出部 96を更に有 する。記憶装置 94は、それぞれの試験モジュール 14に接続されるべきデバイスイン ターフェイス部 18を示す識別情報を記憶する設定ファイルを格納する。記憶装置 94 は、一例として、当該試験装置 10が搭載すべき試験モジュール 14、デバイスインタ 一フェイス部 18およびその他のハードウェアの間の構成および接続関係が記述され た設定ファイルを格納してょレ、。

[0053] 異常検出部 96は、制御対象の試験モジュール 14から返信された識別情報を取得 する。異常検出部 96は、記憶装置 94に格納された設定ファイルを検索して、制御対 象の試験モジュール 14に接続されるべきデバイスインターフェイス部 18の識別情報 を取得する。そして、異常検出部 96は、制御対象の試験モジュール 14から返送され た識別情報力 設定ファイルに格納された、制御対象の試験モジュール 14に接続さ れるべきデバイスインターフェイス部 18を示す識別情報と異なる場合に、誤ったデバ イスインターフェイス部 18が接続されている旨の異常を検出する。このような試験装 置 10によれば、デバイスインターフェイス部 18の誤接続を検出することができ、誤接 続をした状態での試験および診断を回避することができる。

[0054] 以上、本発明の一側面を実施の形態を用いて説明した力 本発明の技術的範囲 は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変 更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の 技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

請求の範囲

[1] 複数の被試験デバイスを試験する試験装置であって、

前記被試験デバイスとの間で信号を授受する試験モジュールと、

前記被試験デバイスに接続されるコネクタおよび前記試験モジュールの間を接続 する配線と、当該デバイスインターフェイス部の種類を示す識別情報を出力する識別 情報出力部とを有する交換可能なデバイスインターフェイス部と、

前記試験モジュールを制御する制御装置と

を備え、

前記試験モジュールは、

対応する前記デバイスインターフェイス部から前記識別情報を読み出す読出部と、 前記読出部により読み出された前記識別情報を前記制御装置へと返送するコマン ド処理部と

を有する試験装置。

[2] 複数の前記試験モジュールと、

前記複数の試験モジュールを搭載するテストヘッドと、

複数の前記デバイスインターフェイス部と

を更に備え、

前記デバイスインターフェイス部は、前記テストヘッドと前記複数の試験モジュール との間に設けられ、対応する前記被試験デバイスに接続される前記テストヘッドのコ ネクタおよび前記試験モジュールの間を接続する配線と、当該デバイスインターフエ イス部の種類を示す識別情報を出力する識別情報出力部とをそれぞれ有し、対応す る前記被試験デバイスおよび前記試験モジュールに応じて交換可能であり、 前記制御装置は、前記複数の試験モジュールに接続され、前記試験モジュールを 制御し、

前記コマンド処理部は、前記制御装置から対応する前記デバイスインターフェイス 部の前記識別情報を返送することを要求する要求コマンドを前記制御装置から受け たことに応じて、前記読出部により読み出された前記識別情報を前記制御装置へと 返送する 請求項 1に記載の試験装置。

[3] それぞれの前記デバイスインターフェイス部の前記識別情報出力部は、前記識別 情報を記憶したメモリを含む請求項 2に記載の試験装置。

[4] それぞれの前記試験モジュールは、対応する前記デバイスインターフェイス部上の 前記メモリを動作させる動作電圧を供給する請求項 3に記載の試験装置。

[5] それぞれの前記試験モジュールは、

対応する前記被試験デバイスに対して試験信号を出力し、前記被試験デバイスが 前記試験信号に応じて出力する出力信号を入力する複数の信号入出力部と、 対応する前記デバイスインターフェイス部から前記識別情報を読み出す場合に少 なくとも 1つの前記信号入出力部を前記メモリに接続し、対応する前記被試験デバィ スを試験する場合に前記少なくとも 1つの信号入出力部を前記被試験デバイスに接 続する切替部と

を更に有する請求項 4に記載の試験装置。

[6] それぞれの前記試験モジュールは、

前記読出部が読み出した前記識別情報を記憶する識別情報レジスタを更に有し、 前記読出部は、前記識別情報を返送することを要求する前記要求コマンドの受信 に先立って、前記切替部により前記少なくとも 1つの信号入出力部を前記メモリに接 続して前記少なくとも 1つの信号入出力部を介して前記識別情報を読み出して前記 識別情報レジスタに格納し、

前記コマンド処理部は、前記要求コマンドを前記制御装置から受けたことに応じて 、前記識別情報レジスタに格納された前記識別情報を前記制御装置へと返送する 請求項 5に記載の試験装置。

[7] それぞれの前記デバイスインターフェイス部の前記識別情報出力部は、前記識別 情報出力部と前記読出部とを接続する複数の信号線のそれぞれの電位を、前記識 別情報の各ビットの値に応じて定める請求項 2に記載の試験装置。

[8] 前記制御装置は、

前記要求コマンドを制御対象の前記試験モジュールへ送信するコマンド送信部と、 制御対象の前記試験モジュールから返送された前記識別情報に基づ!/、て、前記 制御装置上で実行されて制御対象の前記試験モジュールを制御する制御プロダラ ムに適合する前記デバイスインターフェイス部が制御対象の前記試験モジュールに 接続されてレ、るか否かを判定する判定部と

を有する請求項 2に記載の試験装置。

[9] 前記制御装置は、

前記要求コマンドを制御対象の前記試験モジュールへ送信するコマンド送信部と、 制御対象の前記試験モジュールから返送された前記識別情報に対応付けられた 診断プログラムを選択して実行し、前記識別情報により特定される前記デバイスイン ターフェイス部および制御対象の前記試験モジュールを診断する診断処理部と を有する請求項 2に記載の試験装置。

[10] 前記制御装置は、

それぞれの前記試験モジュールに接続されるべき前記デバイスインターフェイス部 を示す識別情報を記憶する設定ファイルを格納する記憶装置と、

前記識別情報を返送することを要求するコマンドを制御対象の前記試験モジユー ルへ送信するコマンド送信部と、

制御対象の前記試験モジュールから返送された前記識別情報が、前記設定フアイ ルに格納された、制御対象の前記試験モジュールに接続されるべき前記デバイスィ ンターフェイスを示す前記識別情報と異なる場合に、誤った前記デバイスインターフ ェイス部が接続されて!/、る旨の異常を検出する異常検出部と

を有する請求項 2に記載の試験装置。

[11] 被試験デバイスを試験する試験装置に用いられ、前記被試験デバイスとの間で信 号を授受する試験モジュールと、前記被試験デバイスに接続されるコネクタとの間を 接続する配線を有するデバイスインターフェイスであって、

前記デバイスインターフェイスの種類を識別し、前記試験モジュールによって読み 出される識別情報を出力する識別情報出力部を備えた、

デノ イスインターフェイス。

[12] 前記試験モジュール力 供給される動作電圧によって動作する、前記識別情報を 記憶したメモリを更に備える請求項 11に記載のデバイスインターフェイス。