KR102217002B1 - Ｈｉｌ 테스트를 위한 제어 시스템 및 방법 - Google Patents

Abstract

본 개시 내용에 따르면, HIL(Hardware-in-the-loop) 테스트를 위한 제어 시스템이 제공된다. HIL 테스트를 위한 제어 시스템은 테스트 대상 제어기와의 통신을 위한 제1 입출력 채널들 및 시뮬레이터와의 통신을 위한 제2 입출력 채널들을 구비하는 인터페이스 모듈 및 상기 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 채널 매핑 모듈을 포함하며, 상기 테스트 대상 제어기의 변경시, 상기 채널 매핑 모듈은 변경된 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성한다.

Description

ＨＩＬ 테스트를 위한 제어 시스템 및 방법{CONTROL SYSTEM FOR HIL TEST AND METHOD THEROF}

본 발명은 HIL 테스트를 위한 제어 시스템 및 방법에 관한 것으로, 상세하게는 HIL 테스트의 테스트 대상 제어기에 대응하도록 입출력 채널을 재구성하는 기술에 관한 것이다.

일반적으로 HIL(Hardware-in-the-loop) 안정성 및 신뢰성이 보장되어야 하는 철도, 전력 등과 같은 기간산업에서 대상 장비를 실시간으로 테스트하기 위해 적용될 수 있다. HIL 테스트를 위해서는 테스트 대상 제어기 또는 전체 시스템 및 HIL 시뮬레이터 간에 아날로그 및 디지털 입출력이 연결되어야 한다. 구체적으로 시뮬레이션 테스트의 입력하고자 하는 대상 장비(예를 들어, 제어기)가 교체되면, 각각의 기기를 연결하는 연결 장치(예를 들어, I/O 카드 또는 커넥터)를 교체하여야 한다. 또한, 필요에 따라 증폭기가 추가로 장착되어야 하며, 추가하고 HIL 테스트 대상이 단독으로 운전하지 못하는 경우 파워를 별도로 구성해야 한다. 즉, 종래의 방식은 테스트 대상이 변경될 때마다 새로운 테스트 환경을 구축하여야 한다. 이와 같이, HIL 테스트 대상이 바뀔 때마다 테스트 대상에 대응되는 하드웨어 또는 소프트웨어를 교체해야 하는 것은 시간 및 비용적으로 매우 비효율적이다. 그러므로 테스트 대상 장비와 독립적으로 테스트 환경을 변경 없이 이용할 수 있는 방안이 필요한 실정이다.

본 발명은 테스트 대상 제어기와 시뮬레이터 사이에 프로그래밍 가능한 HIL 테스트 제어 시스템을 제공하여, 테스트 환경 변화에 적응적으로 대응할 수 있는 시스템 및 방법을 제공하고자 한다.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제(들)로 제한되지 않으며, 언급되지 않은 또 다른 과제(들)은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 HIL 테스트 제어 시스템은 테스트 대상 제어기와의 통신을 위한 제1 입출력 채널들 및 시뮬레이터와의 통신을 위한 제2 입출력 채널들을 구비하는 인터페이스 모듈 및 상기 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 채널 매핑 모듈을 포함하며, 상기 테스트 대상 제어기의 변경시, 상기 채널 매핑 모듈은 변경된 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성할 수 있다.

또한, 상기 채널 매핑 모듈은, FPGA(Field Programmable Gate Array) 칩으로 구현될 수 있다.

또한, 상기 인터페이스 모듈은, 시뮬레이션 신호의 신호 강도를 증폭하는 증폭기를 더 포함할 수 있다.

또한, 상기 제1 입출력 채널들을 통해 상기 테스트 대상 제어기 및 상기 인터페이스 모듈 사이에서 통신이 이루어지도록 하기 위한 제1 I/O 커넥터를 더 포함할 수 있다.

또한, 상기 제2 입출력 채널들을 통해 상기 시뮬레이터 및 상기 인터페이스 모듈 사이에서 통신이 이루어지도록 하기 위한 제2 I/O 커넥터를 더 포함할 수 있다.

또한, 상기 제1 I/O 커넥터는, 복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 상기 채널 매핑 모듈은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑할 수 있다.

또한, 상기 제2 I/O 커넥터는, 복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 상기 채널 매핑 모듈은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 재구성된 상기 제2 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑할 수 있다.

또한, 상기 제1 I/O 커넥터와 상이한 커넥터 규격을 갖는 테스트 대상 제어기와의 통신을 위한 제3 I/O 커넥터를 더 포함할 수 있다.

또한, 상기 채널 매핑 모듈은 변경된 테스트 대상 제어기가 상기 제1 I/O 커넥터를 지원하는지 여부를 결정하고, 상기 제1 I/O 커넥터를 지원하지 않는 경우, 상기 제3 I/O 커넥터의 하나 이상의 IN 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 상기 제3 I/O 커넥터의 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑할 수 있다.

본 발명의 일 실시예에 따른 HIL 테스트 방법은, 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성을 확인하는 단계, 상기 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여, 상기 테스트 대상 제어기와의 통신을 위한 인터페이스 모듈의 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 단계, 상기 테스트 대상 제어기의 변경시, 변경된 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 인터페이스 모듈의 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성하는 단계 및 재구성된 상기 제1 입출력 채널들 및 시뮬레이터와의 통신을 위한 상기 인터페이스 모듈의 제2 입출력 채널들을 통해 HIL 테스트를 수행하는 단계를 포함할 수 있다.

또한, 상기 재구성하는 단계는, FPGA(Field Programmable Gate Array) 방식으로 구현되는 채널 매핑 모듈을 이용하여 상기 제1 입출력 채널들을 재구성하는 단계를 포함할 수 있다.

또한, 상기 재구성하는 단계는, 상기 변형된 테스트 대상 제어기 및 상기 인터페이스 모듈 간의 통신을 위한 제1 I/O 커넥터의 복수개의 IN 포트들 중 하나 이상의 IN 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 상기 제1 I/O 커넥터의 포트들 중 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑하는 단계를 포함할 수 있다.

또한, 상기 재구성하는 단계는, 상기 테스트 대상 제어기의 변경시, 변경된 테스트 대상 제어기가 제1 I/O 커넥터를 지원하는지 확인하는 단계; 상기 제1 I/O 커넥터를 지원하지 않는 경우, 제3 I/O 커넥터를 선택하는 단계; 및 상기 제3 I/O 커넥터의 하나 이상의 IN 포트 및 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널로 매핑하는 단계를 포함할 수 있다.

본 발명의 일 실시예에 따른 HIL 테스트를 위한 제어 시스템 및 방법은 테스트 대상 제어기와 시뮬레이터 사이에 프로그래밍 가능한 HIL 테스트 제어 시스템을 제공하여 테스트 대상별로 별도의 추가적인 하드웨어를 구성해야할 필요없이 소프트웨어적으로 채널을 구성할 수 있는 효과가 있다.

또한, 본 발명에 따르면 테스트 대상이 바뀌더라도 기존의 테스트 환경을 변경없이 이용할 수 있게 함으로써, HIL 테스트의 테스트 편의성을 높이고 테스트 비용 및 시간을 절약할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시예에 따른 HIL 테스트를 위한 시스템 구성을 나타낸 도면이다.
도 2는 본 발명의 다른 실시예에 따른 제어 시스템의 구성을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 HIL 테스트를 위한 제어 방법을 나타낸 순서도이다.
도 4는 도 3의 S130 단계를 보다 상세하게 도시한 순서도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

HIL 테스트를 위한 제어 시스템의 다른 목적들, 장점들 및 특징들은 다음의 첨부된 도면들을 참조하여 단지 예로서 제공된 예시적인 실시예들의 비-제한적인 설명들을 읽음으로써 더욱 명확해질 것이다.

이제 첨부된 도면들을 참조하여, 본 발명의 일 실시예에 따른 HIL 테스트를 위한 제어 시스템(10)이 설명될 것이다.

도 1은 본 발명의 일 실시예에 따른 HIL 테스트를 위한 제어 시스템(10)의 구성을 나타낸 도면이다.

도 1을 참조하면, HIL 테스트를 위한 시스템(10)은 제어 시스템(100) 및 사용자 단말(400)을 포함할 수 있으며, 제어 시스템(100)은 통신 채널(200, 300)을 통해 테스트 대상 제어기(230) 및 시뮬레이터(330)와 연결될 수 있다. 제어 시스템은 채널 매핑 모듈(105), 인터페이스 모듈(110) 및 I/O 커넥터들(120, 130)을 포함할 수 있다. 여기서 테스트 대상 제어기(230)는 HIL 테스트의 대상이 되는 장치로서, 철도 또는 전력망의 전력 계통에 설치되는 장비(예를 들어, 무효 전력보상 장치, 시스템 감시 장치 등)의 제어기일 수 있으나 이에 한정되지 않는다. 또한, 테스트 대상 제어기(230)는 자동차와 같은 동력 장치를 제어하기 위한 전자 제어 장치(ECU)일 수도 있다.

시뮬레이터(330)는 HIL 테스트를 위해 테스트 대상 제어기(230)로부터 제어 신호, 데이터 신호 등의 시뮬레이팅 대상이 되는 신호들을 전달받아 시뮬레이션 결과 데이터들을 생성할 수 있다. 시뮬레이터(330)는 테스트 대상 장치를 실시간 시뮬레이션할 수 있는 RTDS(Real-time Track Display System)일 수 있으나 이에 한정되는 것은 아니다. 시뮬레이터(330)는 테스트 대상 장비의 동작 상태를 구현할 수 있는 전용 소프트웨어를 포함하도록 구현될 수 있다. 사용자 단말(400)은 제어 시스템(100)과 연결되어 시뮬레이터(330)로부터 출력된 시뮬레이션 결과들을 수신할 수 있다. 사용자 단말(400)은 시뮬레이션 결과들을 조회 및 측정치들을 분석 및 평가할 수 있는 소프트웨어를 구비할 수 있다. 사용자 단말(400)은 데스크톱 컴퓨터, 노트북, 태블릿 또는 모바일폰과 같은 유/무선 통신 기능을 구비한 단말일 수 있다.

본 발명의 일 실시예에 따르면 제어 시스템(100)은 테스트 대상 제어기(230)와의 통신을 위한 제1 입출력 채널들(200) 및 시뮬레이터(330)와 통신을 위한 제2 입출력 채널들(300)을 구비할 수 있다. 채널 매핑 모듈(105)은 제1 입출력 채널들(200) 및 제2 입출력 채널들(300)의 입력 채널들 및 출력 채널들을 설정하도록 구성될 수 있다. 인터페이스 모듈(110)은 테스트 대상 제어기(230) 및 시뮬레이터(330)의 입/출력 신호들을 처리하고, I/O 커넥터들(120, 130)을 제어할 수 있다. 또한, 인터페이스 모듈(110), 시뮬레이터(330) 및/또는 테스트 대상 제어기(230) 사이의 인터페이스는 PCI 익스프레스(PCIE) 인터페이스, 또는 USB 인터페이스와 같은 범용 인터페이스로 구현될 수 있다. 또한, 구현 예에 따라 상기 인터페이스는 테스트 대상 제어기(230) 또는 시뮬레이터(330)의 규격에 따른 전용 인터페이스로 구현될 수도 있다. 본 발명의 일 실시예에 따르면 제어 시스템(100)은 테스트 대상 제어기(230) 및 인터페이스 모듈(110) 사이에서 제1 입출력 채널들(200)을 통한 통신이 이루어지도록 하기 위한 제1 I/O 커넥터(Input/Output Connector)(120)를 포함할 수 있다. 제1 입출력 채널(200)은 테스트 대상 제어기(230)로부터 제어 신호, 데이터 신호 등의 입력 신호들을 수신할 수 있으며, 데이터 요청 신호 등의 출력 신호들을 테스트 대상 제어기(230)로 송신할 수 있다. 제1 I/O 커넥터(120)는 복수의 입력(IN) 포트들 및 출력(OUT) 포트들을 포함할 수 있다. 제1 I/O 커넥터(120)는 구현 예에 따라 포트들로서 테스트 대상 제어기(210)의 I/O 커넥터(210)와 연결될 수 있는 소정 개수의 핀들(예를 들어, 16핀, 32핀, 64핀 등)을 가지도록 구현될 수 있다. 제1 I/O 커넥터(120)의 핀들은 전력 공급(VCC)핀, 그라운드(GNI)핀, 하나 이상의 입력 신호핀 및 하나 이상의 출력 신호핀을 포함할 수 있다. 후술할 바와 같이, 제1 I/O 커넥터(120)의 핀들로의 입력/출력 신호들의 매핑은 채널 매핑 모듈(105)에 의해 설정될 수 있다.

본 발명의 일 실시예에 따르면 제어 시스템(100)은 시뮬레이터(330) 및 인터페이스 모듈(110) 사이에서 제2 입출력 채널들(300)을 통한 통신이 이루어지도록 하기 위한 제2 I/O 커넥터(130)를 포함할 수 있다.

제2 입출력 채널들(300)은 테스트 대상 제어기(230)로부터 수신된 신호들 또는 사용자 단말(400)로부터의 시뮬레이션 명령/조작 신호와 같은 입력 신호들을 시뮬레이터(330)로 송신할 수 있으며, 시뮬레이션 결과 데이터와 같은 출력 신호들을 시뮬레이터(330)로부터 수신할 수 있다.

제2 I/O 커넥터(130)는 복수의 입력(IN) 포트들 및 출력(OUT) 포트들을 포함할 수 있다. 제2 I/O 커넥터(130)는 구현 예에 따라 포트들로서 시뮬레이터(330)와 연결될 수 있는 소정 개수의 핀들(예를 들어, 16핀, 32핀, 64핀 등)을 가지도록 구현될 수 있다. 제2 I/O 커넥터(130)의 핀들은 전력 공급(VCC)핀, 그라운드(GND) 핀, 하나 이상의 입력 신호핀 및 하나 이상의 출력 신호핀을 포함할 수 있다. 후술할 바와 같이, 제2 I/O 커넥터(120)의 핀(포트)들로의 입력/출력 신호들의 매핑은 채널 매핑 모듈(105)에 의해 설정될 수 있다.

본 발명의 일 실시예에 따르면, 필요한 경우, 제어 시스템(100)은 테스트 신호의 신호 강도를 증폭하는 증폭기(미도시)를 더 포함할 수 있다. 예컨대, 테스트 대상 제어기(230)로부터의 시뮬레이팅 대상이 되는 신호의 신호 강도가 시뮬레이터(330)에서 요구되는 임계 강도보다 낮은 경우, 증폭기는 상기 신호를 임계 강도 이상으로 증폭시킬 수 있다. 이를 통해, 테스트 대상 제어기(230)로부터의 테스트 신호 강도는 시뮬레이터(330)에서 신호 처리를 위한 적절한 신호 강도로 조정될 수 있다.

본 발명의 일 실시예에 따르면, 채널 매핑 모듈(105)은 테스트 대상 제어기(230)의 입력 채널 구성 및 출력 채널 구성에 기초하여 제1 입출력 채널들(200)의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성할 수 있다. 또한, 채널 매핑 모듈(105)은 시뮬레이터(330)의 입력 채널 구성 및 출력 채널 구성에 기초하여 제2 입출력 채널들(200)의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성할 수 있다.

채널 매핑 모듈(110)은 논리 구조의 변경이 가능한 프로그래머블 로직 디바이스(Programmable Logic Device)로서 구현될 수 있다. 예를 들어, 채널 매핑 모듈(105)은 프로그래머블 로직 디바이스를 기반으로 한 필드 프로그래머블 게이트 어레이 칩(Field Programmable Gate Array Chip 이하, FPGA 칩)으로 구현될 수 있으며, FPGA 칩은 사용자가 프로그래밍 가능한 논리 요소 및 배선이 포함된 집적회로일 수 있다. 다시 말하면, FPGA 방식으로 사용자가 기본 논리 요소인 AND, OR, XOR, NOT 등과 같은 논리 게이트 및 논리회로를 설계/설정할 수 있게 함으로써, 채널 매핑 모듈(105)은 입출력 채널들(200, 300)의 채널 구성을 설정 또는 재구성할 수 있다. 대안적으로, 채널 매핑 모듈(105)은 프로그래밍 가능한 기술적으로 알려진 다른 방식으로 구현될 수 있다.

본 발명의 일 실시예에 따르면, 제1 I/O 커넥터(120)는 복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 채널 매핑 모듈(105)은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 제1 입출력 채널들(200)의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 상기 제1 입출력 채널들(200)의 하나 이상의 출력 채널로 매핑할 수 있다.

제어 시스템(100)과 테스트 대상 제어기(230)의 연결은 아래에서 보다 상세하게 설명된다. 예컨대, 연결하고자 하는 테스트 대상 제어기(230)에 마련된 I/O 커넥터(210)와 제어 시스템(100)의 제1 I/O 커넥터(120)는 16핀으로 구성될 수 있다. 또한, 예시적으로 I/O 커넥터(210)는 제1핀이 VCC, 제16핀이 GND, 제2~5핀이 입력신호핀, 제6~9핀이 출력 신호핀, 제10~15핀이 VOID일 수 있다. 이 경우, 채널 매핑 모듈(105)은 제1 I/O 커넥터(120)의 제1핀을 VCC로 설정하고, 제16핀을 GND로 설정하고, 제2~5핀을 출력 신호핀으로 설정하고, 제6~9핀을 입력 신호핀으로 설정할 수 있다. 또한, 채널 매핑 모듈(105)은 사용되지 않는 제10~15핀을 VOID로 설정할 수 있다. 결과적으로, 채널 매핑 모듈(105)은 제1 I/O 커넥터(120)와 I/O 커넥터(210)가 상호적으로 통신할 수 있도록 채널 매핑을 수행할 수 있다.

본 발명의 다른 실시예에 따르면 제2 I/O 커넥터(130)는, 복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 채널 매핑 모듈(110)은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 제2 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑할 수 있다. 제어 시스템(100) 및 시뮬레이터(300) 간의 연결은 전술한 것과 유사한 방식으로 제2 I/O 커넥터(130)에 대하여 채널 매핑 모듈(105)에 의해 구성될 수 있다.

본 발명의 일 실시예에 따르면, 테스트 대상 제어기(230)의 변경시, 상기 채널 매핑 모듈(105)은 변경된 테스트 대상 제어기(230)의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들(200)의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성할 수 있다.

예를 들어, 제어 시스템(100)은 이전 테스트 대상 제어기(230)가 상이한 테스트 대상 제어기(230)에 대하여 계속적으로 HIL 테스트를 수행할 수 있다. 이러한 경우, 변경된 테스트 대상 제어기(230)의 I/O 커넥터(210)의 핀 구성은 이전 테스트 대상 제어기(230)의 I/O 커넥터(210)의 핀 구성과 상이할 수 있다. 예를 들어, 변경된 테스트 대상 제어기(230)의 I/O 커넥터(210)는 동일하게 16핀을 구비하지만, 제1핀이 VCC, 제2핀이 GND, 제3~8핀이 입력 신호핀, 제9~14핀이 출력 신호핀, 제15~16핀이 VOID일 수 있다. 이 경우, 채널 매핑 모듈(105)은 제1 I/O 커넥터(120)의 제1핀을 VCC로 설정하고, 제2핀을 GND로 설정하고, 제3~8핀을 입력 신호핀으로 설정하고, 제9~14핀을 출력 신호핀으로 설정하고, 제15~16핀을 VOID로 설정함으로써, 제1 입출력 채널들(200)을 재구성할 수 있다. 결과적으로, 채널 매핑 모듈(105)은 제어 시스템(100)과 변경된 테스트 대상 제어기(230)가 제1 I/O 커넥터(120) 및 I/O 커넥터(210)를 통해 상호적으로 통신할 수 있도록 채널 매핑을 재구성할 수 있다. 이처럼 본 발명의 일 실시예에 따른 HIL 테스트를 위한 제어 시스템(10)은 테스트 대상 제어기(230)가 변경되더라도 기존의 HIL 테스트 환경의 물리적 변경없이 채널 매핑 모듈(100)을 통해 채널을 재구성함으로써 테스트를 계속 수행할 수 있는 혁신적인 장점을 가진다.

도 2는 본 발명의 다른 실시예에 따른 제어 시스템(100)을 나타내는 도면이다. 도 2에 도시된 바와 같이, 제어 시스템(100)은 제1 입출력 채널들(200)을 통해 테스트 대상 제어기(230)와 연결될 수 있는 제3 I/O 커넥터(140)를 더 포함할 수 있다.

예를 들어, 테스트 대상 제어기(230)가 해당 장치 분야의 규격 인터페이스를 사용하는 경우에, 테스트 대상 제어기(230)의 I/O 커넥터(210)는 제1 I/O 커넥터(120)와 동일 또는 호환되는 규격(예컨대, 16핀)을 가질 수 있다. 이러한 경우, 전술한 바와 같이, 제어 시스템(100)은 제1 I/O 커넥터(120)를 이용하여 제1 입출력 채널들(200)을 통해 테스트 대상 제어기(140)와 통신할 수 있다.

추가적인 예로서, 테스트 대상 제어기(230)가 상기 규격 인터페이스를 사용하지 않는 경우에, 제어 시스템(100)은 테스트 대상 제어기(230)의 비규격 I/O 커넥터(210)와 동일 또는 호환되는 규격(예를 들어, 64핀)을 가지는 제3 I/O 커넥터(140)를 구비할 수 있다. 이러한 경우, 제어 시스템(100)은 제3 I/O 커넥터(140)를 이용하여 제1 입출력 채널들(200)을 통해 테스트 대상 제어기(140)와 통신할 수 있다. 또한, 이러한 경우, 채널 매핑 모듈(105)은 제1 입출력 채널들(200)의 구성을 제3 I/O 커넥터(140) 쪽으로 매핑할 수 있다.

제3 I/O 커넥터(140)를 통한 제어 시스템(100) 및 테스트 대상 제어기(230) 간의 연결은 제1 I/O 커넥터(120)에 대하여 전술한 것과 유사한 방식으로 채널 매핑 모듈(105)에 의해 구성될 수 있다.

도 3은 본 발명의 일 실시예에 따른 HIL 테스트를 위한 수행하는 방법을 나타낸 도면이다.

본 개시 내용의 HIL 테스트를 수행하는 방법은, 테스트 대상 제어기(230)의 입력 채널 구성 및 출력 채널 구성을 확인하는 단계(S110); 테스트 대상 제어기(230)의 입력 채널 구성 및 출력 채널 구성에 기초하여, 테스트 대상 제어기(230)와의 통신을 위한 인터페이스 모듈(100)의 제1 입출력 채널들(200)의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 단계(S120); 테스트 대상 제어기(230)의 변경시, 변경된 테스트 대상 제어기(230)의 입력 채널 구성 및 출력 채널 구성에 기초하여 인터페이스 모듈(100)의 제1 입출력 채널들(200)의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성하는 단계(S130); 및 재구성된 제1 입출력 채널들(200) 및 시뮬레이터(330)와의 통신을 위한 인터페이스 모듈(100)의 제2 입출력 채널들(300)을 통해 HIL 테스트를 수행하는 단계(S140)를 포함할 수 있다.

도 4는 도 3의 S130 단계를 보다 상세하게 도시한 순서도이다.

구체적으로, 재구성하는 단계(130)는, 테스트 대상 제어기의 변경시(S200), 변경된 테스트 대상 제어기가 제1 I/O 커넥터를 지원하는지 확인하는 단계(S210), 제1 I/O 커넥터를 지원하는 경우, 제1 I/O 커넥터를 선택(S220)하고 제1 I/O 커넥터를 지원하지 않는 경우, 제3 I/O 커넥터를 선택한다. 그리고 제3 I/O 커넥터의 하나 이상의 IN 포트 및 하나 이상의 OUT 포트를 재구성된 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널로 매핑하는 단계(S230)를 포함할 수 있다.

본 명세서 사용되는 용어 "부", "컴포넌트", "모듈", "시스템" 등은 컴퓨터-관련 엔티티, 하드웨어, 펌웨어, 소프트웨어, 소프트웨어 및 하드웨어의 조합, 또는 소프트웨어의 실행을 지칭할 수 있다. 예를 들어, 컴포넌트는 프로세서상에서 실행되는 처리과정, 프로세서, 객체, 실행 스레드, 프로그램, 및/또는 컴퓨터일 수 있지만, 이들로 제한되는 것은 아니다. 예를 들어, 컴퓨팅 장치에서 실행되는 애플리케이션 및 컴퓨팅 장치 모두 컴포넌트일 수 있다. 하나 이상의 컴포넌트는 프로세서 및/또는 실행 스레드 내에 상주할 수 있고, 일 컴포넌트는 하나의 컴퓨터 내에 로컬화될 수 있고, 또는 2개 이상의 컴퓨터들 사이에 분배될 수 있다. 또한, 이러한 컴포넌트들은 그 내부에 저장된 다양한 데이터 구조들을 갖는 다양한 컴퓨터 판독가능한 매체로부터 실행할 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.

10: HIL 테스트를 위한 시스템
100: 제어 시스템
105: 채널 매핑 모듈
110: 인터페이스 모듈
120: 제1 I/O 커넥터
130: 제2 I/O 커넥터
140: 제3 I/O 커넥터
200: 제1 입출력 채널
210: I/O 커넥터
230: 테스트 대상 제어기
300: 제2 입출력 채널
310: I/O 커넥터
330: 시뮬레이터
400: 사용자 단말

Claims (13)

1. HIL(Hardware-in-the-loop) 테스트를 위한 제어 시스템으로서,
   테스트 대상 제어기와의 통신을 위한 제1 입출력 채널들 및 시뮬레이터와의 통신을 위한 제2 입출력 채널들을 구비하는 인터페이스 모듈; 및
   상기 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 채널 매핑 모듈을 포함하며,
   상기 테스트 대상 제어기의 변경시, 상기 채널 매핑 모듈은 변경된 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성하며,
   상기 시스템은 상기 제1 입출력 채널들을 통해 상기 테스트 대상 제어기 및 상기 인터페이스 모듈 사이에서 통신이 이루어지도록 하기 위한 제1 I/O 커넥터를 더 포함하고,
   상기 제1 I/O 커넥터는,
   복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 상기 채널 매핑 모듈은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑하는,
   HIL 테스트를 위한 제어 시스템.
2. 제1항에 있어서,
   상기 채널 매핑 모듈은,
   FPGA(Field Programmable Gate Array) 칩으로 구현되는, HIL 테스트를 위한 제어 시스템.
3. 제1항에 있어서,
   상기 인터페이스 모듈은,
   테스트 신호의 신호 강도를 증폭하는 증폭기를 더 포함하는, HIL 테스트를 위한 제어 시스템.
4. 삭제
5. 제1항에 있어서,
   상기 제2 입출력 채널들을 통해 상기 시뮬레이터 및 상기 인터페이스 모듈 사이에서 통신이 이루어지도록 하기 위한 제2 I/O 커넥터를 더 포함하는, HIL 테스트를 위한 제어 시스템.
6. 삭제
7. 제5항에 있어서,
   상기 제2 I/O 커넥터는,
   복수개의 IN 포트들 및 복수개의 OUT 포트들을 포함하며, 상기 채널 매핑 모듈은 복수개의 IN 포트들 중 하나 이상의 IN 포트를 상기 제2 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 상기 제2 입출력 채널들의 하나 이상의 출력 채널로 매핑하는, HIL 테스트를 위한 제어 시스템.
8. 제1항에 있어서,
   상기 제1 I/O 커넥터와 상이한 커넥터 규격을 갖는 테스트 대상 제어기와의 통신을 위한 제3 I/O 커넥터를 더 포함하는, HIL 테스트를 위한 제어 시스템.
9. 제8항에 있어서,
   상기 채널 매핑 모듈은 변경된 테스트 대상 제어기가 상기 제1 I/O 커넥터를 지원하는지 여부를 결정하고, 상기 제1 I/O 커넥터를 지원하지 않는 경우, 상기 제3 I/O 커넥터의 하나 이상의 IN 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 상기 제3 I/O 커넥터의 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑하는, HIL 테스트를 위한 제어 시스템.
10. HIL 테스트를 수행하는 방법으로서,
    테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성을 확인하는 단계;
    상기 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여, 상기 테스트 대상 제어기와의 통신을 위한 인터페이스 모듈의 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 구성하는 단계;
    상기 테스트 대상 제어기의 변경시, 변경된 테스트 대상 제어기의 입력 채널 구성 및 출력 채널 구성에 기초하여 상기 인터페이스 모듈의 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널을 재구성하는 단계; 및
    재구성된 상기 제1 입출력 채널들 및 시뮬레이터와의 통신을 위한 상기 인터페이스 모듈의 제2 입출력 채널들을 통해 HIL 테스트를 수행하는 단계
    를 포함하며,
    상기 재구성하는 단계는,
    상기 변경된 테스트 대상 제어기 및 상기 인터페이스 모듈 간의 통신을 위한 제1 I/O 커넥터의 복수개의 IN 포트들 중 하나 이상의 IN 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널로 매핑하고, 상기 제1 I/O 커넥터의 복수개의 OUT 포트들 중 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 출력 채널로 매핑하는 단계를 포함하는,
    HIL 테스트를 수행하는 방법.
11. 제10항에 있어서,
    상기 재구성하는 단계는,
    FPGA(Field Programmable Gate Array) 방식으로 구현되는 채널 매핑 모듈을 이용하여 상기 제1 입출력 채널들을 재구성하는 단계를 포함하는, HIL 테스트를 수행하는 방법.
12. 삭제
13. 제10항에 있어서,
    상기 재구성하는 단계는,
    상기 테스트 대상 제어기의 변경시, 변경된 테스트 대상 제어기가 제1 I/O 커넥터를 지원하는지 확인하는 단계;
    상기 제1 I/O 커넥터를 지원하지 않는 경우, 제3 I/O 커넥터를 선택하는 단계; 및
    상기 제3 I/O 커넥터의 하나 이상의 IN 포트 및 하나 이상의 OUT 포트를 재구성된 상기 제1 입출력 채널들의 하나 이상의 입력 채널 및 하나 이상의 출력 채널로 매핑하는 단계
    를 포함하는, HIL 테스트를 수행하는 방법.
    

Images