TWI507702B - 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法 - Google Patents

測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法 Download PDF

Info

Publication number
TWI507702B
TWI507702B TW100136606A TW100136606A TWI507702B TW I507702 B TWI507702 B TW I507702B TW 100136606 A TW100136606 A TW 100136606A TW 100136606 A TW100136606 A TW 100136606A TW I507702 B TWI507702 B TW I507702B
Authority
TW
Taiwan
Prior art keywords
test
defect
terminal
current
regression
Prior art date
Application number
TW100136606A
Other languages
English (en)
Other versions
TW201316012A (zh
Inventor
Chinsong Sul
Min-Kyu Kim
Son Nguyen
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Priority to TW100136606A priority Critical patent/TWI507702B/zh
Publication of TW201316012A publication Critical patent/TW201316012A/zh
Application granted granted Critical
Publication of TWI507702B publication Critical patent/TWI507702B/zh

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法
本發明之實施例一般而言係有關於電子裝置之領域，特定而言係有關於高速輸出入裝置之測試。
商用積體電路之價格持續承受競爭壓力。雖製造成本可藉許多方法加以減少，但測試積體電路之成本以目前成本水準而言，假若不增加則持平，故仍有困難。許多積體電路缺陷係難以精確地且可靠地偵測出，當積體電路持續變小且以更高之速度運作時，此樣缺陷之測試會變得更加越趨複雜。
需要複雜的測試方法之積體電路中，其中一者為高速輸出入裝置(high-speed input-output，HSIO)。因為要使高速輸出入裝置測試能夠適當地運作係更加地困難，且因此樣測試通常會利用額外之專業高階自動測試設備(high-end ATE(automatic test equipment))，故高速輸出入裝置之測試成本與傳統之數位相似裝置相比更高。尤其，高速輸出入裝置之不同接合導線(bonding wires)中之缺陷係難以偵測。
於高速輸出入裝置之測試中，高速輸出入裝置迴歸測試(loop-back test)可提供有用之測試選擇方案，以降低高速輸出入裝置測試成本。傳統之高速輸出入裝置迴歸測試中之一個或以上之傳送器(transmitter)輸出係予以迴歸，以傳送測試信號至一個或以上之接收器(receiver)輸入，如此之傳統高速輸出入裝置迴歸測試可使得測試得以在不需要專用於高速輸出入裝置測試之高效能自動測試設備之下進行。
高速輸出入裝置通常會透過二位元線(two-bit wires)使用差分發信(differential signaling)，且具有容錯(fault-tolerant)特性。因此，迴歸測試可能會讓有缺陷之高速輸出入裝置通過，而該高速輸出入裝置接著可能會在領域應用中失效。為維持迴歸測試之低成本優勢，此測試品質缺口可採補充測試方法加以填滿，上述補充測試方法需要對迴歸測試環境進行測試存取。
然而，藉由將測試設備連接至裝置用高速線路中之不同線路來提供測試存取通常會與待測裝置(devices under test)之運作產生衝突，因而複雜化測試程序。
本發明之實施例一般而言係針對高速輸出入裝置之測試。
於本發明之第一觀點中，高速輸出入裝置之一實施例包含傳送器及接收器，以及迴歸連結，其從上述傳送器之輸出至上述接收器之輸入，上述迴歸連結包含第一連接器以及第二連接器以用於傳輸差分信號。上述裝置更包含第一電感，具有第一終端及第二終端，以及第二電感，具有第一終端及第二終端。上述第一電感之第一終端係連接至上述第一連接器，上述第二電感之第一終端係連接至上述第二連接器，其中上述第一電感之第二終端及上述第二電感之第二終端係提供一測試存取埠，以用於上述高速輸出入裝置之直流電流測試。
於本發明之第二觀點中，用以測試高速輸出入裝置之方法包含啟用迴歸連結，上述迴歸連結係在高速輸出入裝置之傳送器之輸出與高速輸出入裝置之接收器之輸入之間，上述迴歸連結包含第一連接器及第二連接器，以及利用上述迴歸連結實施高速輸出入裝置之主動式高速測試，上述主動式高速測試包含透過第一連接器及第二連接器傳輸差分信號。本方法更包含實施上述高速輸出入裝置之直流電流測試，其中實施直流電流測試包含透過用於上述迴歸連結之測試存取埠接收測試資料。具有第一終端及第二終端之第一電感係藉由第一電感之第一終端連接至上述第一連接器，具有第一終端及第二終端之第二電感係藉由第二電感之第一終端連接至上述第二連接器，上述測試存取埠包含第一電感之第二終端以及第二電感之第二終端。
本發明之實施例一般而言係針對高速輸出入裝置之測試。
於某些實施例中，本發明提供用以測試高速輸出入裝置之方法、裝置或系統。於某些實施例中，測試包含測試存取埠(test access port)，用以提供參數測試(parameter testing)，而不會與迴歸測試(loop-back testing)相衝突。於某些實施例中，測試可包含錯誤偵測(fault detection)，以用於高速裝置之接合導線(bonding wires)。
差分發信(differential signaling)常利用於高速輸出入裝置及系統中，高速輸出入裝置及系統之容錯(fault-tolerance)特性可運作成於存在有錯誤之情況下通過一功能性迴歸測試(functional loop-back test)，藉此防止偵測到此樣錯誤。於某些實施例中，本發明提供一系統用以偵測高速裝置中之錯誤，上述錯誤於功能性迴歸測試中可能不會被偵測出。
於某些實施例中，本發明提供一方法、裝置或系統，用以在迴歸測試環境中提供用於高速輸出入裝置差　動接合導線測試之程序，於上述迴歸測試環境中測試存取(test access)係被限制。於某些實施例中，由於高速輸出入裝置連結對於電容負載(capacitive loading)係為敏感，故本發明所提供之方法、裝置或系統係利用非侵入性(non-intrusive)測試存取概念來提供測試高速裝置，而不會大幅影響迴歸功能性測試之表現。於某些實施例中，測試可被應用來測試高速輸出入裝置之若干標準，例如高解析度多媒體介面(High-Definition Multimedia Interface，HDMI)、序列進階技術附加裝置(Serial ATA(Advanced Technology Attachment))、PCI-express(第三代週邊裝置元件互連(Peripheral Component Interconnect))及其他，且可用以改良廣泛利用於低成本高速輸出入裝置測試之傳統迴歸測試的可測試性(testability)。
於某些實施例中，本發明所提供之測試方法、裝置或系統包含利用電感(inductors)進入迴歸連結(loop-back connections)。於某些實施例中，電感網路(inductance networks)有助於減少對迴歸測試之影響，且同時提供直流參數測試。
第一圖係顯示一裝置之迴歸測試。於此實施例中，待測裝置100係為高速輸出入裝置，其包含傳送器(TX)110及接收器(RX)120，標示成TX[k]及RX[k]，其中對於輸出及輸入而言k=0及1，兩者假設為二位元差分埠裝置。差分高速輸出入裝置埠可分別對於非反向(正)埠及反向(負)埠而言標示成埠[k,1]及埠[k,0]。正及負之埠可簡潔地寫成埠[k,1:0]。因此，於此實施例中用於測試之迴歸連接器150係分別從TX[k,1:0]設置至RX[k,1:0]，迴歸連接器可為導線、跡線或其他連接器。內建測試軟體可標示成TX BIST 125(傳送器內建自我測試(built-in self-test))及RX BIST 115(接收器內建自我測試(built-in self-test))。於此實施例中，測試圖樣係由TX BIST產生並透過傳送器傳送。經傳送之測試圖樣接著於接收器還原並由RX BIST檢查以偵測錯誤。於某些實施例中，本發明所提供之方法、裝置或系統係提供測試存取埠(test access port)至迴歸連接器，藉此提供待測裝置100之有效參數測試。
經常使用之高速輸出入裝置連結結構包含直流(DC，direct current)耦合及交流(alternating current)耦合連結。第二圖係顯示直流耦合高速輸出入裝置，而第三圖係顯示交流耦合高速輸出入裝置。於第二圖所示之直流耦合高速輸出入裝置中，傳送器210及接收器220係由用於測試之差分線迴歸連接器250連接。傳送器210可視為具有一對開關(switches)(D-,D+)215之電流源(current source)，上述開關215係由資料位元及其邏輯互補所控制。接收器220可視為電壓感測單元(voltage sensing unit)，上述電壓感測單元係透過連接至直流電類比供電電壓(AVCC，analog supply voltage)之終端電阻(termination resistor)225來實施。經常使用之終端電阻(RT [k,j],j=0 or 1)為50歐姆(Ω)之電阻。於此實施例中，開關之功能係將電流源連接至差分線或與其中斷，藉此可控制於接收器之電壓。電壓位準係於接收器感測，並解譯成正要被傳送之資料元件。為正確地傳遞資料，於傳送器之電流源及於接收器之終端電阻之精確度在設計、驗證及測試上極端地重要。
如第三圖所示，交流耦合高速輸出入裝置連結於每一傳送器310-315與接收器320-325連結之間含有電容360。傳送器310-315及接收器320-325係由用於測試之差分線迴歸連接器350連接。電容360之功用係阻擋直流信號並允許交流信號(或過渡信號(transitions))被傳播。由於沒有直流信號通過電容360，故傳送器315必需含有連接至直流電來源AVCC1之獨立的來源終端電阻(source termination resistor)，用以產生資料傳輸所需之電壓擺幅(voltage swing)。經常使用之傳送器來源終端電阻(RS [k,j],j=0 or 1)亦為50歐姆(Ω)之電阻。由於電容360阻擋了直流信號，故AVCC不需要與AVCC1相同電壓。
於某些實施例中，測試存取埠提供用於參數測試的存取予第二圖所示之直流耦合高速輸出入裝置或第三圖所示之交流耦合裝置。
第四圖係顯示用於高速裝置之測試存取埠之一實施例。於本實施例中，待測裝置400包含具有TX BIST(傳送器內建自我測試)元件412之傳送器410，傳送器410之輸出係透過迴歸連接器(loop-back connectors)450連接至具有RX BIST(接收器內建自我測試)元件422之接收器420。於某些實施例中，測試存取埠(test access port，TAP)係藉由將測試通道(tester channel)連接至每一迴歸連接器而產生，藉此由測試通道及從自動測試設備(ATE)至測試存取埠(TAP)之導線所引入之電容負載不會顯著地與迴歸測試相衝突。於某些實施例中，測試存取埠包含一電感或電感網路430，其允許直流信號傳輸至測試設備或測試單元(亦稱為測試器)480，且因此允許透過測試存取埠進行直流參數之測量。
於某些實施例中，測試通道係透過電感或電感網路連接至迴歸連接器。電感可用以在高速運行(一般例如大為超過100兆赫(MHz)之頻率)之迴歸測試期間隔離電容負載，且接著可作為當傳送器保持不作用時用以傳輸直流數值之導線。第五圖係顯示利用至直流耦合高速輸出入裝置之電感輸入所產生之測試存取埠之一實施例。於本實施例中，裝置500包含傳送器510，其透過迴歸差分導線550、跡線或其他連接器連接至接收器520，且具有至迴歸差分導線550之測試埠連結，上述測試埠連結係透過利用電感例如電感網路530而產生，用以由測試器580提供用於測試之信號。於某些實施例中，電感係設置鄰近於迴歸差分導線550，用以將電路板導線或其他連結元件所產生之電容最小化。
期望電感之最小值可藉由電感之阻抗方程式Z=2πf L所決定，其中Z、f及L分別代表阻抗、頻率及電感。例如，若1000歐姆或1千歐姆之阻抗足以在以100兆赫(MHz)的頻率運行之迴歸測試期間隔離電容負載，則最小所需電感可決定為L=Z/(2πf )=1000/(2π ×108 )=1.6×10-6 亨利(H)或1.6微亨利(μH)。因此，例如若使用了L=10微亨利之電感，則迴歸測試可在不會與所產生之測試存取埠發生顯著衝突之下運行。若傳送器不作用，即f =0赫茲(Hz)，則只要沒有交流信號從測試埠引入，Z=0歐姆(Ω)且電感作用為導線。於某些實施例中，測試存取埠係提供用於直流參數測量之連結。
於某些實施例中，大電阻540，於第五圖中標示為RL [k,1:0]且指定為例如10千歐姆(KΩ)之電阻，可合併入電感網路530之介面中，以進一步隔離電路板導線之電容負載，上述電路板導線係被製造成用以產生來自於自動測試設備之測試存取。RL [k,1:0]可設置於在實施上能儘量接近電感之處，以進一步限制電容。RL [k,1:0]電阻之併入可利用於任何應用，因此雖RL [k,1:0]電阻並未明確地繪製於下述圖式，但此類電阻可包含於測試架構之每一實施例中。
於某些實施例中，電感之導線特性亦可利用於數位測試例如結構測試中，用以提供在測試期間不會改變之測試模式信號(test mode signals)。於測試結構之各個實施例中實施測試模式信號可用來讓更多的非高速輸出入裝置接腳可用於非高速輸出入裝置測試，因此於某些實例中使得整體測試時間得以降低。
於某些實施例中，利用第五圖中之測試存取架構可測量直流設計參數，例如傳送器驅動電流或電流源IS 與接收器終端電阻(RT [k,1：0])，而不會顯著影響迴歸測試之有效性及表現。於某些實施例中，差分接合導線缺陷之偵測亦可藉由應用並測量測試器(或自動測試設備)處之直流信號而利用相同之測試存取加以測試。
電流源IS 之測量可用以測試傳送器驅動電流之規格及資料位元D+及D-所控制之開關功能。第六圖係顯示包含電流源測量之測試之一實施例。於本實施例中，裝置600包含傳送器610，其透過迴歸差分導線650連接至接收器620，且具有至迴歸差分導線650之測試埠連結，上述測試埠連結係透過利用電感例如電感網路630而產生，用以由測試器680提供用於測試之信號。對於傳送器驅動電流測試而言，如第六圖所示，接收器為不作用或終端電阻係關閉，藉此沒有電流從接收器提供。傳送器驅動電流測試路徑可藉由傳送器中之補充資料位元D+及D-建立。若傳送器啟用，則第六圖中顯示為N型場效電晶體(N-FET transistors)之開關之其中一者係被開啟，用以將電流源連接至二個差分路徑之其中一者。第六圖係描繪資料位元D+=1(以及D-=1)。此可藉由例如提供僅由邏輯「1」數值所組成之測試圖樣至傳送器而達成。對於傳送器驅動電流測試而言，AVCC之電壓係施加於TAP[k,1:0](其係標示TAP[k,0]及TAP[k,1])，而電流係透過每一測試存取埠(TAP)測量。為了免於錯誤，若電流源係經連接，則於自動測試設備之測量所得電流IT [k,1]應接近IS 之特定數值，否則為0。於此決定程序中，方程式x ≒y 係定義為對於某些測試限值lim L 及lim R 而言，y -lim L x y +lim R 。於第六圖中，例如IT [k,1]≒IS 及IT [k,0]≒0。於某些實施例中，電流測量可進一步用以偵測有缺陷之開關(本實施例中之N型場效電晶體(N-FET transistors))。例如，若IT [k,j]超過測試限值，其中j=0或1，則可推定對應之N型場效電晶體係有缺陷(即開啟、關閉或兩種操作都沒有完全地起作用)。補充之邏輯數值可予以提供至資料位元D+及D-，用以測量IT [k,1:0]。
於某些實施例中，傳送器驅動電流測試可摘要成下述表一所列：
表一：傳送器驅動電流測試(直流耦合)
1.　開啟傳送器並關閉接收器；
2.　TAP[k,1:0] =AVCC ；
3.　設定D +=0;D -=1 ；
4.　D[1] =D +;D[0] =D -；
5.　於TAP[k,l:0] 測量電流I T [k,l:0] ；
6.　對於(0j1)，若(I T [k,j] ≒I S *D[j] )不成立則失敗，其中*表示乘法；
7.　設定D +=1;D -=0 ；
8.　重複步驟4、5及6；
9.　結束。
於某些實施例中，終端電阻RT [k,1:0]之測量可類似地利用相同之測試存取程序加以實行。第七圖係顯示包含終端電阻測量之測試之一實施例。於本實施例中，裝置700包含傳送器710，其透過迴歸差分導線750連接至接收器720，且具有至迴歸差分導線750之測試埠連結，上述測試埠連結係透過利用電感例如電感網路730而產生，用以由測試器780提供用於測試之信號。於某些實施例中，為進行終端電阻測試，如第七圖所示傳送器710係關閉，沒有電流流向傳送器。當AVCC-ISpec RT 之電壓施加於測試存取埠時，終端電阻可藉由測量電流IT [k,1:0]而決定。為免於錯誤，測量所得之電流應接近電流IT [k,1:0]≒ISpec 。電流ISpec 之數值可從終端電阻之規格加以決定，亦即可流經終端電阻之最大電流。通常之情況係為ISpec =IS 。
另則，於某些實施例中，終端電阻可透過利用歐姆定律(Ohm’s law)從測量所得之電流加以決定，上述歐姆定律為RT ’[k,j]=(AVCC-V[k,j])/IT [k,j]，其中j=0或1，其中RT ’[k,j]表示經決定之終端電阻。因此，若差值(RT [j]-RT ’[j])係例如於RT [j]之±20%內，則待測裝置通過終端電阻測試。
於某些實施例中，接收器終端電阻測試程序可摘要成下述表二所列：
表二：接收器終端電阻測試
1.　關閉傳送器並開啟接收器；
2.　TAP[k,1:0] =AVCC-I Spec R T [k,1:0] ；
3.　分別於TAP[k,1:0]測量電流I T [k,1:0] ；
4.　若(I T [k,1:0]≒I Spec )不成立則失敗；
5.　結束。
於某些實施例中，用於交流耦合高速輸出入裝置之測試存取架構可類似地加以實行。第八圖及第九圖係描繪用於交流耦合高速輸出入裝置之測試存取之實施例。由於迴歸連結中之傳送器與傳送器之間的電容會阻擋從傳送器流動至接收器之直流信號，反之亦然，故第八圖所示之平行測試存取(parallel test access)及第九圖所示之共享測試存取(shared test access)可加以引入。於第八圖中，裝置800包含傳送器810，其透過迴歸差分導線850連接至接收器820，且具有由電容840所提供之交流耦合，並具有至迴歸差分導線850之測試埠連結，上述測試埠連結係透過利用電感例如於電容840之傳送器側之第一電感網路830以及於電容840之接收器側之第二電感網路835而產生，用以由測試器880提供用於測試之信號。於第九圖中，裝置900包含傳送器910，其透過迴歸差分導線950連接至接收器920，且具有由電容940所提供之交流耦合，並具有至迴歸差分導線950之測試埠連結，上述測試埠連結係透過利用電感例如於電容940之傳送器側之第一電感網路930以及於電容940之接收器側之第二電感網路935而產生，其中電容之每一側之電感均係經過連接，用以由測試器980提供用於測試之信號。
於某些實施例中，傳送器及接收器之直流參數測量可利用平行測試存取(parallel test access)同時實行。第十圖係顯示並行之直流參數測量之一實施例。於第十圖中，裝置1000包含傳送器1010，其透過迴歸差分導線1050連接至接收器1020，且具有由電容1040所提供之交流耦合，並具有至迴歸差分導線1050之測試埠連結，上述測試埠連結係透過利用電感例如於電容1040之傳送器側之第一電感網路1030以及於電容1040之接收器側之第二電感網路1035而產生，用以由測試器1080提供用於測試之信號。於某些實施例中，資料位元係配置成啟用指定之電流路徑。於第十圖中，資料位元D+=1係啟用電流路徑，且傳送器驅動電流係於TAP[k,1]測量出。TAP[k,1]之電壓係設定為AVCC1，用以消除從電壓源透過來源終端電阻RS [k,1]之電流貢獻。除TAP[k,1]以外之所有其他測試存取埠係加以設定成對與其連接之終端電阻進行測試。於圖式所顯示之測試中，適當之電壓係強行施加於該些埠上，以使特定之最大電流得以產生。例如，強行施加之電壓為V[k,0]=(AVCC1-IS RS )以及V[k,2:3]=(AVCC-ISpec RT )。為通過直流參數測試，必須滿足IT [k,1:0] ≒ IS ，以及IT [k,2:3]≒ISpec 。
於某些實施例中，傳送器驅動電流及接收器終端電阻之平行測試可摘要成以下所列：
表三：傳送器驅動電流及接收器終端電阻之平行測試(交流耦合)
1.　開啟傳送器及接收器；
2.　TAP[k,1] =AVCC1 -I S R S [k,1] 及TAP[k,0] =AVCC1 ；
3.　TAP[k,3:2] =AVCC -I Spec R T [k,1:0] ；
4.　設定D +=0;D -=1 ；
5.　於TAP[k,3:0] 測量電流I T [k,3:0] ；
6.　若(I T [k,3:2]≒I Spec & I T [k,1:0]≒I S ) 不成立則失敗；
7.　TAP[k,1] =AVCC1 以及TAP[k,0] =AVCC1 -I S R S [k,1] ；
8.　設定D +=1;D -=0 ；
9.　重複步驟5及6；
10.　結束。
於某些實施例中，相同之直流參數測試可藉由利用第九圖所示之共享測試存取來使其他的測試不作用而一次實施其中一者。若欲測試傳送器，則可切斷接收器之電源或關閉終端電阻，反之亦然。從程序觀點(procedural standpoint)，利用共享測試存取之直流參數測試除了來源終端電阻RS [k,1:0]之測試以外係相同於第六圖及第七圖所示之直流耦合高速輸出入裝置之測試方法。例如，當傳送器驅動電流源正透過第十圖所示之TAP[k,1]進行測試時，來源電阻RS [k,0]可透過TAP[k,0]進行測試，或反之亦然，如第十圖中所討論。
於某些實施例中，差分高速輸出入裝置上之接合導線缺陷可利用直流參數測量加以偵測。利用差分發信(differential signaling)之高速輸出入裝置上的接合導線缺陷通常在傳統之迴歸測試期間係處於未被偵測狀態。此乃因差分發信具有容錯特性，因為二條差分導線中之其中一者之缺陷所造成之失真可由其餘無缺陷導線所攜帶之信號所容許。
第十一圖係顯示接合導線缺陷，上述接合導線缺陷係利用測試裝置或系統之一實施例加以偵測。於本實施例中，裝置1100可包含複數個接收器埠1120以及複數個傳送器埠1110，其藉由接合導線1170連接至積體電路1190。接合導電1170例如可能有破損、短路至電源或接地連結，或彼此短路。此類缺陷可加以模型化至最常使用之缺陷模型(fault models)中，上述最常使用之缺陷模型為開路(open)、固定型(stuck-at)及橋接缺陷(bridging faults)。開路缺陷(open fault)之作用類似於被切斷之導線，固定1(stuck-at-1)缺陷及固定0(stuck-at-0)缺陷分別類似於短路至電源及短路至接地，而橋接缺陷類似於差分接合導線之間的短路。於某些實施例中，接合導線測試係利用此類缺陷模型加以發展。
缺陷可發生於傳送器及接收器兩者之接合導線上。於某些實施例中，此樣缺陷係透過利用直流電流及電壓測量加以偵測出。由於接合導線缺陷係以類似之方式作用於直流耦合及交流耦合高速輸出入裝置，故為了簡化本發明利用直流耦合高速輸出入裝置說明相關之概念。第十二圖係顯示傳送器上之開路缺陷之實例，上述開路缺陷係利用測試裝置或系統之一實施例加以偵測。於本實施例中，裝置1200包含傳送器1210，其透過迴歸差分導線1250連接至接收器1220，且具有至迴歸差分導線1250之測試埠連結，上述測試埠連結係透過利用電感例如電感網路1230而產生，用以由測試器1280提供用於測試之信號。於本實施例中，傳送器及接收器包含開路缺陷。於某些實施例中，為利用直流電流測量來偵測傳送器1210上之開路缺陷，可切斷接收器之電源，假定沒有電流(或微量之電流)從接收器貢獻出。當接收器被切斷電源時，接收器上所存在之開路缺陷沒有影響，傳送器接合導線測試可以類似於傳送器驅動電流測試之方式加以實施。若不存在開路缺陷，則傳送器電流源係基於資料位元之狀態予以啟用，且可安全地測量電流。以此方式，用於開路缺陷之傳送器接合導線測試可與傳送器驅動電流測試部份重疊。
第十三圖係顯示接收器上之開路缺陷之實例，上述開路缺陷係利用測試裝置或系統之一實施例加以偵測。於本實施例中，裝置1300包含傳送器1310，其透過迴歸差分導線1350連接至接收器1320，且具有至迴歸差分導線1350之測試埠連結，上述測試埠連結係透過利用電感例如電感網路1330而產生，用以由測試器1380提供用於測試之信號。於本實施例中，傳送器及接收器包含開路缺陷。類似於第十二圖所示之傳送器上之開路缺陷偵測，於某些實施例中，當傳送器正被切斷電源，因此沒有電流流入傳送器時，接收器上之開路缺陷可藉由測量來自於接收器之直流電流而偵測出。接收器中之開路缺陷偵測可以類似於終端電阻測試之方式加以實行。AVCC-Ispec RT 之電壓可施加於測試存取埠，藉此若不存在開路缺陷，則可預期電流IT [k,1：0]≒Ispec 。因此，接收器開路測試可與終端電阻測試部份重疊。
於某些實施例中，開路測試程序可摘要成下述表四所列：
表四：利用直流電流測量之開路缺陷測試
1.　實施傳送器驅動測試；
2.　實施終端電阻測試。
於某些實施例中，相同之開路缺陷可藉由直流電壓測量加以偵測。為進行開路缺陷測試，傳送器及接收器兩者均開啟。二個直流電壓測量可為了資料位元之可能數值而進行。傳送器中之資料位元在電壓測量期間係固定為邏輯「0」或「1」不變。
第十四圖係顯示利用直流電壓測量進行開路缺陷偵測之一實施例。於本實施例中，裝置1400包含傳送器1410，其透過迴歸差分導線1450連接至接收器1420，且具有至迴歸差分導線1450之測試埠連結，上述測試埠連結係透過利用電感例如電感網路1430而產生，用以由測試器1480提供用於測試之信號。於本實施例中，傳送器及接收器包含開路缺陷。若資料位元D+=0(及D-=1)，且若從傳送器至接收器之路徑中不存在開路缺陷，則於測試存取埠測量到之電壓為V[k,0]=AVCC-IS RT [k,0]及V[k,1]=AVCC。電壓降IS RT [k,1]係由啟用電流源所造成。若傳送器接合導線中不存在開路缺陷，則將不能觀察到預期之電壓降，且所造成之電壓可為V[k,0]=AVCC。同樣地，若資料位元係互補，即D+=0(及D-=1)，則測量所得之電壓將會反向。例如，若接收器中之差分接合導線之其中一者係開路，則當傳送器電流源被連接時，將不會觀察到預期之電壓降。若第十四圖所示之接收器中存在有開路缺陷，且資料位元係設定為D+=1(及D-=0)，則傳送器電流源之電壓源會浮動(floating)。由於電流源嘗試排出盡可能多之電荷，而降低浮動導線之電壓，故於浮動節點測量到之電壓可能低於預期值。於某些實施例中，為提升測試結果並減少測試時間，互補資料可在測試資料之前加以應用。互補資料可用以將浮動節點之信號狀態初始化至相反狀態，其有助於使得測試判斷(test decision)較為容易。
於某些實施例中，基於電壓測量之開路測試可摘要成以下所列：
表五：利用直流電壓測量之開路缺陷測試
1.　開啟傳送器及接收器；
2.　設定D +=1;D -=0 　// 初始化；
3.　設定D +=0;D -=1 ；
4.　D[1] =D +;D[0] =D -；
5.　分別於TAP[k,1:0] 測量電壓V[k,1:0] ；
6.　若(V[k,1:0] ≒(AVCC-(I S R T ) *D[j]) 不成立則失敗；
7.　設定D +=1;D -=0 ；
8.　重複步驟4、5及6；
9.　結束。
固定型缺陷(stuck-at faults)可造成接合導線作用為電源供應或接地。於某些實施例中，當傳送器及接收器兩者均被切斷電源時，固定型缺陷可藉由測量電流或電壓而觀察出。於替代之實施例中，電壓可藉由適當地啟用傳送器、接收器或傳送器及接收器兩者而測量出。於某些實施例中，由於接合導線可固定於電源電位(或邏輯「1」)或接地電位(或邏輯「0」)，故固定型測試可分割成固定1測試(stuck-at-1 test)及固定0測試(stuck-at-0 test)。
第十五圖係顯示利用直流電流測量來偵測固定型缺陷之一實施例。於本實施例中，裝置1500包含傳送器1510，其透過迴歸差分導線1550連接至接收器1520，且具有至迴歸差分導線1550之測試埠連結，上述測試埠連結係透過利用電感例如電感網路1530而產生，用以由測試器1580提供用於測試之信號。於本實施例中，傳送器1510包含固定0缺陷(stuck-at-0 fault)，而接收器1520包含固定1缺陷(stuck-at-1 fault)。於某些實施例中，為利用直流電流測量來偵測固定型缺陷，傳送器1510及接收器1520兩者均被切斷電源，藉此透過傳送器及接收器接合導線之迴歸連結會浮動。對於第十五圖所示之固定0缺陷及固定1缺陷，AVCC及接地(GND)係分別透過測試埠施加於缺陷處，而造成電流從AVCC流至固定0缺陷處以及從固定1缺陷處流至接地。
於某些實施例中，固定型測試程序可摘要成以下所列：
表六：利用直流電流測量之固定型測試
1.　關閉傳送器及接收器；
2.　TAP[k,1:0] =AVCC ；
3.　分別於TAP[k,1:0] 測量電流I T [k,1:0] ；
4.　若( |I T [k,1:0] |≒0) 不成立則失敗；
5.　TAP[k,1:0] =GND ；
6.　重複步驟3及4；
7.　結束。
於替代之實施例中，若在步驟2中一半之AVCC可施加於TAP[k,1:0]，即TAP[k,1:0] = AVCC ，且電流IT [k,1:0]之數值在不需考量其方向下進行測量，則固定型測試程序可加以縮短。於此樣情況中，步驟5及6可被刪除。於某些實施例中，替代性之固定型測試程序可因而摘要成以下所列：
表七：利用直流電流測量之替代性固定型測試
1.　關閉傳送器及接收器；
2.　TAP[k,1:0] = AVCC ；
3.　分別於TAP[k,1:0] 測量電流I T [k,1:0] ；
4.　若( ∣I T [k,1:0] ∣≒0) 不成立則失敗，其中|x |表示x 之絕對值；
5.　結束。
第十六圖係顯示利用直流電壓測量來偵測固定型缺陷之一實施例。於本實施例中，裝置1600包含傳送器1610，其透過迴歸差分導線1650連接至接收器1620，且具有至迴歸差分導線1650之測試埠連結，上述測試埠連結係透過利用電感例如電感網路1630而產生，用以由測試器1680提供用於測試之信號。於本實施例中，傳送器1610包含固定0缺陷(stuck-at-0 fault)，而接收器1620包含固定1缺陷(stuck-at-1 fault)。於某些實施例中，固定型測試可在傳送器及接收器兩者均關閉之下實施，而造成迴歸連結浮動。於某些實施例中，偵測固定型缺陷之測試係基於以下概念:模擬短路至電源(AVCC)及接地(GND)之固定型缺陷可顯著地增加在浮動迴歸連結處之電壓改變相對於時間之比率，標示為dV/dt 。於此樣測試中，固定0缺陷及固定1缺陷可分別造成dV/dt 0及dV/dt 0。於某些實施例中，固定型缺陷所造成之dV/dt 之範圍可意味浮動迴歸連結會在測試之前預先充電(pre-charged)至目標固定型缺陷之相反的邏輯狀態，以確保測試之有效性。是故，若固定0缺陷及固定1缺陷被鎖定為目標，則浮動迴歸連結可分別預先充電至AVCC及GND，藉此可觀察到dV/dt 。於此樣程序中，電壓可在t 秒後測量，並與預期之電壓改變相比較，以做出關於缺陷之判斷。因此，若測量所得之電壓係為電壓被預先充電時所到達之數值的相反，則可得到存在有固定型缺陷之結論。
於某些實施例中，時間t 可從迴歸連結之時間常數RC 及固定x缺陷之測試限值(test limit)決定。因此，令t(mea-x) 是為了固定x缺陷進行電壓測量之時間，其中x =0或1。令Δ(sa-x) 為固定x缺陷之測試限值與浮動迴歸連結之間之電壓差值，上述浮動迴歸連結係如上所述為了目標固定x缺陷預先充電，其中x =0或1。Δ(sa-x) 可描述如下：
Δ(sa -x )=V lim it - x -(AVCC -V sa - x )
其中V sa - x 表示固定x缺陷之對應電壓位準，而V l imit - x 表示固定x缺陷之測試限值。應注意者為，若0<V limit - x <AVCC ，則Δ(sa-1) >0(電壓升)且Δ(sa-0) <0(電壓降)。令t(sa-x) 為電壓改變Δ(sa-x) 可在具有已知RC且存在固定x缺陷之經預先充電浮動迴歸連結發生之期間。t(sa-x) 係以RC時間常數為單位加以描述，且可為t(sa-x) =M *RC 或單純為M，M>0。同樣地，令t(no-f) 為於不存在缺陷之下電壓改變Δ(sa-x) 可發生之期間。t(no-f) =N*RC 或單純為N，N>0 。因此，電壓之測量可於下述時間窗(timing window)內實施：
t(sa-x)<t(mea-x)<<t(no-f)
其中符號<<表示「大為小於」。一般而言，t(sa-x) 係大為小於t(no-f) 。對於固定1缺陷，由於預先充電至GND之浮動迴歸連結不能自行充電至AVCC，故t(no-f) 可為無限大或極端地大。更確切地說，連結需要欠缺之外部電壓源。對於固定0缺陷，由於固定0缺陷(或短路至GND)可增加電壓降，故t(sa-0) 仍可大為小於t(no-f)。t(sa-x) 所佔時間可取決於當傳送器及接收器關閉時兩者之漏電流(leakage currents)。若假定漏電流小於幾微安培(microamps)，則其貢獻與固定型缺陷之貢獻相比可因此視為微不足道。是故，例如若t(sa-x)=5 且t(no-f)=100 ，則電壓可於50倍RC之後進行測量，以偵測固定型缺陷。
於某些實施例中，固定型測試程序可摘要成下述表八所列。於步驟2及5中，浮動迴歸連結係在測試之前為了固定0缺陷及固定1缺陷分別預先充電至AVCC及GND。
表八：利用直流電壓測量之固定型測試
1.　關閉傳送器及接收器；
2.　TAP[k,1:0]=AVCC// 為固定0測試預先充電至AVCC；
3.　於TAP[k，1：0] 測量電壓V[k,1：0] ；
4.　若(V[k,1：0]≒GND) 不成立則失敗；
5.　TAP[k,1：0]=GND// 為固定1測試預先充電至GND；
6.　於TAP[k,1:0] 測量電壓V[k,1:0] ；
7.　若(V[k,1:0]≒AVCC) 不成立則失敗；
8.　結束。
於某些實施例中，若傳送器及接收器兩者均開啟，則固定0缺陷之偵測可立即進行。此乃因當傳送器及接收器兩者均開啟時，迴歸連結之最小電壓為(AVCC-IS RT [k,j]，其中j=D+)。於交流耦合高速輸出入裝置中，最小電壓為(AVCC-IS RS [k,j]。最小電壓係顯著地高於接地電位，上述接地電位係固定0缺陷所造成之電位。於某些實施例中，此固定0缺陷偵測方法可併入固定型測試程序中，上述固定型測試程序係利用以上所討論之電壓測量。若期望，固定0缺陷可在傳送器及接收器均切換成開啟之下進行鎖定，而固定1缺陷可在傳送器及接收器均切換成關閉之下進行鎖定。
橋接缺陷可產生在裝置之原本設計中並未預定之額外信號路徑。例如，若差分接合導線彼此橋接，則短路之接合導線之間可有信號路徑，所產生之信號路徑存留於迴歸連結中。於某些實施例中，橋接缺陷可藉由利用直流電流及電壓使橋接缺陷所形成之額外信號路徑變得敏感而加以鎖定。傳送器及接收器兩者在此橋接測試期間係被切斷電源。
第十七圖係顯示利用測量直流電流偵測橋接缺陷之一實施例，而第十八圖係顯示利用測量直流電壓偵測橋接缺陷之一實施例。於第十七圖中，裝置1700包含第一傳送器1710，其透過第一迴歸差分導線1750耦合至第一接收器，其顯示為第一終端電阻1720，以及第二傳送器1715，其透過第二迴歸差分導線1755耦合至第二接收器，其顯示為第二終端電阻1725，測試器1780係透過第一電感1730連接至第一迴歸差分導線1750，且透過第二電感1735連接至第二迴歸差分導線1755。於本實施例中，橋接缺陷1790存在於第一迴歸差分導線1750與第二迴歸差分導線1755之間。於某些實施例中，對於第十七圖所示之電流型偵測，AVCC電壓電位係強行施加於一個或以上之測試存取埠，而接地電位係強行施加於其他者。於某些實施例中，由於傳送器及接收器兩者均被切斷電源，故一般而言若不存在橋接缺陷，則沒有電流或最小之電流會流動。然而，若於測試存取埠之任一者所測量而得之電流係大於某個測試限值，則可做出存在有一個或以上之橋接缺陷的判斷。
於第十八圖中，裝置1800包含第一傳送器1810，其透過第一迴歸差分導線1850耦合至第一接收器，其顯示為第一終端電阻1820，以及第二傳送器1815，其透過第二迴歸差分導線1855耦合至第二接收器，其顯示為第二終端電阻1825。測試器1880係透過第一電感1830連接至第一迴歸差分導線1850，且透過第二電感1835連接至第二迴歸差分導線1855。於本實施例中，橋接缺陷1890係存在於第一迴歸差分導線1850與第二迴歸差分導線1855之間。對於第十八圖所示之電壓型偵測，AVCC電位係強行施加於一個或某些之測試存取埠，而所產生之電壓係於其他之測試存取埠測量而得。若測量所得之電壓之任一者係大於測試限值，則可做出存在有一個或以上之橋接缺陷的判斷。
測試成本可取決於完成預定測試所需之平行測量數量，上述測試成本係藉由所需測量時間之量所測量而得。為減少測量時間，平行測量之數量應加以最小化或減少。於某些實施例中，於某個時間提供一刺激輸入(stimulus input)至任一測試存取埠並於其他測試存取埠測量直流電流或電壓以做出測試判斷係為可能。例如，於第十七圖中，AVCC電壓電位可一次強行施加於一個測試存取埠(TAP)，且在其餘之測試存取埠或在強行施加AVCC之測試存取埠平行地進行測量電流。同樣地，於第十八圖中，AVCC可一次強行施加於一個測試存取埠(TAP)，而在其餘測試存取埠平行地進行電壓測量。於某些實施例中，此樣測試程序可能需要上達N(N=4)個平行測量以完成測試。於某些實施例中，對於某些製程測試可能偏好較快之測試方法。
於某些實施例中，用於測試實作之平行電流或電壓測量之數量可為log2 N ，其中N表示測試存取埠之數量，其中底部運算子(bottom operator) x .y 係定義為若y=0則 x .y =x ，否則 x .y =x +1，其中x 及y 係為整數且x ,y >0。例如，1.0=1以及1.2=2。
於某些實施例中，所有之測試存取埠在直流測量期間均參與之活動係定義為測試配置(test configuration，TC)。測試存取埠之活動可由動作所組成，上述動作例如強行施加AVCC或強行施加GND、測量電流或測量電壓。電壓或電流x之強行施加係標示為force (x,unit)，而測量直流信號y係標示為mea (type(y))。由於所關注之信號類型係為電流及電壓，故電流之單位(安培(A))及電壓之單位(伏特(V))係予以利用。例如，第十七圖中之測試存取埠之活動可為force (AVCC,V)&mea (A)或force (GND,V)。於第十八圖中，上述活動可為force (AVCC,V)或mea (V)。
第十九圖係顯示測試配置之實施例。於某些實施例中，測試配置之集合可藉由考量log2 N 變數之二進位數值的所有可能結合之集合而獲得。八個測試存取埠之所有測試配置之集合，標示為TC[2:0]，係摘要於第十九圖中。於本實施例中，第十九圖所示之表格中邏輯0及邏輯1之進入可解譯成測試存取埠之一個活動。邏輯「0」及邏輯「1」之解譯係依據被測量者為何而不同。例如，如第十六圖所示，邏輯「1」可解譯為force (AVCC,V)&mea (A)，而邏輯「0」可解譯為force (GND,V)，或反之亦然。於第十七圖中，於另一方面，邏輯「1」及「0」可解譯為force (AVCC,V)及mea (V)。TC[2:0]中之數值之每一行係具體說明目標平行測量用之每一測試存取埠之活動。於某些實施例中，用於較小數量之測試存取埠之測試配置可藉由限制可能之結合而產生。例如，若有四個測試存取埠(N=4)，則可有二個(log2 4=2)測試配置。二位元(2-bit)之二進位數值的四個可能結合係被強調出，且四位元中之兩行係分配至TC[1:0]。TC[1:0]之每一行係具體說明先前所討論之活動。因此，若指定之電壓根據TC[n]，其中0n1，而被強行施加並測量，且若測量所得之電流或電壓之至少一者超過測試限值，則可做出存在有橋接缺陷之結論。
於某些實施例中，橋接測試可摘要成表九及表十所列。測試程序假定測試配置係在測試之前加以計算且可用於測試。
表九：利用直流電流測量之橋接測試
1.　關閉傳送器及接收器兩者；
2.　對於所有測試配置(TC[x],0 x X) ，進行下列：
2.1.　如TC[x] 中所指定，強行施加AVCC 及GND ；
2.2.　如TC[x] 中所指定，測量電流；
2.3.　若存在有超過測試限值之電流測量則失敗；
3.　結束。
表十：利用直流電壓測量之橋接測試
1.　關閉傳送器及接受器兩者；
2.　對於所有測試配置(TC[x],0 x X) ，進行下列：
2.1.　透過測試存取埠對所有浮動迴歸連結強行施加GND ；
2.2.　如TC[x] 中所指定，強行施加AVCC ；
2.3.　如TC[x] 中所指定，測量電壓；
2.4.　若存在有超過測試限值之電壓測量則失敗；
3.　結束。
於某些實施例中，本發明提供用以定位待測裝置中之缺陷之程序。為加速製程之量產並促進裝置之上市時程，缺陷定位之效率在裝置生產中係為重要。表一至表十所示之實施例可用以在缺陷測試期間協助判斷缺陷之位置。於某些實施例中，當存在有或不存在預期之電壓或電流時，缺陷係被鎖定並定位。
當開路缺陷如上所討論被偵測到時可予以定位。於某些實施例中，固定型缺陷係藉由識別出有被觀察到缺陷所引起之電流或電壓之測試存取埠而加以定位。缺陷所引起之電流之相位或方向可辨別固定1缺陷及固定0缺陷。例如，固定0缺陷係作用為電流槽(current sink)，而固定1缺陷係作用為電流源(current source)。
於某些實施例中，橋接缺陷係藉由表十所提供之電壓型方法加以定位。於某些實施例中，表十中之測試配置係以一位有效(one-hot)測試配置加以替代，於上述一位熱碼測試配置中僅有一個測試存取埠被一次強行施加AVCC。所強行施加之電壓係透過其餘之測試存取埠觀察到。若電壓係於任何進行觀察之測試存取埠之子集合觀察到，則可做出來源測試存取埠與觀察到缺陷引起之電壓之用以觀察之測試存取埠之間存在有橋接缺陷之結論。
於某些實施例中，缺陷定位係利用表九所提供之電流型方法。藉由觀察一位有效(one-hot)測試配置中缺陷引起之電流的存在，可判斷出與電壓型測試中所判斷者相同之缺陷定位。於某些實施例中，於強行施加有AVCC之測試存取埠之缺陷引起之電流係作用為電流源(current source)，而於進行觀察之測試存取埠之缺陷引起之電流係作用為電流槽(current sink)。於某些實施例中，電流源及電流槽之間的電流比率係表示與來源測試存取埠短路之接合導線之數量。
第二十圖係顯示用以測試高速裝置之程序之一實施例。於本實施例中，高速裝置之測試2000包含於步驟2005中啟用從高速輸出入裝置之傳送器輸出至高速輸出入裝置之接收器輸入之迴歸連結。於此樣測試中，於步驟2010中測試存取埠係存在於迴歸連結之差分線上，其中測試存取埠包含電感連結以在迴歸測試之高速操作期間阻擋至測試存取埠之傳輸。於某些實施例中。於步驟2015中，迴歸測試可包含由傳送器內建自我測試(transmitter BIST)所進行之傳送器測試信號的產生以及此信號之傳輸。於步驟2020中，測試信號係接收於接收器並由接收器內建自我測試(receiver BIST)所評估。於某些實施例中，於步驟2025中，傳送器可接著設置成不作用狀態以用於直流參數測試，且於步驟2030中實施參數測試，如第二十一圖所進一步顯示，此參數測試之實施包含傳送器電流及接收器終端電阻之測量。於某些實施例中，於步驟2035中，測試可進一步包含實施接合導線缺陷測試，如第二十二圖所進一步顯示。
雖第二十圖、第二十一圖及第二十二圖呈現某個測試順序，用以簡化說明，然而本發明之實施例並不限於任何特定的實施測試順序。於某些實施例中，例如，相較於迴歸測試(以步驟2005開始)可能需要較少測試時間之參數測試(以步驟2030開始)可先予以實施，而若裝置成功地通過參數測試則實施迴歸測試。此外，某個測試可與其他測試並行實施。
第二十一圖係顯示用於高速裝置之參數測試之程序之一實施例。於某些實施例中，對於直流耦合電路而言，高速輸出入裝置之參數測試2100可包含於步驟2105中之傳送器驅動電流測試，其可包含表一所述之程序。於本實施例中，測試可包含於步驟2110中開啟傳送器並關閉接收器，以及於步驟2115中利用測試存取埠為每一路徑測量電流。於某些實施例中，於步驟2120中測試可進一步包含終端電阻測試，其可包含表二所述之程序。於本實施例中，測試可包含於步驟2125中關閉傳送器並開啟接收器，以及於步驟2130中於測試存取埠測量電壓以決定終端電阻。於某些實施例中，於步驟2135中用於交流耦合之測試可包含平行之傳送器驅動電流及接收器終端電阻測試，其包含表三所述之程序。於本實施例中，測試可包含於步驟2140中將傳送器及接收器切換成開啟並於步驟2150中測量通過每一路徑之電流。
第二十二圖係顯示高速裝置之接合導線測試之程序之一實施例。於某些實施例中，高速輸出入裝置之接合導線測試2200可包含於步驟2205中用於開路缺陷之測試。於某些實施例中，於步驟2210中開路缺陷測試可包含利用直流電流測量之測試，其包含實施傳送器驅動測試以及實施終端電阻測試。此樣測試可包含表四所述之程序。於某些實施例中，於步驟2215中開路缺陷可替代性地利用直流電壓測量加以偵測，其包含將傳送器及接收器切換成開啟並於測試存取埠測量電壓。此樣測試可包含表五所述之程序。
於某些實施例中，接合導線測試可包含於步驟2220中用於固定型缺陷之測試。於某些實施例中，固定型測試可包含利用直流電流測量之測試，其包含於步驟2225中強行施加AVCC及接地於測試存取埠並於每一情況測量電流。此樣測試可包含表六所述之程序。於某些實施例中，固定型測試可包含替代性之直流電流測試，例如於步驟2230中強行施加AVCC於測試存取埠並於測試存取埠測量電流。此樣測試可包含表七所述之程序。於某些實施例中，固定型缺陷可替代性地利用直流電壓測量加以偵測，其包含於步驟2235中將傳送器及接收器切換成關閉，強行施加AVCC及接地於測試存取埠並於測試存取埠測量電壓。此樣測試可包含表八所述之程序。
於某些實施例中，接合導線測試可包含於步驟2240中用於橋接缺陷之測試。於某些實施例中，橋接缺陷測試可包含利用直流電流測量之測試，其包含於步驟2245中將傳送器及接收器切換成關閉，強行施加AVCC或GND於一個或以上之測試存取埠，於每一其他之測試存取埠測量電流。此樣測試可包含表九所述之程序。於某些實施例中，橋接缺陷可替代性地利用直流電壓測量加以偵測，其包含於步驟2250中將傳送器及接收器切換成關閉，強行施加AVCC於一個測試存取埠並於每一其他之測試存取埠測量電壓。此樣測試可包含表十所述之程序。
本發明之實施例並不限於實施表一至表十所述之程序的任何特定順序，且表一至表十所述之程序可為了待測裝置之傳送器接收器對之每一者或任一子群連續地或平行地加以實施。
第二十三圖係顯示用以測試高速裝置之裝置或系統之一實施例。於本實施例中並未顯示對本發明並無密切關係之某個標準且廣為人知之元件。於某些實施例中，裝置或系統2300係用以評估測試資料之系統，上述測試資料包含用於高速裝置，包含高速輸出入裝置，之直流參數測試及接合導線缺陷測試之直流電流及電壓測量。
於某些實施例中，裝置或系統2300包含內連結構(interconnect)或橫跨結構(crossbar)2305或其他用以傳輸資料之通訊手段。上述資料可包含音訊-視訊資料及相關之控制資料。裝置或系統2300可包含處理手段例如一個或以上之處理器2310，其與內連結構2305耦合以用於處理資訊。處理器2310可包含一個或以上之實體處理器(physical processors)及一個或以上之邏輯處理器(logical processors)。再者，處理器2310之每一者可包含多處理器核心(multiple processor cores)。內連結構2305係顯示為單一內連結構，以用於簡化，但可代表多個不同之內連結構或匯流排，且至此樣內連結構之元件連結可改變。第二十三圖所示之內連結構2305係代表由適當之橋接器(bridges)、配接器(adapter)或控制器所連接之任何一個或以上之獨立實體匯流排、點對點連結或兩者之抽象概念。內連結構2305可包含例如系統匯流排、週邊元件互連(PCI，peripheral component interconnect)或第三代週邊元件互連(PCI Express，PCIe)匯流排、HT匯流排(HyperTransport)或工業標準架構(industry standard architecture，ISA)匯流排、小型電腦系統介面(small computer system interface，SCSI)匯流排、內部積體電路(inter integrated circuit，IIC，I2C)匯流排，或美國電機及電子工程師協會(Institute of Electrical and Electronics Engineers，IEEE)標準1394匯流排，有時稱為「火線」(美國電機及電子工程師協會(IEEE)於1996年8月30日所發行之“Standard for a High Performance Serial Bus”1394-1995，及其增刊(supplements))。裝置或系統2300更可包含序列匯流排(serial bus)，例如通用序列匯流排(universal serial bus，USB)，一個或以上之通用序列匯流排相容連結可附接於其上。
於某些實施例中，裝置或系統2300更包含隨機存取記憶體(random access memory，RAM)或其他動態儲存裝置以作為記憶體2315，用以儲存資訊及欲由處理器2310執行之指令。記憶體2315亦可用以儲存用於資料流(data streams)或子資料流(data sub-streams)之資料。隨機存取記憶體包含例如動態隨機存取記憶體(dynamic random access memory，DRAM)，其需要刷新記憶體內容，以及靜態隨機存取記憶體(static random access memory，SRAM)，其不需要更新內容但其成本會增加。動態隨機存取記憶體(DRAM)可包含同步動態隨機存取記憶體(synchronous dynamic random access memory，SDRAM)，其包含時鐘信號以控制信號，以及擴展式資料輸出動態隨機存取記憶體(extended data out dynamic random access memory，EDO DRAM)。於某些實施例中，系統之記憶體可內含某些暫存器或其他特定目的之記憶體。裝置或系統2300亦可包含唯讀記憶體(read only memory，ROM)2330或其他靜態儲存裝置，用以儲存靜態資訊及用於處理器2310之指令。裝置或系統2300可包含一個或以上之非揮發性記憶體元件(non-volatile memory elements)2335，用以儲存某些元件。
於某些實施例中，資料儲存2320可耦合至裝置或系統2300之內連結構2305，用以儲存資訊及指令。資料儲存2320可包含磁碟、光碟及其對應之驅動器，或其他記憶體裝置。此樣元件可彼此結合或可為獨立元件，並可利用裝置或系統2300之部份其他元件。
裝置或系統2300亦可透過內連結構2305耦合至多視角之顯示裝置或元件2340。於某些實施例中，顯示器可包含液晶顯示器(LCD，liquid crystal display)、電漿顯示器(plasma display)或任何其他顯示技術，用以顯示資訊或內容至終端使用者。
於某些實施例中，輸入裝置2360可耦合至裝置或系統2300或與其通訊，用以傳達資訊及/或指令選擇至處理器2310。於若干實作中，輸入裝置2360可為遠端控制裝置、鍵盤、微型鍵盤、觸控螢幕、聲音輔助輸入系統(voice activated system)或其他輸入裝置或此類裝置之結合。於某些實施例中，裝置或系統2300更可包含游標控制裝置2365，例如滑鼠、軌跡球、觸控板或其他裝置，以用於傳達方向資訊及指令選擇至一個或以上之處理器2310，並用以控制顯示裝置2340上之游標移動。
一個或以上之傳送器或接收器2370亦可耦合至內連結構2305。於某些實施例中，裝置或系統2300可包含一個或以上之埠2375，用以接收或傳送資料。所接收或傳送之資料可包含從高速待測裝置2390接收之測試資料2380，其中測試存取埠包含電感2395用以在通過用於直流參數測試之直流電流的同時阻擋在高速迴歸測試期間之信號。雖圖式中係顯示單一測試存取埠連接至單一埠，然而待測裝置可包含多個測試存取埠，且裝置或系統2300可包含多個埠用以接收測試資料。裝置或系統2300亦可包含電源裝置或系統2385，其可包含電源供應器、電池、太陽電池、燃料電池或其他用以提供或產生電力之系統或裝置。電源裝置或系統2385所提供之電力可依需求分配至裝置或系統2300之元件。
為說明本發明上述敘述提出了若干特定細節，以利於徹底瞭解本發明。然而，應得以領會者為，對本領域具通常知識之技藝者而言，本發明可在不需要其中的某些特定細節之下實施。於其他實例中，已知的結構及裝置係以方塊圖的形式顯示。圖中所示之元件之間可能有中間結構。此處所述或所顯示之元件可能具有額外之輸入或輸出並未加以顯示或敘述。所顯示之元件或組件亦可以不同之排列方式或順序加以排列，包含任何欄位之重新排序或欄位尺寸之修改。
本發明可包含若干程序。本發明之程序可藉由硬體元件加以實施或可具體實施於電腦可讀指令中，上述電腦可讀指令可用以使一般用途或特定用途之處理器或編程有指令之邏輯電路實施本程序。另則，本程序可藉由硬體與軟體的結合加以實施。
部份之本發明可提供為電腦程式產品，上述電腦程式產品可包含非暫時性電腦可讀儲存媒體(non-transitory computer-readable storage medium)，其具有電腦程式指令儲存於其上，上述電腦程式指令可用以編程一電腦(或其他電子裝置)使其根據本發明實施程序。電腦可讀儲存媒體可包含但不限於軟碟、光碟、唯讀光碟(compact disk read-only memory，CD-ROMs)及磁性光碟(magneto-optical disks)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹除可編程唯讀記憶體(erasable programmable read-only memory，EPROMs)、可電性式抹除可編程唯讀記憶體(electrically-erasable programmable read-only memory，EEPROMs)、磁性或光學性卡片、快閃記憶體或其他類型之適於儲存電子指令之媒體/電腦可讀媒體。此外，本發明亦可下載為電腦程式產品，其中程式可從遠端電腦傳送至進行要求之電腦。
本發明之方法中的若干者係以其最基礎的形式加以敘述，但仍可加入若干程序至其任一者或從其任一者刪除若干程序，在不脫離本發明之基礎範圍下可增加若干資訊至此處所述訊息之任一者中或從其刪減若干資訊。此領域具通常知識之技藝者應得以領會，可對本發明進一步做若干更動及改變。此處所提供之特定實施例並非用以限制本發明，而係用以說明本發明。
若敘述了「A」元件耦合至「B」元件或與其耦合，則A元件可直接耦合至B元件或透過例如C元件非直接耦合。當說明書敘述了A元件、特徵、結構、程序或特性「造成」B元件、特徵、結構、程序或特性，其係指「A」為「B」的至少一部分原因，但亦可能有至少一其他元件、特徵、結構、程序或特性協助造成「B」。若說明書指出一元件、特徵、結構、程序或特性「得」、「可能」或「可」被包含，則該特定元件、特徵、結構、程序或特性並不要求要被包含。若說明書指「一」元件，則其並不意指僅有一個所述元件。
本發明之實施例係為本發明之實作或實例。說明書中所提到之「一實施例」、「某些實施例」或「其他實施例」係指與實施例有關而敘述之特定特徵、結構或特性被包含於至少某些實施例中，但不一定是所有實施例。「一實施例」或「某些實施例」之若干次出現並不一定全部指向相同之實施例。應領會者為，於上述本發明之示範性實施例的敘述中，為簡化揭露內容並有助於瞭解若干進步之觀點中之一者或以上者，本發明之若干特徵有時會聚集於單一實施例、圖式或其敘述中。
100．．．待測裝置
110．．．傳送器
115．．．接收器內建自我測試
120．．．接收器
125．．．傳送器內建自我測試
150．．．迴歸連接器
210．．．傳送器
215．．．開關
220．．．接收器
225．．．終端電阻
250．．．差分線迴歸連接器
310、315．．．傳送器
320、325．．．接收器
350．．．差分線迴歸連接器
360．．．電容
400．．．待測裝置
410．．．傳送器
412．．．傳送器內建自我測試元件
420．．．接收器
422．．．接收器內建自我測試元件
430．．．電感網路
450．．．迴歸連接器
480．．．測試設備(測試單元/測試器)
500、600、700、1200、1300、1400．．．裝置
510、610、710、1210、1310、1410．．．傳送器
520、620、720、1220、1320、1420．．．接收器
530、630、730、1230、1330、1430．．．電感網路
540．．．大電阻
550、650、750、1250、1350、1450．．．迴歸差分導線
580、680、780、1280、1380、1480．．．測試器
800、900、1000．．．裝置
810、910、1010．．．傳送器
820、920、1020．．．接收器
830、930、1030．．．第一電感網路
835、935、1035．．．第二電感網路
840、940、1040．．．電容
850、950、1050．．．迴歸差分導線
880、980、1080．．．測試器
1100．．．裝置
1110．．．傳送器埠
1120．．．接收器埠
1170．．．接合導線
1190．．．積體電路
1500、1600．．．裝置
1510、1610．．．傳送器
1520、1620．．．接收器
1530、1630．．．電感網路
1550、1650．．．迴歸差分導線
1580、1680．．．測試器
1700、1800．．．裝置
1710、1810．．．第一傳送器
1715、1815．．．第二傳送器
1720、1820．．．第一終端電阻
1725、1825．．．第二終端電阻
1730、1830．．．第一電感
1735、1835．．．第二電感
1750、1850．．．第一迴歸差分導線
1755、1855．．．第二迴歸差分導線
1780、1880．．．測試器
1790、1890．．．橋接缺陷
2000．．．高速裝置之測試
2005、2010、2015～2035．．．步驟
2100．．．高速輸出入裝置之參數測試
2105、2110、2115～2140、2150．．．步驟
2200．．．高速輸出入裝置之接合導線測試
2205、2210、2215～2250．．．步驟
2300．．．裝置或系統
2305．．．內連結構或橫跨結構
2310．．．處理器
2315．．．記憶體
2320．．．資料儲存
2330．．．唯讀記憶體
2335．．．非揮發性記憶體元件
2340．．．顯示裝置或元件
2360．．．輸入裝置
2365．．．游標控制裝置
2370．．．傳送器或接收器
2375．．．埠
2380．．．測試資料
2385．．．電源裝置或系統
2390．．．高速待測裝置
2395．．．電感
本發明之實施例係藉由後附圖式中之實例加以說明，而非用以限制本發明。後附圖式中相似之元件符號係指類似之元件。
第一圖係顯示裝置之迴歸測試。
第二圖係顯示直流耦合高速輸出入裝置。
第三圖係顯示交流耦合高速輸出入裝置。
第四圖係顯示用於高速裝置之測試存取埠之一實施例。
第五圖係顯示利用至直流耦合高速輸出入裝置之電感輸入所產生之測試存取埠之一實施例。
第六圖係顯示包含電流源測量之測試之一實施例。
第七圖係顯示包含終端電阻測量之測試之一實施例。
第八圖及第九圖係描繪用於交流耦合高速輸出入裝置之測試存取之實施例。
第十圖係顯示並行之直流參數測量之一實施例。
第十一圖係顯示接合導線缺陷，上述接合導線缺陷係利用測試裝置或系統之一實施例加以偵測。
第十二圖係顯示傳送器上之開路缺陷之實例，上述開路缺陷係利用測試裝置或系統之一實施例加以偵測。
第十三圖係顯示接收器上之開路缺陷之實例，上述開路缺陷係利用測試裝置或系統之一實施例加以偵測。
第十四圖係顯示利用直流電壓測量進行開路缺陷偵測之一實施例。
第十五圖係顯示利用直流電流測量來偵測固定型缺陷之一實施例。
第十六圖係顯示利用直流電壓測量來偵測固定型缺陷之一實施例。
第十七圖係顯示利用測量直流電流偵測橋接缺陷之一實施例。
第十八圖係顯示利用測量直流電壓偵測橋接缺陷之一實施例。
第十九圖係顯示測試配置之實施例。
第二十圖係顯示用以測試高速裝置之程序之一實施例。
第二十一圖係顯示用於高速裝置之參數測試之程序之一實施例。
第二十二圖係顯示高速裝置之接合導線測試之程序之一實施例。
第二十三圖係顯示用以測試高速裝置之裝置或系統之一實施例。
100．．．待測裝置
110．．．傳送器
115．．．接收器內建自我測試
120．．．接收器
125．．．傳送器內建自我測試
150．．．迴歸連接器

Claims (29)

  1. 一種高速輸出入裝置，包含：一複數傳送器及一複數接收器，包含一第一傳送器和一第一接收器；一複數迴歸連結，其從該傳送器之一輸出至該接收器之一輸入，每一該複數迴歸連結包含一第一連接器以及一第二連接器以用於傳輸差分信號，該複數迴歸連結包含從該第一傳送器至該第一接收器之一第一迴歸連結；一第一電感和一第二電感用於每一該複數迴歸連結，該第一電感具有一第一終端及一第二終端，以及一第二電感，具有一第一終端及一第二終端，該第一電感之該第一終端係連接至該複數迴歸連結之該第一連接器，該第二電感之該第一終端係連接至該複數迴歸連結之該第二連接器，該第一電感之該第二終端及該第二電感之該第二終端係提供用於該複數迴歸連結之一測試存取埠，以用於該高速輸出入裝置之直流電流測試，該第一迴歸連結包含一第一測試存取埠；以及一接收器內建自我測試和一傳送器內建自我測試，其中該接收器內建自我測試及該傳送器內建自我測試係提供該高速輸出入裝置之高速迴歸測試及直流電流測試，其中該直流電流測試包含該高速輸出入裝置之參數測試及該高速輸出入裝置之接合導線缺陷測試；其中該高速輸出入裝置之該接合導線測試包含下 列一者或以上者：用於開路接合導線缺陷之測試；用於固定型接合導線缺陷之測試；以及用於橋接接合導線缺陷之測試；其中該第一迴歸連結對固定型之該接合導線缺陷或該橋接接合導線缺陷之測試步驟，包含：關閉經連接之該複數傳送器及該複數接收器；以及測量一個或以上個測試存取埠之電流或電壓，除了該第一測試存取埠。
  2. 如請求項1所述之高速輸出入裝置，其中該測試存取埠提供信號至一測試裝置。
  3. 如請求項1所述之高速輸出入裝置，其中該接合導線測試更包含用於開路接合導線缺陷之測試。
  4. 如請求項1所述之高速輸出入裝置，更包含一第一隔離電阻，其連接於該第一電感之該第二終端與接地之間，以及一第二隔離電阻，其連接於該第二電感之該第二終端與接地之間。
  5. 一種用以測試高速輸出入裝置之方法，包含：啟用該高速輸出入裝置之一複數迴歸連結，該複數迴歸連結包含一複數傳送器和一複數接收器，每一該複數迴歸連結係在該裝置之一該複數傳送器之輸出與該 裝置之一該複數接收器之輸入之間，每一該迴歸連結包含第一連接器及第二連接器；以及於該高速輸出入裝置上實施直流電流測試，實施該直流電流測試包含透過用於每一該複數迴歸連結之一測試存取埠接收測試資料；其中每一該複數迴歸連結具有第一終端及第二終端之一第一電感，該第一第感係藉由該第一電感之該第一終端連接至該迴歸連結之該第一連接器，具有第一終端及第二終端之第二電感係藉由該第二電感之該第一終端連接至該迴歸連結之該第二連接器，用於每一該複數迴歸連結之該測試存取埠包含用於該迴歸連結之該第一電感之該第二終端以及用於該迴歸連結之該第二電感之該第二終端；其中該直流電流測試包含該高速輸出入裝置之參數測試及該高速輸出入裝置之接合導線測試；其中該高速輸出入裝置之該接合導線測試包含下列一者或以上者：用於固定型接合導線缺陷之測試；以及用於橋接接合導線缺陷之測試；其中具有一第一測試存取埠之該第一迴歸連結對固定型之該接合導線缺陷或該橋接接合導線缺陷之測試步驟，包含：關閉經連接之該複數傳送器及該複數接收器；以及測量一個或以上個測試存取埠之電流或電壓，除了該第一測試存取埠。
  6. 如請求項5所述之用以測試高速輸出入裝置之方法，其中該高速輸出入裝置之該參數測試包含下列之一者或以上者：測量該複數傳送器驅動電流；以及測量該複數接收器電阻。
  7. 如請求項5所述之用以測試高速輸出入裝置之方法，其中該高速輸出入裝置之該接合導線測試更包含：用於開路接合導線缺陷之測試。
  8. 如請求項5所述之用以測試高速輸出入裝置之方法，其中該測試存取埠更包含一第一隔離電阻，其連接於該第一電感之該第二終端與接地之間，以及一第二隔離電阻，其連接於該第二電感之該第二終端與接地之間。
  9. 如請求項5所述之用以測試高速輸出入裝置之方法，更包含利用該迴歸連結實施該高速輸出入裝置之主動式高速測試，該主動式高速測試包含透過該第一連接器及該第二連接器傳輸差分信號。
  10. 如請求項9所述之用以測試高速輸出入裝置之方法，其中在實施該高速輸出入裝置之該主動式高速測試之期間該測試存取埠保持耦合至該迴歸連結。
  11. 一種用以識別待測裝置中之缺陷之方法，包含： 啟用用於該待測裝置之迴歸連結，其中該待測裝置包含複數個傳送器及複數個接收器，該複數個傳送器之一者或以上者係藉由該迴歸連結耦合至該複數個接收器之一者或以上者，其包含第一傳送器藉由第一迴歸連結耦合至第一接收器，其中每一迴歸連結包含一測試輸出埠和包含用於該第一迴歸連結之一第一測試存取埠；以及利用至該迴歸連結之測試存取埠為接合導線缺陷對該待測裝置進行測試；其中每一迴歸連結包含第一連接器及第二連接器，其中用於每一該迴歸連結之一第一電感，具有第一終端及第二終端之該第一電感係藉由該第一電感之該第一終端連接至該第一連接器和用於每一該迴歸連結之一第二電感，具有第一終端及第二終端之該第二電感係藉由該第二電感之該第一終端連接至該第二連接器，用於每一該迴歸連結之該測試存取埠包含該第一電感之該第二終端以及該第二電感之該第二終端；其中該接合導線缺陷對該第一迴歸連結進行測試之步驟包含以下列方法定位固定型缺陷或橋接缺陷：關閉經連接之該複數傳送器及該複數接收器；測量一個或以上個測試存取埠之電流或電壓，除了該第一測試存取埠。
  12. 如請求項11所述之用以識別待測裝置中之缺陷之方 法，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位該第一迴歸連結中之開路缺陷：定位該第一傳送器中之開路缺陷，藉由切斷該第一接收器之電源並測量該第一傳送器及該第一接收器之該第一測試存取埠之電流或電壓；或定位該第一接收器中之開路缺陷，藉由切斷該第一傳送器之電源並測量該第一測試存取埠之電流或電壓。
  13. 如請求項12所述之用以識別待測裝置中之缺陷之方法，更包含為每一其他之迴歸連結重複偵測開路缺陷。
  14. 如請求項11所述之用以識別待測裝置中之缺陷之方法，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位固定型缺陷：對該第一測試存取埠強行施加第一電壓電位以測試固定0缺陷；於每一其他之測試存取埠測量電流或電壓；對該第一測試存取埠強行施加接地電位以測試固定1缺陷；於每一其他之測試存取埠測量電流或電壓；以及若於其他之測試存取埠中之任一者之電流或電壓測量不滿足一個或以上之臨界值，則定位固定型缺陷。
  15. 如請求項14所述之用以識別待測裝置中之缺陷之方 法，更包含為每一其他之迴歸連結重複偵測固定型缺陷。
  16. 如請求項11所述之用以識別待測裝置中之缺陷之方法，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位橋接缺陷：建立一測試配置，其中該第一測試存取埠係被強行施加一特定電壓電位及一個或以上個其他之測試存取埠係被強行施加一接地電位；測量一個或以上個其他之測試存取埠之每一電壓或電流；以及若一個或以上個其他之測試存取埠之電壓或電流測量係於一臨界值之範圍以外，則定位橋接缺陷。
  17. 如請求項16所述之用以識別待測裝置中之缺陷之方法，更包含為每一其他之迴歸連結重複定位橋接缺陷。
  18. 一種測試系統，包含：一介面，用於一待測裝置，其中該待測裝置包含：一複數傳送器及一複數接收器包含一第一傳送器和一第一接收器；一複數迴歸連結，每一複數迴歸連結係從每一複數傳送器之輸出至對應之接收器之輸入，每一該複數迴歸連結包含一第一連 接器及一第二連接器以用於傳輸差分信號；一複數測試存取埠，每一該複數測試存取埠係耦合至該複數迴歸連結中之其中一者，每一該複數測試存取埠包含一第一電感，其耦合至對應之迴歸連結之該第一連接器，以及一第二電感，其耦合至對應之迴歸連結之該第二連接器，該複數測試存取埠包含用於該第一迴歸連結之一第一測試存取埠；以及一測試單元，該測試單元係連接至該複數個測試存取埠，該測試單元得操作於測量該複數測試存取埠之電壓或電流並施加電壓或電流至該複數測試存取埠；其中該測試系統於該待測裝置上實施直流電流測試，實施該直流電流測試包含透過用於該迴歸連結之該測試存取埠於該測試單元接收測試資料；其中該直流電流測試包含該待測裝置之參數測試以及該待測裝置之接合導線測試，該待測裝置之該接合導線測試包含下列一者或以上者：用於固定型接合導線缺陷之測試；以及用於橋接接合導線缺陷之測試；其中為該第一迴歸連結對該待測裝置進行固定型缺陷或橋接曲線之測試之步驟包含：關閉經連接之該複數傳送器及該複數接收器；以及測量一個或以上個該複數測試存取埠之電流或電 壓，除了該第一測試存取埠。
  19. 如請求項18所述之測試系統，其中該待測裝置之該參數測試包含下列之一者或以上者：測量傳送器驅動電流；以及測量接收器電阻。
  20. 如請求項18所述之測試系統，其中該待測裝置之該接合導線測試更包含：用於開路接合導線缺陷之測試。
  21. 如請求項18所述之測試系統，其中該測試系統進一步利用該複數迴歸連結實施該待測裝置之主動式高速測試，該主動式高速測試包含透過每一該複數迴歸連結之該第一連接器及該第二連接器傳輸差分信號。
  22. 一種非暫態之電腦可讀儲存媒體，其儲存有資料於其上，該資料代表指令之序列，當該指令由處理器所執行時會使得該處理器實施下列步驟：啟用該高速輸出入裝置之一複數迴歸連結，該複數迴歸連結包含一複數傳送器和一複數接收器，每一該複數迴歸連結係在該裝置之一該複數傳送器之輸出與該裝置之一該複數接收器之輸入之間，每一該複數迴歸連結包含第一連接器及第二連接器；以及於該高速輸出入裝置上實施直流電流測試，實施該直流電流測試包含透過用於每一該複數迴歸連結之一 測試存取埠接收測試資料；其中每一該迴歸連結具有第一終端及第二終端之一第一電感，該第一電感係藉由該第一電感之該第一終端連接至該迴歸連結之該第一連接器，具有第一終端及第二終端之第二電感係藉由該第二電感之該第一終端連接至該迴歸連結之該第二連接器，用於每一該複數迴歸連結之該測試存取埠包含用於該複數迴歸連結之該第一電感之該第二終端以及用於該複數迴歸連結之該第二電感之該第二終端；其中該直流電流測試包含該高速輸出入裝置之參數測試及該高速輸出入裝置之接合導線測試；其中該高速輸出入裝置之該接合導線測試包含下列一者或以上者：用於固定型接合導線缺陷之測試；以及用於橋接接合導線缺陷之測試；其中具有一第一測試存取埠之該第一迴歸連結對固定型之該接合導線缺陷或該橋接接合導線缺陷之測試步驟，包含：關閉經連接之該複數傳送器及該複數接收器；以及測量一個或以上個測試存取埠之電流或電壓，除了該第一測試存取埠。
  23. 如請求項22所述之非暫態之電腦可讀儲存媒體，其中該高速輸出入裝置之該參數測試包含下列之一者或以 上者：測量傳送器驅動電流；以及測量接收器電阻。
  24. 如請求項22所述之非暫態之電腦可讀儲存媒體，其中該高速輸出入裝置之該接合導線測試更包含：用於開路接合導線缺陷之測試。
  25. 如請求項22所述之非暫態之電腦可讀儲存媒體，更包含指令，當該指令由該處理器所執行時會使得該處理器實施下列步驟：利用該迴歸連結實施該高速輸出入裝置之主動式高速測試，該主動式高速測試包含透過該第一連接器及該第二連接器傳輸差分信號。
  26. 一種非暫態之電腦可讀儲存媒體，其儲存有資料於其上，該資料代表指令之序列，當該指令由處理器所執行時會使得該處理器實施下列步驟：啟用用於一待測裝置之該複數迴歸連結，其中該待測裝置包含複數個傳送器及複數個接收器，該複數個傳送器之一者或以上者係藉由該迴歸連結耦合至該複數個接收器之一者或以上者，其包含第一傳送器藉由第一迴歸連結耦合至第一接收器，其中每一該複數迴歸連結包含一測試輸出埠和包含用於該第一迴歸連結之一第一測試存取埠；以及利用至該複數迴歸連結之測試存取埠為接合導線 缺陷對該待測裝置進行測試；其中每一該複數迴歸連結包含第一連接器及第二連接器，其中用於每一該複數迴歸連結之一第一電感，具有第一終端及第二終端之第一電感係藉由該第一電感之該第一終端連接至該第一連接器和用於每一該複數迴歸連結之一第二電感，具有第一終端及第二終端之該第二電感係藉由該第二電感之該第一終端連接至該第二連接器，用於每一該複數迴歸連結之該測試存取埠包含該第一電感之該第二終端以及該第二電感之該第二終端；其中該接合導線缺陷對該第一迴歸連結進行測試之步驟包含以下列方法定位固定型缺陷或橋接缺陷：關閉經連接之該複數傳送器及該複數接收器；測量一個或以上個測試存取埠之電流或電壓，除了該第一測試存取埠。
  27. 如請求項26所述之非暫態之電腦可讀儲存媒體，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位該第一迴歸連結中之開路缺陷：定位該第一傳送器中之開路缺陷，藉由切斷該第一接收器之電源並測量該第一傳送器及該第一接收器之該測試存取埠之電流或電壓；以及定位該第一接收器中之開路缺陷，藉由切斷該第一傳送器之電源並測量該第一該測試存取埠之電流或電 壓。
  28. 如請求項26所述之非暫態之電腦可讀儲存媒體，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位固定型缺陷：對該第一測試存取埠強行施加第一電壓電位以測試固定0缺陷；於每一其他之測試存取埠測量電流或電壓；對該第一測試存取埠強行施加接地電位以測試固定1缺陷；於每一其他之測試存取埠測量電流或電壓；以及若於其他之測試存取埠中之任一者之電流或電壓測量不滿足一個或以上之臨界值，則定位固定型缺陷。
  29. 如請求項26所述之非暫態之電腦可讀儲存媒體，其中為該接合導線缺陷對該待測裝置進行測試之步驟包含以下列方法定位橋接缺陷：建立一測試配置，其中該第一測試存取埠係被強行施加一特定電壓電位及一個或以上個其他之測試存取埠係被強行施加一接地電位；測量一個或以上個其他之測試存取埠之每一電壓或電流；以及若一個或以上個其他之測試存取埠之電壓或電流測量係於一臨界值之範圍以外，則定位橋接缺陷。
TW100136606A 2011-10-07 2011-10-07 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法 TWI507702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100136606A TWI507702B (zh) 2011-10-07 2011-10-07 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100136606A TWI507702B (zh) 2011-10-07 2011-10-07 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法

Publications (2)

Publication Number Publication Date
TW201316012A TW201316012A (zh) 2013-04-16
TWI507702B true TWI507702B (zh) 2015-11-11

Family

ID=48803000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136606A TWI507702B (zh) 2011-10-07 2011-10-07 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法

Country Status (1)

Country Link
TW (1) TWI507702B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512052B2 (ja) * 2015-09-29 2019-05-15 新東工業株式会社 テストシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057218A1 (en) * 1997-05-09 2002-05-16 Basic Research Corporation Communications system
TW200305850A (en) * 2002-03-15 2003-11-01 Gennum Corp Digital communication system and method
TW589793B (en) * 2002-03-14 2004-06-01 Intel Corp Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
TW200511775A (en) * 2003-06-02 2005-03-16 Qualcomm Inc Generating and implementing a signal protocol and interface for higher data rates
US20070258849A1 (en) * 2006-05-06 2007-11-08 Kent Carl E Methods, systems, and apparatus for creating and transmitting aroma delivery instructions and recording over the internet
CN101185247A (zh) * 2005-03-07 2008-05-21 菲尼萨公司 具有8.5g cdr旁路的xfp收发器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057218A1 (en) * 1997-05-09 2002-05-16 Basic Research Corporation Communications system
TW589793B (en) * 2002-03-14 2004-06-01 Intel Corp Methods and apparatus for reducing power usage of a transmitter and receiver coupled via a differential serial data link
TW200305850A (en) * 2002-03-15 2003-11-01 Gennum Corp Digital communication system and method
TW200511775A (en) * 2003-06-02 2005-03-16 Qualcomm Inc Generating and implementing a signal protocol and interface for higher data rates
CN101185247A (zh) * 2005-03-07 2008-05-21 菲尼萨公司 具有8.5g cdr旁路的xfp收发器
US20070258849A1 (en) * 2006-05-06 2007-11-08 Kent Carl E Methods, systems, and apparatus for creating and transmitting aroma delivery instructions and recording over the internet

Also Published As

Publication number Publication date
TW201316012A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
US8598898B2 (en) Testing of high-speed input-output devices
TWI476582B (zh) 用於內連線之故障測試
US7154288B2 (en) Method and an apparatus for testing transmitter and receiver
US7856581B1 (en) Methods and apparatuses for external test methodology and initialization of input-output circuits
JP2004003985A (ja) 集積回路のパッド・ドライバのテストを容易にするためのシステムおよび方法
Noia et al. Pre-bond probing of through-silicon vias in 3-D stacked ICs
US11500017B1 (en) Testing memory elements using an internal testing interface
US9599673B2 (en) Structural testing of integrated circuits
US8140923B2 (en) Test circuit and method for testing of infant mortality related defects
TWI507702B (zh) 測試系統、識別待測裝置中缺陷之方法、電腦可讀儲存媒體、高速輸出入裝置及其測試方法
US6724210B2 (en) Method and apparatus for reduced pin count package connection verification
Conroy et al. Board assisted-BIST: Long and short term solutions for testpoint erosion—Reaching into the DFx toolbox
US20170010320A1 (en) Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input
US11579191B2 (en) Method and system for testing an integrated circuit
US12078677B1 (en) Measuring input receiver thresholds using automated test equipment digital pins in a single shot manner
Conroy et al. Current and future manufacturing test solution strategies-iNEMI Boundary-scan and Built in Self Test (BIST) technology integration for future standardization
Lee External loopback testing on high speed serial interface
CN115765716A (zh) JTAG接口到cJTAG接口的转换装置和转换方法
Hashizume et al. A Built-in Test Circuit for Electrical Interconnect Testing of Open Defects in Assembled PCBs
Metra et al. Should We Make Our Design for Testability Schemes Fault Secure?
KR20090097556A (ko) 데이터 입출력 라인 테스트 회로 및 그의 테스트 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees