JPS6232373A - 試験方法 - Google Patents

試験方法

Info

Publication number
JPS6232373A
JPS6232373A JP60172033A JP17203385A JPS6232373A JP S6232373 A JPS6232373 A JP S6232373A JP 60172033 A JP60172033 A JP 60172033A JP 17203385 A JP17203385 A JP 17203385A JP S6232373 A JPS6232373 A JP S6232373A
Authority
JP
Japan
Prior art keywords
connector
test
adapter
wiring board
terminal group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60172033A
Other languages
English (en)
Other versions
JPH0543067B2 (ja
Inventor
Kazunori Asada
浅田 和徳
Katsuyoshi Teru
輝 勝義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60172033A priority Critical patent/JPS6232373A/ja
Publication of JPS6232373A publication Critical patent/JPS6232373A/ja
Publication of JPH0543067B2 publication Critical patent/JPH0543067B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体部品などを搭載したプリント基板などのような配
線基板に試験機をコネクタ接続し、電気的な試験を行な
う際に、配線基板と試験機間を接続するコネクタアダプ
タに、1または複数のコネクタブロックを設け、該コネ
クタブロックを介して、配線基板内部と試験機間を接続
可能とすることで、コネクタアダプタを追加することな
しに、配線基板内部を試験機に接続可能とする。
〔産業上の利用分野〕
半導体部品などが搭載されたプリント基板などのような
配線基板を試験機に接続して電気的な試験を行なう際に
、相互の接続はコネクタを介して行なわれる。本発明は
、このようにコネクタで被試験配線基板を試験機に接続
する際の接続手段の効率化に関する。
(配線基板の試験装置の概要) 本発明の出願人は、プリント基板の試験装置として特願
昭59−37865号により、第7図、第8図のような
装置を提案した。第7図は試験装置の全容を示す斜視図
、第8図はこの試験装置におけるプリント基板のセット
作業を工程順に示す正面図である。
第7図に示すように、ベースアダプタ5の平板状ベース
プレート5aには、プリント基板7搭載領域lの左右両
側にはスライダ2.2aが搭載されている。ベースプレ
ート5aの領域1には、4隅に位置決めビン6.6・・
・が植設されており、この位置決めビン6.6・・・に
プリント基板7の位置決め孔3・・・を位置決めし嵌入
さセることで、プリンl−a[7が所定位置にセットさ
れる。左右のコネクタアダプタ9.9aは、プリント基
板7の左右のコネクタ8.8aに結合されるものであり
、かつスライダ2.2aの貫通窓4.4aを通して、試
験機12の試験端子群13.13aに結合される。なお
図示例では、プリント基板7は左右それぞれの辺に4組
のコネクタ8・・・、8a・・・を装備しており、した
がってコネクタアダプタ9.9aも左右に4組ずつ装備
されている。同様に、ベースアダプタ5も、左右に4組
ずつスライダ2・・・、2a・・・を装備しており、試
験機12も左右に4Miずつ試験端子群13・・・、1
3a・・・を装備している。
次に第8図の工程図にしたがって、プリント基板7の試
験機12へのセント動作を説明する。
まず(イ)のように、4隅に位置決めビン6・・・を有
するベースアダプタ5がセットされる。そして(ロ)の
ようにプリント基板7が位1決めビン6・・・上にセッ
トされ、位置決め孔3・・・に位置決めビン6・・・が
嵌入することで、プリンl−M板7が移動不能に取付け
られる。このプリントi板7には、図上左右両端に装備
した配線用のコネクタ8.8aから、所要の電源電圧や
各種信号の授受が行なわれる。
次に(ハ)のように前記プリント・基板7の左右両側近
傍で、かつコネクタ8.8aに対向して、ベースプレー
1・5a上にコネクタアダプタ9.9aが配設される。
このコネクタアダプタ9.9aはそれぞれ試験機12と
プリント基板7との双方に接続可能なコネクタ10.1
1および10a 、llaを有しており、かつコネクタ
アダプタ9.9a自身が、ベースアダプタ5に対し矢印
B % B a方向に摺動可能になっている。
こうしてプリント基板7とコネクタアダプタ9.9aが
搭載されたベースアダプタ5は、(ニ)のように試験機
12の試験端子群13.13aの上方に移動され、続い
て(ホ)図のようにコネクタアダプタ9.9aがそれぞ
れ矢印8%Ba方向に摺動されてコネクタ10とコネク
タ8が、またコネクタ10aとコネクタ8aが結合され
る。そしてこれらプリント基板7とコネクタアダプタ9
.9aとが接続された状態のベースアダプタ5は、(へ
)のように矢印C方向に移動されて、コネクタアダプタ
9.9aのコネクタ11、llaがそれぞれ試験装置1
2の試験端子群13.13aに結合される。
以上のようにプリント基板7と試験機12との電気的接
続は、ケーブルを使用することなく、コネクタアダプタ
9.9aを介して行なわれるので、前記各工程はロボッ
トやハンドラーによる自動化が可能となる。またケーブ
ルを使用しないので、ノイズが入りにくり、試験の信頼
性が向上する。
コネクタアダプタ9.9aが搭載されるベースアダプタ
5を予め複数個用意してお(ことにより、プリント基板
7やコネクタアダプタ9.9aの取付け、取外しを、試
験工程と並行して行なうことができる。
〔従来の技術〕
第9図はコネクタアダプタ9と試験機12、被試験配線
基板7との接続関係を示す図である。コネクタアダプタ
9は、その下側のコネクタ11が、試験機12の試験端
子群13と結合し、コネクタlOが被試験配線基板7の
コネクタ8と結合する。そしてコネクタアダプタ9の内
部で、試験機側コネクタ11と被試験配線基板7例のコ
ネクタ10間が、導線14で接続されている。他方のコ
ネクタアダプタ9aも同様な構成になっている。
このようにコネクタアダプタ9.9aを介して被試験配
線基板7のコネクタ8.8aが試験機12に接続される
。ところが被試験配線基板7には、LSIなどの部品1
5がソケット16を介して搭載されていることもある。
このような被試験配線基板7では、搭載部品15をソケ
ット16から取外し、代わりに接続アダプタをソケッ1
へ16に結合することで、試験機12との接続が行なわ
れる。
第10図はこのように被試験配線基板7の内部のソケー
Iト16を試験機12に接続するための接続構造を示す
分解斜視図である。被試験配線基板7のコネクタ8・・
・とじて、81〜84までの4組装備されているものと
すると、コネクタアダプタ9も91・・・94の4組装
備されるが、基板内部接続のために、特別にコネクタア
ダプタ95を追加し、このコネクタアダプタ95に接続
されたケーブル17の先端の接続アダプタ18をソケソ
目6に結合している。コネクタアダプタが1個増えると
、それに対応してスライダ25、試験端子群135を追
加する必要がある。
このようにコネクタアダプタを追加すると、それに伴っ
てスライダ25や試験端子135を追加しなければなら
ず、またコネクタアダプタ95を駆動するためのアクチ
ュエータも追加する必要があり、コトス高となり、装置
が大形化する。
本発明の技術的課題は、従来の試験装置におけるこのよ
うな問題を解消し、コネクタアダプタなどを特別に追加
することなしに、被試験配′4IA基板内部と試験機間
を接続可能とすることにある。
〔問題点を解決するための手段〕
第1図は本発明による試験方法の基本原理を説明する部
分断面側面図である。7は被試験配線基板であり、装置
に実装して使用する際に、他との間の電気的接続用のコ
ネクタ8を有している。このコネクタ8を、」ネクタア
ダプタ9を介して試験機12の試験端子群13に接続す
ることで、被試験配線基板7を試験m12に電気的に接
続し、試験を行なう。コネクタアダプタ9は、被試験配
線基板7へのコネクタ接続のためのコネクタ10および
試験機12へのコネクタ接続のためのコネクタ11のほ
かに、基板内部接続のために1または複数のコネクタブ
ロック191を有している。このlまたは複数のコネク
タブロック191を、試験機12との接続用のコネクタ
11と接続すると共に、試験機12との接続用のコネク
タ11と接続された基板内部接続用コネクタ191に、
ケーブル17をコネクタ20で結合し、該ケーブル17
の他端の接続アダプタ18を、被試験配線基板7の内部
のソケット16などに接続する。
〔作用〕
試験端子群13は、必要と考えられる最大数の端子を有
しているが、通常は被試験配線基板7と接続されるコネ
クタ10の容量は、この試験端子群13の端子数より少
ない。したがって試験端子群13と結合されるコネクタ
11も、その一部しかコネクタ10と接続されておらず
、残りは使用されていない。
本発明では、この従来使用されていなかった残りの部分
を、1または複数のコネクタブロック191と接続し、
該コネクタブロック191をケーブル17で基板内部接
続用の接続アダプタ18に接続し、基板内部のソケット
16などに接続する構成になっている。
そのためそれぞれのコネクタアダプタ9を介して、被試
験配線基板7のコネクタ8が試験機12の試験端子群1
3に接続されることは従来と同じであるが、本発明では
、それぞれのコネクタアダプタ9において、試験端子接
続側コネクタ11の内、被試験配線基板7とのコネクタ
接続に使用されていない部分を、基板内部接続用のコネ
クタブロック191を介し、て、基板内部と接続する。
したがってコネクタアダプタを、基板内部接続のために
特別に増設する必要はない。
〔実施例〕
次に本発明による試験方法が実際」−どのように具体化
されるかを実施例で説明する。第2図は本発明による試
験方法の実施例を示す図で、(イ)は部分断面側面図、
(ロ)は斜視図である。実施例の装置では、試験端子群
13は100端子構成になっているが、コネクタアダプ
タ9のコネクタ10は、50ビン構成になっている。し
たがって試験端子群13としては、50端子が不使用状
態のため、実施例ではこの50端子の内の25端子をコ
ネクタブロック191に接続し、このコネクタブロック
191にケーブル17のコネクタ20を結合している。
そしてケーブル17の他端の接続アダプタ18を、LS
Iなどのソケット16に結合する。被試験配線基板7は
、コネクタ8をコネクタアダプタ9のコネクタ10に結
合することで、導線14、コネクタ11を介して試験機
12に接続される。このように、従来使用されずに余っ
ていた試験端子を利用して、基板内部に実装されている
部品などのソケット16を試験機12に接続し、試験を
行なうことができる。
第3図〜第6図はコネクタアダプタ9の各種実施例を示
す図である。第3図〜第5図において、(イ)は平面図
、(ロ)は部分断面側面図である。
第3図は100ピンのコネクタ11のうち、50ビンは
コネクタ10に導線14で接続され、残りの50ピンは
、コネクタブロック191.192に接続されている。
つまり導線21によって、25ピンずつ2つのコネクタ
ブロック191.192に接続されている。そして第6
図のコネクタアダプタ91のように、両コネクタブロッ
ク191 、192はケーブル17で接続アダプタ18
に接続される。なお2つのコネクタブロック191.1
92は別々の接続アダプタに接続して、個々のソケット
に接続することもできる。第4図は、コネクタブロック
を191〜194まで4組設け、コネクタ11の全ビン
をコネクタブロックのみに接続した例である。第10図
の2番目のコネクタアダプタ92のように、被試験配線
基板7との接続を要しない部分もある。このように被試
験配線基板7との接続を全く要しないコネクタアダプタ
においては、第4図のようにコネクタ11の全ビンを導
線21でコネクタブロック191〜194に接続し、全
コネクタブロック191〜194を利用して、被試験配
線基板7の内部と接続することもできる。
第5図はコネクタ11の全ビンまたは一部のビンをコネ
クタ10に導線14で接続すると共に、コネクタブロッ
ク191.192もコネクタ10に導線22で接続した
例である。この場合コネクタブロック191.192は
、ケーブルを介して、他のコネクタアダプタのコネクタ
ブロックに接続したり、被試験配線基板7の内部と接続
することもできる。
第6図に示すように、2つ以上のコネクタアダプタ93
.94・・・のコネクタブロック191 、191に接
続されたケーブル17を、1つの接続アダプタ18に接
続することにより、各コネクタアダプタ91.92・・
・の空いたコネクタブロック191・・・を寄せ集めて
1または2以上の接続アダプタ18と接続することもで
きる。
なお被試験配線基板7の片側のコネクタアダプタ9のみ
について説明したが、他方のコネクタアダプタ9a側に
ついても以上のような本発明の思想を適用できることは
言うまでもない。
〔発明の効果〕
以上のように本発明によれば、被試験配線基板7との接
続用のコネクタ10を有するコネクタアダプタ9におい
て、1または複数のコネクタブロック191・・・を設
け、該コネクタブロック191・・・を試験機12の試
験端子群13に接続し、コネクタブロック191・・・
をケーブルで基板内部と接続する方法を採っている。そ
のため、コネクタアダプタ9.9aや試験端子群13中
の余った領域を利用することで、基板内部と試験機12
間を接続することができ、従来のように特別にコネクタ
アダプタを増設したりする必要がなく、コストダウンと
小形化が可能となる。
【図面の簡単な説明】
第1図は本発明による試験方法の基本原理を説明する部
分断面側面図、第2図〜第6図は本発明による試験方法
の実施例を示す図で、第2図は要部の部分断面側面図と
斜視図、第3図〜第5図はコネクタブロックの各種実施
例を示す図、第6図は基板内部接続用の接続アダプタと
各コネクタアダプタ間の関係を示す図である。 第7図は先に提案した試験装置の斜視図、第8図は同試
験装置のコネクタ接続動作を工程順に示す正面図、第9
図は試験機と被試験配線基板との間のコネクタアダプタ
による接続構造を示す部分断面側面図、第10図は従来
の基板内部−と試験機間の接続構造を示す分解斜視図で
ある。 図において、7は被試験配線基板、8はコネク夕、9.
9aはコネクタアブブタ、10.11・・・はコネクタ
、12は試験機、13は試験端子群、14.21は導線
、16はソケット、18は接続アダプタ、191〜19
4はコネクタブロック、20はコネクタをそれぞれ示す
。 特許出願人     富士通株式会社 代理人 弁理士   青 柳   稔 第3図      第4図 コネクタブサック ネ タ コネクダフ゛゛ロヅク寅力匠例 第5図

Claims (1)

  1. 【特許請求の範囲】 被試験配線基板(7)のコネクタ(8)を、コネクタア
    ダプタ(9)のコネクタ10と接合し、該コネクタ10
    をコネクタアダプタ(9)のコネクタ11を介して試験
    機(12)の試験端子群(13)に接続することにより
    、被試験配線基板(7)と試験機(12)間にコネクタ
    アダプタ(9)を介在させる試験方法において、 コネクタアダプタ(9)に1または複数のコネクタブロ
    ック(191・・・)を設け、該コネクタブロック(1
    91・・・)を、試験端子群13と結合されるコネクタ
    11と接続し、 該コネクタブロック(191・・・)を、ケーブル(1
    7)を介して被試験配線基板(7)の内部と接続するこ
    とを特徴とする試験方法。
JP60172033A 1985-08-05 1985-08-05 試験方法 Granted JPS6232373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60172033A JPS6232373A (ja) 1985-08-05 1985-08-05 試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60172033A JPS6232373A (ja) 1985-08-05 1985-08-05 試験方法

Publications (2)

Publication Number Publication Date
JPS6232373A true JPS6232373A (ja) 1987-02-12
JPH0543067B2 JPH0543067B2 (ja) 1993-06-30

Family

ID=15934283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60172033A Granted JPS6232373A (ja) 1985-08-05 1985-08-05 試験方法

Country Status (1)

Country Link
JP (1) JPS6232373A (ja)

Also Published As

Publication number Publication date
JPH0543067B2 (ja) 1993-06-30

Similar Documents

Publication Publication Date Title
US5764071A (en) Method and system for testing an electronic module mounted on a printed circuit board
US6252415B1 (en) Pin block structure for mounting contact pins
US5994894A (en) Testboard for IC tester
US5010446A (en) Multi-edge extender board
KR20040065274A (ko) 테스트 헤드용 가요성 인터페이스
EP0731992B1 (en) High-density interconnect technique
EP0305951A1 (en) Testing of integrated circuit devices on loaded printed circuit boards
US4674811A (en) Apparatus for connecting pin grid array devices to printed wiring boards
US6300781B1 (en) Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system
US6181146B1 (en) Burn-in board
US3260982A (en) Flat cable strain relief
JPS6232373A (ja) 試験方法
TWI749690B (zh) 半導體元件預燒測試模組及其預燒測試裝置
WO2017113056A1 (zh) 多通道接口测试装置
JP2705332B2 (ja) Icデバイスの電気的特性測定装置
CN219302518U (zh) 一种芯片转接板
CN219997124U (zh) 一种夹治具
US4875869A (en) Backplane with associated handling means
JPH08201476A (ja) 半導体装置試験用テストボード
CN220085032U (zh) 一种线束快速测试工装板
JP3065007B2 (ja) 半導体装置用バイアス試験炉
TWI694263B (zh) 老化測試電路板模組
JP3214526B2 (ja) プリント配線板の検査装置
JP3259355B2 (ja) Icデバイスの電気的特性測定装置
JP3060454U (ja) コネクタ及びプリント基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees