JP2003519801A - 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置 - Google Patents

分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置

Info

Publication number
JP2003519801A
JP2003519801A JP2001552102A JP2001552102A JP2003519801A JP 2003519801 A JP2003519801 A JP 2003519801A JP 2001552102 A JP2001552102 A JP 2001552102A JP 2001552102 A JP2001552102 A JP 2001552102A JP 2003519801 A JP2003519801 A JP 2003519801A
Authority
JP
Japan
Prior art keywords
backplane
card
cassette module
card cage
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001552102A
Other languages
English (en)
Inventor
エドワード イー． スミス，
Original Assignee
サード ミレニアム テスト ソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サード ミレニアム テスト ソリューションズ filed Critical サード ミレニアム テスト ソリューションズ
Publication of JP2003519801A publication Critical patent/JP2003519801A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 分割バックプレーンを有するモジュラーオフセット自動テスト装置（ＡＴＥ）テストヘッドが提示される。ＡＴＥテストヘッドは、汎用機器カードを順応させるために第１のバックプレーンを有するカードケージモジュールと、独自の性質を有する（特定用途）機器カードを順応させるために第１のバックプレーンに対してオフセットされた第２のバックプレーンを有するカセットモジュールとにモジュール化される。汎用機器カードおよび独自の性質を有する機器カードは、それらを接続させるケーブルによって互いに通信する。汎用機器カードおよび独自の性質を有する機器カードは、別々または同時に、それぞれのバックプレーンから速やかに分離、かつ、それぞれのバックプレーンに速やかに連結され得る。

Description

【発明の詳細な説明】
【０００１】 （発明の分野） 本発明は、概して、自動テスト装置（ＡＴＥ）に関し、より詳細には、ＡＴＥ
のテストヘッドモジュールに関する。
【０００２】 （発明の背景） 半導体デバイスの製造業者は、品質保証を提供するために、彼らの製品のテス
トを計画的に実行して、彼らの製品が設計パラメータを全て満たすまたは超える
ことを確認する。ルーチン的に実行されるテストのいくつかのタイプは、デバイ
スパラメータテスト（別名、ＤＣテスト）、デバイス論理機能テスト、およびデ
バイスタイミングテスト（別名、ＡＣテスト）を含む。テストされる半導体デバ
イスは、テスト中のデバイス（ＤＵＴ）として公知であり、前述のテストをＤＵ
Ｔに対して実行する際に使用するテストシステムは、自動テスト装置（ＡＴＥ）
として公知である。非常に感受性の高いＤＵＴに対して前述のテストを実行する
際、ＡＴＥは、必然的に非常に高精度である。概して、ＡＴＥハードウェアはコ
ンピュータによって制御され、このコンピュータは、テストプログラムを実行し
て、各テストに関して、正確な電圧、電流、タイミング、および機能状態をＤＵ
Ｔに提示し、デバイスからの応答を監視する。各テストの結果は、次いで、所定
の限界と比較され、合格／不合格が決定される。このように、ＡＴＥハードウェ
アは、通常、電源、メータ、信号発生器、パターン発生器などの集合を含む。ピ
ンエレクトロニクス（ＰＥ）回路は、ＡＴＥとＤＵＴとの間にインタフェースを
設ける。
【０００３】 Ｐｅｔｒｉｃｈらによる特許第４，５１７，５１２号（以下、’５１２特許）
は、従来技術のラックアンドスタックＡＴＥの例を示す。’５１２特許の図１に
示すように、ディスプレイを含む制御コンピュータ、電源、Ｉ／Ｏ周辺装置（例
えば、データ格納ドライブ、プリンタ）は、１９インチの幅であり得るラックコ
ンソール（ｒａｃｋ ｃｏｎｓｏｌｅ）内で互いに積み重ねられる。ＡＴＥは、
遠隔テストヘッドモジュールを有し、この遠隔テストヘッドモジュールは、電圧
、電流、タイミング、および機能状態をＤＵＴに提供し、応答を監視するように
設計されている機器カード（ｉｎｓｔｒｕｍｅｎｔ ｃａｒｄ）を保有する。ケ
ーブルは、ラックコンソール内の装置に遠隔テストヘッドモジュールを連結させ
て、ラックコンソールから遠隔テストヘッドモジュールに電力を供給し、ラック
コンソールと遠隔テストヘッドモジュールとの間でデータおよび制御／コマンド
信号を転送することを可能にする。テスト中、遠隔テストヘッドモジュールは、
プローバー／ハンドラーの下にあるテスト固定具（ｔｅｓｔ ｆｉｘｔｕｒｅ）
に取り付けられ、このプローバー／ハンドラーもまた、テスト固定具に取り付け
られる。プローバー／ハンドラーを使用して、ＤＵＴが保持され、遠隔テストヘ
ッドモジュールに対してＤＵＴが位置付けされる。コンピュータおよびテスター
がギガヘルツの範囲内になると、対応する波長は数ミリメートルである。このよ
うな波長において、ほぼ任意のワイヤは、信号放射（ｓｉｇｎａｌ ｒａｄｉａ
ｔｉｏｎ）を引き起こすアンテナである。さらに、ＡＴＥはより低い電力レベル
で操作されることになり、電流はマイクロアンペアの範囲内になる。これにより
、電気雑音の効果が増加する。雑音をオフセットするためにより高い電力が使用
されると、送電線の損失が引き起こされ、それにより、効率が減少する。本発明
の利点は、テストヘッドモジュール内の機器カードからＤＵＴへの距離を適度に
短く保持して信号放射を減少させ、その結果、信号対雑音を改善し、かつ、送電
線の損失を減少させることである。
【０００４】 遠隔テストヘッドモジュール内の機器カードは、積み重ねるような方法で電気
的かつ機械的に互いに接続され、ここで、機器カード上の雄コネクタは、すぐ近
傍の機器カード上の対応する雌コネクタなどに接続される。コネクタによって確
立される接続は、機器カードが互いに通信することを可能にする。機器カードは
、ケーブルによってラックコンソールに接続される。スタック上の機器カード（
別名、主要機器カード）は、６４枚ものＰＥカードに接続される。６４のＰＥカ
ードを順応させるために、コネクタは、主要機器カードの上で円状に構成される
。機器カードを積み重ねて接続させることの不利益は、機器カードスタックを分
解かつ再構成することなくスタック内の機器カードを交換することが不可能であ
ることである。このような分解および再構成は、ＡＴＥの中断時間をもたらす可
能性があり、これは、望ましくない可能性がある。機器カードを機械的に接続し
て積み重ねる際にコネクタに依存することの別の不利益は、積み重ねられ得る機
器カードの数が制限され、従って、ＡＴＥによって実行され得るテストの数が制
限され得ることである。余分な機械的ファスナを使用して機器カードを固定し、
より多くのカードを互いに積み重ねることが可能となり得るが、このようなファ
スナはコストを増加させ、機器カードを交換することがより困難になり、かつ、
時間がかかるようになる。
【０００５】 ＡＴＥによって実行されるテスト（例えば、テストの線形信号および複合信号
）の増加した数を順応させ、機器カードを交換する能力および／またはテストモ
ジュールを速やかに再構成する能力を改善するためのアプローチが開発された。
このアプローチにおいて、コネクタを有する機器カードは、機器カードが互いに
平行になるように、バックプレーン上の対応するコネクタに接続される。その際
、任意の機器カードは、速やかにかつ簡単に、取り外しかつ交換され得る。この
バックプレーンアプローチを使用する従来技術のＡＴＥ１００は、Ｓｕｎｎｙｖ
ａｌｅ，ＣＡのＴＭＴ Ｉｎｃ．によって製造されるＡＳＬ１０００であり、図
１に示される。
【０００６】 図１に示すように、遠隔テストヘッドモジュール１０１は、ディスプレイモニ
タ１１２およびキーボード１１３を用いて、中央処理装置（ＣＰＵ）１１１によ
って制御される。電源１１４は、ＤＵＴ１０６のインタフェースとなる遠隔テス
トヘッドモジュール１０１に必要な電力を供給する。遠隔テストヘッドモジュー
ル１０１は、片面に最高２１個のパラレルコネクターを有するバックプレーン１
０２を含み、このバックプレーン１０２に２１枚の機器カード１０３がプラグ接
続される。ＤＵＴ１０６のインタフェースとなる小さなテスト領域に、２１枚の
周辺機器カード１０３からの信号を集めるために、バックプレーン１０２の反対
側は、システム相互接続ボード１０４に接続される。バックプレーン１０２の反
対側の上に、６個の９６ピンコネクター１０７があり、この６個の９６ピンコネ
クター１０７に、システム相互接続ボード１０４の６個の対応する９６ピンコネ
クター１０８がプラグ接続される。システム相互接続ボード１０４は、次いで、
ＤＵＴボード１０５に接続される。従って、システム相互接続ボード１０４の反
対側の上に複数のコネクタ１０９があり、これらのコネクタ１０９に、ＤＵＴボ
ード１０５の対応するコネクタ１１０が接続される。
【０００７】 この従来技術のＡＴＥシステムにおいて、任意の個別の機器カード１０３は、
簡単かつ速やかに交換され得る。しかし、多数の機器カードの交換に関して、バ
ックプレーン１０２から（例えば、再構成のために）相互接続ボード１０４を取
り外すことが必要であり得る。バックプレーン１０２をシステム相互接続ボード
１０４に接続させる６個のコネクタの全５７６（６×９６）個のピンを同時に分
離／連結させるために必要な力を考えると、これは相当に困難である。従って、
機械的支援が必要となり得る。このような機械的手段を用いても、相互接続ボー
ド１０４を速やかに取り外しかつ交換することはまだ困難である。
【０００８】 さらに、テストヘッドモジュール１０１のような複数の機器カードを設置する
ように設計されたテストヘッドモジュールは、大きさおよび重さの面で多少（最
大で２００ポンド）大きくあり得る。これにより、機械的支援（例えば、マニピ
ュレータ、車輪など）を使用しても、テストヘッドモジュールをＤＵＴに適切に
接続させるために、正確な方法で、テストヘッドモジュールをＤＵＴの近くに移
動させること（言うまでもなく、操作すること）が非常に困難になる。このよう
に、ケーブルによってＰＥ回路をテストヘッドモジュールに接続して、ＤＵＴに
近づくことが必要であり得る。これにより、ほぼ常に信号が劣化される。
【０００９】 従って、多数の機器カードを収容し、バックプレーンの素早い再構成および機
器カードの素早い交換を可能にし、機械的マニピュレータを必要とせず、かつ、
テストヘッドモジュールを再構成する際に激しい力を必要とせずにＤＵＴに極め
て接近して配置され得るＡＴＥテストヘッドモジュールが必要である。
【００１０】 （発明の要旨） 従って、本発明は、多数の機器カードを収容し、バックプレーンの素早い再構
成および機器カードの素早い交換を可能にし、機械的マニピュレータを必要とせ
ず、かつ、テストヘッドモジュールを再構成する際に激しい力を必要とせずにＤ
ＵＴに極めて接近して配置され得る自動テスト装置（ＡＴＥ）テストヘッドモジ
ュールを提供する。
【００１１】 本発明は、カセットモジュールが速やかにかつ簡単にカードケージから取り外
され得るように、カードケージとカードケージに機械的に結合されるカセットモ
ジュールとを含むＡＴＥテストヘッドモジュールを用いて上記の目的を達成する
。カードケージは、第１のセットの回路カードの任意のカードが第１のバックプ
レーンから速やかにかつ簡単に取り外され得るように、第１のセットの回路カー
ドに機械的かつ電気的に接続される第１のバックプレーン（別名、ＰＸＩバック
プレーン）を有する。第１のバックプレーンは、中央処理装置（ＣＰＵ）に電気
的に接続される。
【００１２】 カセットモジュールは、第２のセットの回路カードの任意のカードが第２のバ
ックプレーンから速やかにかつ簡単に取り外され得るように、第２のセットの回
路カードに機械的かつ電気的に接続される第２のバックプレーンを有する。カセ
ットモジュールは、ＤＵＴのインタフェースとなるテスト中のデバイス（ＤＵＴ
）の回路基板を保持するように設計される。第１のセットの回路カードは、第２
のセットの回路カードと通信する。ある実施形態において、カセットモジュール
は、カードケージを越えて伸びて、ＤＵＴ回路基板を保持するためのプラットホ
ームを形成する。プラットホームは、背面にアクセスドアを有し、第２のバック
プレーンへのアクセスを可能にするカットアウトと、ＤＵＴへの視覚的接触およ
びアクセスを可能にする第２のバックプレーン内のスルーホールとを有する。こ
のような視覚的接触は、ハンドラーおよびプローバーのドッキングならびにプロ
ーバーウェーハアライメントなどの種々の活動において重要である。アクセスド
アは、閉じられると、光および電気的障害がＤＵＴに影響を及ぼすことを防止す
る。
【００１３】 一実施形態において、カードケージは、カセットモジュールがカードケージに
機械的に接続される場合に、第２のセットの回路カードを順応させるため、キャ
ビティおよびアクセス開口部を有する。第１のセットの回路カードは、業界規格
の汎用機器カードであり、第２のセットの回路カードは、業界規格に準拠する独
自の性質を有する（ｐｒｏｐｒｉｅｔａｒｙ ｐｅｒｓｏｎａｌｉｔｙ）機器カ
ードである。
【００１４】 本発明の全ての機能および利点は、添付の図面と共に参照されるべき下記の本
発明の好適な実施形態の詳細な説明から明らかである。
【００１５】 （発明の詳細な説明） 下記の本発明の詳細な説明において、多数の特定の詳細が述べられて、本発明
の完全な理解が提供される。しかし、本発明が、これらの特定の詳細がなくても
実行され得ることは、当業者に明らかである。他の例において、本発明の局面を
必要以上に不明瞭にしないために、周知の方法、手順、構成要素、および回路を
詳細に説明しない。
【００１６】 本発明によって、自動テスト装置（ＡＴＥ）テストヘッドは、汎用機器カード
を順応させるために第１のバックプレーンを有するカードケージモジュールと、
独自の性質を有する（特定用途）機器カードを順応させるために第１のバックプ
レーンに対してオフセットされた第２のバックプレーンを有するカセットモジュ
ールとにモジュール化される。汎用機器カードおよび独自の性質を有する機器カ
ードは、それらを接続させるケーブルによって互いに通信する。汎用機器カード
および独自の性質を有する機器カードは、別々または同時に、それぞれのバック
プレーンから速やかに分離、かつ、それぞれのバックプレーンに速やかに連結さ
れ得る。これにより、激しい力を必要とせずに、カセットモジュールが、速やか
にかつ簡単に、カードケージモジュールに取り付けられ、かつ、カードケージモ
ジュールから取り外されることが可能である。比較的軽量でサイズが小さいため
、カセットモジュールは、本発明によって、非常に操作性がある。テストヘッド
もまた、ＡＴＥの中断時間がほとんどない状態で異なるテスト機能を実行するた
めに、簡単かつ速やかに再構成され得る。カードケージに取り付けられると、カ
セットモジュールは、カードケージの境界を越えて一方向に伸びて、プラットホ
ームを形成する。このプラットホームは、テスト中のデバイス（ＤＵＴ）ボード
にインタフェースを提供する。スルーホールがプラットホーム内に設けられて、
ＤＵＴに対するカセットモジュールの視覚的アライメントが提供され、外部機器
によってＤＵＴと直接接続することが可能になる。
【００１７】 ここで、本発明を実施するコンピュータ制御の自動テスト装置（ＡＴＥ）２０
０のハイレベルな図を示す図２を参照する。ＡＴＥ２００は、遠隔テストヘッド
２０１、コンピュータシステム２０２、およびシステム電源２０３を含む。コン
ピュータシステム２０２は、システムコントローラである。コンピュータシステ
ム２０２は、コンピュータシステム２０２に電気ケーブルによって電気的に連結
されている遠隔テストヘッド２０１を制御する。コンピュータシステム２０２は
また、ＡＴＥ２００へ／ＡＴＥ２００からのデータを転送するためのハブとして
機能する。従って、コンピュータシステム２０２は、概して、中央処理装置（Ｃ
ＰＵ）、パラレルポートおよびシリアルポートなどの入力／出力（Ｉ／Ｏ）イン
タフェース、外部とネットワーク接続かつ通信するための通信インタフェース、
ビデオ／グラフィックスコントローラ、情報を局所的に格納するためのハードド
ライブおよびテープドライブなどの多数のデータ格納デバイス、オペレータがＡ
ＴＥ２００と相互作用することを可能にするキーボードおよびビデオモニタなど
のＩ／Ｏデバイスを含み得る。コンピュータシステム２０２が、デスクトップコ
ンピュータシステム、汎用コンピュータシステム、埋込みコンピュータシステム
などの任意の多数の異なるコンピュータシステムであり得ることが理解されるべ
きである。遠隔テストヘッド２０１は、強制テスト信号を生成するため、かつ、
解析のためにコンピュータシステム２０２に送信する前のＤＵＴからの応答信号
を監視するために必要な全ての機器回路カードを保有する。従って、遠隔テスト
ヘッド２０１は、ＤＵＴとのインタフェースをとるために使用される。遠隔テス
トヘッド２０１内に機器カードを有することにより、機器カードは、ＤＵＴと極
めて接近することが保証され、その結果、遠く離れた場所に配置される機器カー
ドから、高信号放射、低信号対雑音比、および送電線の損失を含み得るＤＵＴへ
ケーブルを走らせることに付随する悪影響が最小化される。
【００１８】 システム電源２０３は、安定かつ連続した直流（ＤＣ）電力をテストヘッド２
０１に供給する。そのテストの目的に応じて、ＡＴＥが、上記の構成要素より多
いまたは少ない構成要素を有し得ることが理解されるべきである。さらに、上記
のＡＴＥの構成要素は通常であり、当業者に周知であることが明らかであるべき
である。
【００１９】 ここで、本発明によって、遠隔テストヘッド２０１をより詳細に示す図３を参
照する。図３（遠隔テストヘッド２０１の側面図）に示すように、遠隔テストヘ
ッド２０１は、ポータブルカードケージ３０１およびポータブルカセットモジュ
ール３０２を含む。カードケージ３０１は、カードケージ３０１に固定されてい
るバックプレーン３１３にプラグ接続されている汎用機器カード３０３を収容す
る。より詳細には、汎用機器カード３０３は、バックプレーン３１３（別名、Ｐ
ＸＩバックプレーン）に接続されているコネクタ３０４にプラグ接続される。カ
ードケージ３０１がさらに、独自の性質を有する機器カード３１２も「収容」す
る場合、独自の性質を有する機器カード３１２は、カードケージ３０１のバック
プレーン３１３にプラグ接続されない。下記でより詳細に説明するように、独自
の性質を有する機器カード３１２は、コネクタを介して、カセットモジュール３
０２の一部分である第２のバックプレーンにプラグ接続される。すなわち、伝統
的なバックプレーンは、本発明において、２つのバックプレーンに分割される。
独自の性質を有する機器カード３１２が、カセットモジュール３０２のバックプ
レーン（すなわち、バックプレーン３１４）から分離される場合、これらの機器
カード３１２は、カードケージ３０１内に残り得る（スロットガイドによって所
定の位置に保持され得る）か、カードケージ３０１から完全に取り外され得る。
伝統的なバックプレーンを分割し、独自の性質を有する個々の機器カード３１２
がバックプレーン３１４から簡単に分離されることを可能にすることにより、カ
セットモジュール３０２からカードケージ３０１を取り外す際（逆の場合も同様
）に激しい力は必要とされない。
【００２０】 汎用機器カード３０３は、ＡＴＥを使用して実施される実質的に全てのテスト
に一般的に必要とされる電気信号（例えば、電圧、電流、タイミング機能など）
を生成するために使用される。すなわち、汎用機器カード３０３は、特定のテス
ト機能に使用される独自の性質を有する機器カードのためのリソースとして機能
する。逆に、独自の性質を有する機器カード３１２は、特定のテストに特有のテ
スト機能を生成するために使用される。テスト機能を生成する際、独自の性質を
有する機器カード３１２は、汎用機器カード３０３によって生成された電気信号
を使用し得る。バックプレーン３１３は、カードケージ３０１の底面の長さの約
半分しか伸びない。このように、バックプレーン３１３が終了する場所から開始
するカードケージ３０１内へのアクセス開口部がある。このようなアクセス開口
部は、独自の性質を有する機器カード３１２が、カセットモジュール３０２のバ
ックプレーン３１４にプラグ接続されることを可能にするために使用される。バ
ックプレーン３１３によって順応され得る汎用機器カード３０３の数を最大化す
るため、かつ、汎用機器カード３０３のバックプレーン３１３への挿入およびバ
ックプレーン３１３からの取り外しを促進するために、コネクタ３０４は、互い
に平行になるように構成される。汎用機器カード３０３がコネクタ３０４にプラ
グ接続されると、これらは両方とも、バックプレーン３１３に機械的かつ電気的
に接続され、このバックプレーン３１３は、次いで、コンピュータシステム２０
２に電気的に接続される。
【００２１】 図３において、カードケージ３０１に固定されているカセットモジュール３０
２が示される。しかし、カードケージ３０１は、簡単かつ速やかにカセットモジ
ュール３０２にラッチされ、または、カセットモジュール３０２から分離される
よう（逆の場合も同様）に設計される。テスト中、カセットモジュール３０２が
デバイスハンドラー（固定具）に同様に取り付けられている場合、カードケージ
３０１は、カセットモジュール３０２に対して自由にスイングして開きまたは閉
じて、その結果、機器カード、バックプレーンなどへのアクセスを提供し、カセ
ットモジュール３０２の素早い交換を可能にする。一実施形態において、カセッ
トモジュール３０２は、上向きにカーブしたスロット３０５を有し、このスロッ
ト３０５は、カセットモジュール３０２の一端に配置され、カセットモジュール
３０２の幅にわたって伸びる。カードケージ３０１に取り付けられ、かつ、カー
ドケージ３０１の幅にわたって伸びるヒンジピン３０６は、カセットモジュール
３０２の下方の角にあり、かつ、カセットモジュール３０２の幅にわたって伸び
るスロット３０５に引っ掛かる（ｈｏｏｋ）ように設計され、その結果、カード
ケージ３０１が、カセットモジュール３０２のスロット３０５の周りを旋回かつ
回転して、スイングして閉じるまたは開くことが可能になる。ハンドラー装置に
取り付けられ得るカードケージ３０１が、カセットモジュール３０２から簡単か
つ速やかに分離されることを可能にするために、ヒンジピン３０６は、カードケ
ージ３０１がスロット３０５から簡単に取り外され得るように設計される。カー
ドケージ３０１をカセットモジュール３０２に（または、逆の場合も同様に）取
り付けるために、ヒンジピン３０６は、まず、スロット３０５に引っ掛けられ、
その結果、カードケージ３０１の一端がスロット３０５に掛けられ（ｈａｎｇ
ｏｎ）かつ支持されることを可能にする。これにより、ユーザは、片一方の手だ
けでも、カセットモジュール３０２の重さがあるため、カセットモジュール３０
２の自由端を簡単に引っ張り上げて、カセットモジュール３０２をカードケージ
３０１に取り付けることが可能になる。独自の性質を有する機器カード３１２は
、次いで、バックプレーン３１４上の対応するコネクタに個別に挿入される。カ
ードケージ３０１をカセットモジュール３０２から（または、逆の場合も同様に
）取り外すため、独自の性質を有する機器カード３１２は、まず、バックプレー
ン３１４から別々に分離される。カードケージ３０１は、次いで、カセットモジ
ュール３０２からラッチを外され、その結果、カードケージ３０１が、カセット
モジュール３０２に対してスロット３０５の周りをスイングして開くことが可能
になる。独自の性質を有する機器カード３１２をまず分離することにより、カー
ドケージ３０１をカセットモジュール３０２から（または、逆の場合も同様に）
分離するために必要な力は少なくなる。
【００２２】 ラッチメカニズム３０７は、固定された（閉じられた）位置にあるカードケー
ジ３０１に対して所定の位置にあるカセットモジュール３０２を固定するために
使用される。遠隔テストヘッド２０１の側面図（すなわち、図３の側面図）であ
る図３Ａは、ラッチメカニズム３０７の相対的な位置を示す。一実施形態におい
て、各ラッチメカニズム３０７は、レバー部材３０８およびフック部材３０９を
含む。レバー部材３０８は、カードケージ３０１の側面フランジに固定されてい
るフランジ３０９の一端に取り付けられ、かつ、その一端で旋回する。このよう
に、レバー部材３０８は、レバー３０８をフランジ３１６に接続させる旋回ポイ
ント３１０に対して自由に回転する。フック部材３０９は、レバー部材３０８の
ほぼ中間点に取り付けられ、かつ、その中間点で旋回し、その結果、フック部材
３０９が、レバー部材３０８に対して旋回ポイント３１１の周りを回転すること
が可能になる。その名前が示唆するように、フック部材３０９は、その自由端に
フックを有する。この場合、ラッチメカニズムは、２自由度を提供して、フック
部材３０９のフックが、自由に移動して、カセットモジュール３０２内のピン３
１８と連結かつ分離することを可能にする。カードケージ３０１に対して所定の
位置にカセットモジュール３０２を固定するために、レバー部材３０８は、フッ
ク部材３０９を下げるために下に引っ張られる。フック部材３０９もまた、旋回
ポイント３１１の周りを自由に回転するため、フック部材３０９もまた、横方向
の動きを有する。縦方向および横方向の動きによって、フック部材３０９のフッ
クが、ピン３１８を見つけ出し、かつ、ピン３１８と連結することが可能になる
。この時点で、レバー部材３０８が押し上げられて、カセットモジュール３０２
をカードケージ３０１に対して所定の位置にラッチさせるフック部材３０９が上
げられる。カードケージ３０１に対してカセットモジュール３０２を解放するた
めに、レバー部材３０８は、フック部材３０９を下げるために押し下げられて、
次いで、フック部材３０９は、旋回ポイント３１１の周りを回転させられて、ピ
ン３１８から自由になり、その結果、カセットモジュール３０２を解放する。他
のタイプのラッチメカニズムを使用してもなお本発明の範囲内であり得ることは
、当業者に明らかであるべきである。例示を目的として、図４は、カードモジュ
ール３０１に対して解放された構成にあるカセットモジュール３０２を示す。し
かし、図４において、カセットモジュール３０２は、スロット３０５によって、
カードケージ３０１のヒンジピン３０６に引っ掛けられたままである。カセット
モジュール３０２をカードケージ３０１から完全に取り外すために、スロット３
０５をヒンジピン３０６から外すことがまだ必要であり、これは簡単に行われる
。この位置から、カセットモジュール３０２は、ユーザによって片方の手だけを
使用して簡単に持ち上げられて、カードケージ３０１にラッチされ得る。
【００２３】 再び図３を参照して、上記で説明したように、カセットモジュール３０２は、
カードケージ３０１のバックプレーン３１３に対してオフセットされた異なるバ
ックプレーン３１４を有する。すなわち、バックプレーン３１３および３１４は
、異なる平面上にある。バックプレーン３１３のように、バックプレーン３１４
は、平行に構成された一列のコネクタ３１５を有し、独自の性質を有するより多
数の機器カード３１２を順応させ、これらの機器カード３１２が、別々に、簡単
かつ速やかに、バックプレーン３１４に連結／バックプレーン３１４から分離す
ることを可能にする。独自の性質を有する機器カード３１２は、汎用機器カード
３０３によって生成された共通テスト機能が、独自の性質を有する異なる機器カ
ード３１２によって共有され得るように、ケーブル３２２によって選択された汎
用機器カード３０３に接続され得る。ＤＵＴボードとのインタフェースとして機
能することに加えて、カセットモジュール３０２に取り付けられているバックプ
レーン３１４はまた、カセットモジュール３０２の上面として機能する。カセッ
トモジュール３０２は、カードケージ３０１の境界を越えて一方向に伸びて、プ
ラットホームを形成する。このプラットホームは、ＤＵＴカードとのインタフェ
ースを提供する。遠隔テストヘッド２０１の背面図である図３Ｂに示すように、
スルーホール３２０がバックプレーン３１４内に設けられて、ＤＵＴボードに対
するカセットモジュール３０２の視覚的アライメントが提供され、プローブカー
ド／ウェーハアライメントが促進され、外部機器によるＤＵＴとの直接接続が提
供される。ＤＵＴボードコネクタ３１７は、バックプレーン３１４の前面、かつ
、スルーホール３２０の近傍に設けられて、ＤＵＴと接触しているＤＵＴボード
３１９からの対応するコネクタにバックプレーン３１４を接続させる。ＤＵＴボ
ード３１９がバックプレーン３１４にプラグ接続されると、これらは両方ともバ
ックプレーン３１４に機械的かつ電気的に接続され、このバックプレーン３１４
は、次いで、独自の性質を有する機器カード３１２およびコンピュータシステム
２０２に電気的に接続される。遠隔テストヘッド２０１の前面図である図３Ｃに
示すように、カットアウト３２１がカセットモジュール３０２の前面パネルに設
けられて、ＤＵＴボード３１９がＤＵＴボードコネクタ３１７にアクセスするこ
とが可能になる。カットアウト３２１は、アクセスドアを備え得、このアクセス
ドアは、閉じた状態で、種々の活動の間、光および電気的障害がＤＵＴに影響を
及ぼすことを防止し得る。
【００２４】 本発明によって、カセットモジュール３０２が数秒で交換され得るため、ＡＴ
Ｅユーザは、異なる種類のテストの異なる要件および異なるＤＵＴに関して、前
もって構成されている複数のカセットモジュール３０２、バックプレーン３１４
、およびＤＵＴボード３１９を有し得る。図３を参照すると、カセットモジュー
ル３０２の構成は、接続、独自の性質を有する機器カード３１２の数、独自の性
質を有する機器カードのタイプなどについて異なり得る。特定のＤＵＴの特定の
テストに関して、テストヘッドモジュール２０１を再構成する際、独自の性質を
有する機器カード３１２は、バックプレーン３１４から分離され、これは、本発
明によって、簡単かつ速やかに行われ得る。独自の性質を有する機器カード３１
２をバックプレーン３１４から分離することにより、カードケージ３０１および
カセットモジュール３０２は、互いから容易に取り外され得る。カードケージ３
０１から取り外されると、カセットモジュール３０２は、結果として、より軽量
、かつ、大きさが小さくなり、より操作しやすくなる。カセットモジュール３０
２の自由な操作性は、デバイスハンドラー（固定具）またはプローバーに取り付
けられ得るＤＵＴボード３１９（ＤＵＴを有する）に対してカセットモジュール
３０２を整列させる場合に非常に望ましい。このような操作性はまた、カセット
モジュール３０２がハンドラーの近傍に導かれる前に、ＤＵＴボード３１９（Ｄ
ＵＴを有する）がカセットモジュール３０２にすでに取り付けられている別の取
り付けアプローチにおいても望ましい。カードケージ３０１およびカセットモジ
ュール３０２は、アルミニウムシートメタルまたは複合材料からなり得、非常に
軽い。独自の性質を有する機器カードを有さないカセットモジュール３０２は、
５ポンド以下の重さであり得る。テストによって、独自の性質を有する分離され
た機器カード３１２は、次の使用のためにカードケージ３０１内に残され得るか
、または、異なるカードに交換され得る。ラッチメカニズム３０７（または、別
のラッチメカニズム）は、次いで、カードケージ３０１にラッチされた状態から
カセットモジュール３０２を速やかに解放するために使用される。ヒンジピン３
０６は、次いで、スロット３０から分離されて、カードケージ３０１をカセット
モジュール３０２から完全に分離させる。次いで、異なるカセットモジュール３
０２が、逆の順序で、過去の１５分より長い時間に比べて数秒の間に、カードケ
ージ３０１に取り付けられ得る。その際、ＡＴＥの中断時間を延ばす必要はなく
、テストヘッド再構成に関して、個別の機器カードの通常の挿入および取り外し
の力を超える過剰な力は必要とされない。
【００２５】 本発明の実施形態であり、バックプレーンの素早い再構成および機器カードの
素早い交換を可能にし、機械的マニピュレータを必要とせずにＤＵＴに極めて接
近して配置され得る、多数の機器カードを収容するＡＴＥテストヘッドモジュー
ルについて説明する。本発明は、特定の実施形態において説明されたが、本発明
は、このような実施形態によって制限されると解釈されるべきではなく、本明細
書の特許請求の範囲によって解釈されるべきである。
【図面の簡単な説明】
【図１】 図１は、従来技術のＡＴＥシステムを示すブロック図である。
【図２】 図２は、本発明によるＡＴＥ２００のブロック図を示す。
【図３】 図３は、本発明によって、図２の遠隔テストヘッド２０１をより詳細に示す。
【図３Ａ】 図３Ａは、遠隔テストヘッド２０１の平面図を示す。
【図３Ｂ】 図３Ｂは、遠隔テストヘッド２０１の背面図を示す。
【図３Ｃ】 図３Ｃは、遠隔テストヘッド２０１の正面図を示す。
【図４】 図４は、カードモジュール３０１が、ハンドラーデバイスに取り付けられ得る
カセットモジュール３０２に対して、そのラッチされた位置から開放されるシナ
リオを示す。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 自動テスト装置（ＡＴＥ）テストヘッドであって、 第１のセットの回路カードに機械的かつ電気的に接続される第１のバックプレ
    ーンを有するカードケージであって、該第１のバックプレーンは、中央処理装置
    （ＣＰＵ）に電気的に接続される、カードケージと、 該カードケージに機械的に連結されるカセットモジュールであって、該カセッ
    トモジュールは、第２のセットの回路カードに機械的かつ電気的に接続される第
    ２のバックプレーンを有し、該カセットモジュールは、ＤＵＴとインタフェース
    をとるためのテスト中のデバイス（ＤＵＴ）回路基板を保持し、該第１のセット
    の回路カードは、該第２のセットの回路カードと通信し、該第２のセットの回路
    カードの任意のカードは、該第２のバックプレーンから取り外し可能であり、該
    カセットモジュールは、該カードケージから取り外し可能である、カセットモジ
    ュールと、 を含む、自動テスト装置（ＡＴＥ）テストヘッド。
  2. 【請求項２】 前記第１のセットの回路カードの任意のカードは、前記第１
    のバックプレーンから取り外し可能である、請求項１に記載のＡＴＥテストヘッ
    ド。
  3. 【請求項３】 前記第１のセットの回路カードは、汎用機器カードであり、
    前記第２のセットの回路カードは、独自の性質を有する機器カードである、請求
    項２に記載のＡＴＥテストヘッド。
  4. 【請求項４】 前記カセットモジュールは、前記カードケージを越えて伸び
    て、前記ＤＵＴ回路基板を保持するためのプラットホームを形成し、該プラット
    ホームは、背面にカットアウトを有し、前記第２のバックプレーンへのアクセス
    を可能にし、該プラットホームはさらに、該第２のバックプレーン内にスルーホ
    ールを有し、該ＤＵＴ回路基板位置への視覚的接触およびアクセスを可能にする
    、請求項２に記載のＡＴＥテストヘッド。
  5. 【請求項５】 前記カットアウトは、アクセスドアを有し、該アクセスドア
    は、閉じた状態で、種々の活動の間、光および電気的障害が前記ＤＵＴに影響を
    及ぼすことを防止する、請求項４に記載のＡＴＥテストヘッド。
  6. 【請求項６】 前記カードケージは、前記カセットモジュールが前記カード
    ケージに機械的に連結される場合に、前記第２のセットの回路カードを順応させ
    るため、キャビティおよびアクセス開口部を有する、請求項２に記載のＡＴＥテ
    ストヘッド。
  7. 【請求項７】 前記カセットモジュールは、一対のフック−ピンメカニズム
    および一対のラッチメカニズムによって、前記カードケージに機械的に連結され
    、該フック−ピンメカニズムは、該カードケージが、該カセットモジュールに対
    して旋回し、かつ、自由にスイングして閉じるまたは開くことを可能にし、該ラ
    ッチメカニズムは、該カセットモジュールが、該カードケージに対して所定の位
    置にしっかりと固定されることを可能にする、請求項６に記載のＡＴＥテストヘ
    ッド。
  8. 【請求項８】 ＡＴＥシステムであって、 ＣＰＵと、 該ＣＰＵに接続されるＩ／Ｏ周辺装置と、 該ＣＰＵに電気的に連結される遠隔テストヘッドであって、 第１のセットの回路カードに機械的かつ電計的に接続される第１のバックプ
    レーンを有するカードケージであって、該第１のバックプレーンは、該ＣＰＵに
    電気的に接続される、カードケージと、 該カードケージに機械的に連結されるカセットモジュールであって、該カセ
    ットモジュールは、第２のセットの回路カードに機械的かつ電気的に接続される
    第２のバックプレーンを有し、該カセットモジュールは、ＤＵＴとインタフェー
    スをとるためのテスト中のデバイス（ＤＵＴ）回路基板を保持し、該第１のセッ
    トの回路カードは、該第２のセットの回路カードと通信し、該第２のセットの回
    路カードの任意のカードは、該第２のバックプレーンから取り外し可能であり、
    該カセットモジュールは、該カードケージから取り外し可能である、カセットモ
    ジュールと、 該ＣＰＵ、該Ｉ／Ｏ周辺装置、および該テストヘッドに接続される電源と、 を含む、遠隔テストヘッドと、 を含む、ＡＴＥシステム。
  9. 【請求項９】 前記第１のセットの回路カードの任意のカードは、前記第１
    のバックプレーンから取り外し可能である、請求項８に記載のＡＴＥシステム。
  10. 【請求項１０】 前記第１のセットの回路カードは、汎用機器カードであり
    、前記第２のセットの回路カードは、独自の性質を有する機器カードである、請
    求項９に記載のＡＴＥシステム。
  11. 【請求項１１】 前記カセットモジュールは、前記カードケージを越えて伸
    びて、前記ＤＵＴ回路基板を保持するためのプラットホームを形成し、該プラッ
    トホームは、背面にカットアウトを有し、前記第２のバックプレーンへのアクセ
    スを可能にし、該プラットホームはさらに、該第２のバックプレーン内にスルー
    ホールを有し、該ＤＵＴ回路基板位置への視覚的接触およびアクセスを可能にす
    る、請求項９に記載のＡＴＥシステム。
  12. 【請求項１２】 前記カットアウトは、アクセスドアを有し、該アクセスド
    アは、閉じた状態で、種々の活動の間、光および電気的障害が前記ＤＵＴに影響
    を及ぼすことを防止する、請求項１１に記載のＡＴＥシステム。
  13. 【請求項１３】 前記カードケージは、前記カセットモジュールが前記カー
    ドケージに機械的に連結される場合に、前記第２のセットの回路カードを順応さ
    せるため、キャビティおよびアクセス開口部を有する、請求項９に記載のＡＴＥ
    システム。
  14. 【請求項１４】 前記カセットモジュールは、一対のフック−ピンメカニズ
    ムおよび一対のラッチメカニズムによって、前記カードケージに機械的に連結さ
    れ、該フック−ピンメカニズムは、該カードケージが、該カセットモジュールに
    対して旋回し、かつ、自由にスイングして閉じるまたは開くことを可能にし、該
    ラッチメカニズムは、該カセットモジュールが、該カードケージに対して所定の
    位置にしっかりと固定されることを可能にする、請求項１３に記載のＡＴＥシス
    テム。
  15. 【請求項１５】 素早い再構成を可能にするように、ＡＴＥテストヘッドを
    構成する方法であって、 テストケージ内の第１のバックプレーンに第１のセットの回路カードを機械的
    かつ電気的に接続する工程であって、該第１のセットの回路カードの任意のカー
    ドは、該第１のバックプレーンから取り外し可能である、工程と、 カセットモジュール内の第２のバックプレーンに第２のセットの回路カードを
    機械的かつ電気的に接続する工程であって、該第２のセットの回路カードの任意
    のカードは、該第２のバックプレーンから取り外し可能である、工程と、 該カードケージが該カセットモジュールから実質的に取り外し可能なように、
    該カセットモジュールに該カードケージを機械的に連結する工程と、 を含む、方法。
JP2001552102A 2000-01-07 2001-01-05 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置 Withdrawn JP2003519801A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/479,507 US6462532B1 (en) 2000-01-07 2000-01-07 Automated testing equipment having a modular offset test head with split backplane
US09/479,507 2000-01-07
PCT/US2001/000450 WO2001051941A1 (en) 2000-01-07 2001-01-05 Automated testing equipment having a modular offset test head with split backplane

Publications (1)

Publication Number Publication Date
JP2003519801A true JP2003519801A (ja) 2003-06-24

Family

ID=23904310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001552102A Withdrawn JP2003519801A (ja) 2000-01-07 2001-01-05 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置

Country Status (6)

Country Link
US (1) US6462532B1 (ja)
EP (1) EP1257838A1 (ja)
JP (1) JP2003519801A (ja)
AU (1) AU2929501A (ja)
TW (1) TW502120B (ja)
WO (1) WO2001051941A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007518061A (ja) * 2004-05-21 2007-07-05 株式会社アドバンテスト 試験システムに対して非標準機器カードを適応させるキャリアモジュール
JP2009513982A (ja) * 2005-10-28 2009-04-02 テラダイン、 インコーポレイテッド 自動試験装置のための方法および装置
JP2009092562A (ja) * 2007-10-10 2009-04-30 Yokogawa Electric Corp 半導体試験装置
JP2009097980A (ja) * 2007-10-17 2009-05-07 Yokogawa Electric Corp 半導体試験装置
KR102033560B1 (ko) * 2018-11-26 2019-10-17 (주)케미텍 반도체 테스트 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756800B2 (en) * 2002-04-16 2004-06-29 Teradyne, Inc. Semiconductor test system with easily changed interface unit
US7408258B2 (en) * 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US6984974B2 (en) * 2003-11-17 2006-01-10 Venturedyne, Ltd. Independently-adjustable circuit board carrier
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
US7092253B2 (en) * 2004-04-01 2006-08-15 Hewlett-Packard Development Company, Lp. Back plane and mid-plane assemblies and related systems and methods
TWI274166B (en) * 2004-06-18 2007-02-21 Unitest Inc Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices
US7019546B1 (en) * 2004-06-25 2006-03-28 Credence Systems Corporation Test head for integrated circuit tester
US7576997B2 (en) * 2004-09-20 2009-08-18 Fujitsu Limited Backplane extension apparatus and method
KR100583620B1 (ko) * 2004-10-25 2006-05-26 삼성전자주식회사 Ｐｘｉ 기반의 믹스드 신호용 반도체 소자의 테스트 장치
DE102004053516A1 (de) * 2004-10-29 2006-05-11 Atmel Germany Gmbh Steckverbindungsmodule einer Steckverbindung zum gleichzeitigen Verbinden einer Vielzahl elektrischer Kontakte
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
US8138778B1 (en) * 2005-03-31 2012-03-20 Stephen William Smith Apparatus for high density low cost automatic test applications
US8033398B2 (en) 2005-07-06 2011-10-11 Cytec Technology Corp. Process and magnetic reagent for the removal of impurities from minerals
US7586747B2 (en) * 2005-08-01 2009-09-08 Salmon Technologies, Llc. Scalable subsystem architecture having integrated cooling channels
US20070023904A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US7307440B2 (en) * 2005-10-25 2007-12-11 Credence Systems Corporation Semiconductor integrated circuit tester with interchangeable tester module
US7378860B2 (en) * 2006-09-22 2008-05-27 Verigy (Singapore) Pte. Ltd. Wafer test head architecture and method of use
US7712000B2 (en) * 2006-10-30 2010-05-04 Verigy (Singapore) Pte. Ltd. ATE architecture and method for DFT oriented testing
US7825650B2 (en) * 2006-12-15 2010-11-02 Verigy (Singapore) Ptd. Ltd. Automated loader for removing and inserting removable devices to improve load time for automated test equipment
US7821254B2 (en) * 2006-12-15 2010-10-26 Verigy (Singapore) Pte. Ltd. Method and apparatus for improving load time for automated test equipment
US7733081B2 (en) 2007-10-19 2010-06-08 Teradyne, Inc. Automated test equipment interface
US7847570B2 (en) 2007-10-19 2010-12-07 Teradyne, Inc. Laser targeting mechanism
US7936172B2 (en) * 2008-09-30 2011-05-03 Honeywell International Inc. Automatic test equipment self test
KR101534163B1 (ko) * 2009-04-01 2015-07-06 삼성전자주식회사 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템
US9295169B1 (en) 2013-09-16 2016-03-22 Advanced Testing Technologies, Inc. Common chassis for instrumentation
US9488673B1 (en) 2013-09-16 2016-11-08 Advanced Testing Technologies, Inc. Multi-standard instrumentation chassis
CN104778103A (zh) * 2015-04-17 2015-07-15 浪潮电子信息产业股份有限公司 一种基于国产处理器的服务器主板测试平台
CN106054062A (zh) * 2016-08-03 2016-10-26 胜克公司 自动测试机机头和具有该自动测试机机头的自动测试机
CN107797123A (zh) * 2017-11-24 2018-03-13 东风汽车电子有限公司 一种北斗终端电老化检测设备
US10845383B2 (en) 2018-10-29 2020-11-24 Keysight Technologies, Inc. Semiconductor wafer test system
CN116027124A (zh) * 2022-10-21 2023-04-28 深圳市朗科智能电气股份有限公司 一种可拆式模块化测试平台

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001422A (en) * 1989-06-09 1991-03-19 Hilevel Technology, Inc. VLSI tester backplane
US5216361A (en) * 1991-07-10 1993-06-01 Schlumberger Technologies, Inc. Modular board test system having wireless receiver
WO1993012438A1 (en) * 1991-12-16 1993-06-24 Venturedyne Limited Improved carrier for testing circuit boards
JP3382059B2 (ja) 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
WO1997027491A1 (fr) 1996-01-22 1997-07-31 Advantest Corporation Tete d'essai pour dispositif d'essai de semi-conducteurs
JPH1062489A (ja) 1996-08-23 1998-03-06 Ando Electric Co Ltd Ｉｃテスタ用テスト・ヘッド
US5986447A (en) 1997-05-23 1999-11-16 Credence Systems Corporation Test head structure for integrated circuit tester

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007518061A (ja) * 2004-05-21 2007-07-05 株式会社アドバンテスト 試験システムに対して非標準機器カードを適応させるキャリアモジュール
JP2009513982A (ja) * 2005-10-28 2009-04-02 テラダイン、 インコーポレイテッド 自動試験装置のための方法および装置
JP2009092562A (ja) * 2007-10-10 2009-04-30 Yokogawa Electric Corp 半導体試験装置
JP2009097980A (ja) * 2007-10-17 2009-05-07 Yokogawa Electric Corp 半導体試験装置
KR102033560B1 (ko) * 2018-11-26 2019-10-17 (주)케미텍 반도체 테스트 장치

Also Published As

Publication number Publication date
WO2001051941A1 (en) 2001-07-19
US6462532B1 (en) 2002-10-08
AU2929501A (en) 2001-07-24
TW502120B (en) 2002-09-11
EP1257838A1 (en) 2002-11-20

Similar Documents

Publication Publication Date Title
JP2003519801A (ja) 分割バックプレーンと共にモジュラーオフセットテストヘッドを有する自動テスト装置
US5489852A (en) System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer
JP4365213B2 (ja) 積み重ね可能な半導体試験システム及びその操作方法
US7471100B2 (en) Semiconductor integrated circuit tester with interchangeable tester module
US6303864B1 (en) Connector arrangement and connecting method for cable management arms
EP2274808B1 (en) Power distribution systems and methodology
EP1876458B1 (en) Diagnosis program, switching program, test device, and diagnosis method
US5828223A (en) Universal chip tester interface device
US6061234A (en) Secured snap-on cover for a computer system docking station
US20120081850A1 (en) Rack Assembly for Housing and Providing Power to Information Handling Systems
US5918023A (en) System design to support either Pentium Pro processors, Pentium II processors, and future processor without having to replace the system board
TWI424180B (zh) 配接器框架
US20030103325A1 (en) Structure for mounting computer devices, pivotable between operating and service positions, including a pivoting support member
JP2019175486A (ja) ラックに搭載されるフィールド交換可能ユニットのアウトオブバンド管理
JP2009054161A (ja) スケーラブルで拡張可能なネットワークテストアーキテクチャ
US6819099B1 (en) Programmable carrier plate for automated circuit board tester
US20210112674A1 (en) Adapter module for circuit board devices and housing assembly for same
US9506980B2 (en) Integrated circuit testing architecture
US11177618B1 (en) Server blind-mate power and signal connector dock
US20050060612A1 (en) System and method for testing a device
US6710590B1 (en) Test head Hifix for semiconductor device testing apparatus
US11782072B2 (en) Test arrangement for testing high-frequency components, particularly silicon photonics devices under test
CN109753121A (zh) 计算机装置与通用图形处理单元载具
US6556449B2 (en) Backplane assembly with ejection mechanism
JPS63278299A (ja) 相互接続システム

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401