JP2004288911A - 半導体ウエハ試験装置およびその試験方法 - Google Patents
半導体ウエハ試験装置およびその試験方法 Download PDFInfo
- Publication number
- JP2004288911A JP2004288911A JP2003079823A JP2003079823A JP2004288911A JP 2004288911 A JP2004288911 A JP 2004288911A JP 2003079823 A JP2003079823 A JP 2003079823A JP 2003079823 A JP2003079823 A JP 2003079823A JP 2004288911 A JP2004288911 A JP 2004288911A
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor wafer
- probe
- pitch
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】プローブ接続基板6の半導体ウエハWに対向させる面には、バンプ6bを半導体ウエハW側の対応する接続パッドPに当接可能にそれらと同一ピッチp1 で配設し、その裏面にはポスト電極6dを試験配線基板8の対応する配線接続パッド8aに異方性導電ゴムシート7を介して対向可能にそれらと同一でピッチp1 よりも大きいピッチp2 で配設し、対応するプローブ電極6bとポスト電極6dをスルーホール6cを介して引き回し配線6eにより電気接続する。
【選択図】 図3
Description
【発明の属する技術分野】
この発明は、半導体チップをウエハに形成された状態で試験する半導体チップのウエハレベル試験装置に関し、特に半導体チップのウエハレベル・バーンイン試験に好適な試験装置に関する。
【0002】
【従来の技術】
通常、半導体デバイスは、シリコンウエハ上にフォトリソグラフィー法等により多数個の半導体チップを形成し、ダイシングと称する切断工程を経て個々の半導体チップに分離し、ワイヤボンディング工程、樹脂封止工程を経てパッケージ品として完成する。
【0003】
上述のような工程を経て製造される半導体デバイスには、半導体チップ自体にまだ故障に至っていない欠陥を持つものが含まれており、これら半導体チップを強制的に故障させ不良品として除去するために、125℃程度の高温度雰囲気中で短時間通電するバーンイン試験が行われる。
【0004】
従来、多数の半導体チップに対して上述したバーンイン等の試験を一括して実施する方法として、個々の半導体チップに切断・分離する前の半導体ウエハの状態のままで試験するウエハレベル試験方法が知られている。このウエハレベル試験方法は、近年、ベアチップ搭載方式の半導体チップの増加に伴い半導体チップをウエハ状態でユーザーに提供するケースが多くなったため、益々多用されるようになっている。
【0005】
半導体チップのウエハレベルのバーンイン試験方法としては、高温度環境下において被試験ウエハの各半導体チップと試験配線基板とをそれぞれの接続パッド間に異方性導電膜等の導電コネクタを挟持させることにより導通接続し、試験配線基板を介して外部試験回路から試験信号を半導体チップに入力し、これに対する出力信号を測定する方法が知られている(例えば特許文献1)。
【0006】
【特許文献1】
特開平8−148533号公報(第4〜5頁、図2)
【0007】
【発明が解決しようとする課題】
上述のウエハレベル・バーンイン試験方法による場合、導電コネクタを介するため、接続端子電極(以下、接続パッドという)間のピッチは導電コネクタの接続ピッチの限界に制約される。例えば、高温度環境下のバーンイン試験に好適な異方性導電ゴムシートの場合、接続ピッチの限界は120〜180μmであり、近年の高精細接続パッドピッチの半導体チップには対応できない。
【0008】
また、導電コネクタを用いず、試験回路基板に接続用バンプを形成して被試験ウエハの接続パッドとを直接導通接合させる試験方法も提案されている。この方法による場合、高精細接続ピッチの半導体チップには対応可能となるが、ポリイミド等の樹脂からなる試験回路基板とシリコンウェハとの材質の違い等に起因する熱膨張率の差によりウエハ周辺部で接続すべきパッドとバンプが位置ズレを起こし、導通不良が発生する。
【0009】
本発明は、接続パッドピッチが高精細な半導体チップに対しても、導通不良を発生させることなくバーンイン等の試験をウエハ状態のまま一括して確実且つ容易に実施できる半導体ウエハ試験装置とその試験方法を提供することを課題とする。
【0010】
【課題を解決するための手段】
本発明の半導体ウエハ試験装置は、半導体ウエハに形成されている複数の半導体チップの試験を半導体ウエハに形成された状態のまま行う半導体ウエハ試験装置であって、被試験半導体ウエハに対向接触させる一方の主面に、前記半導体チップの複数の接続端子電極にそれぞれ直接導通接触させる複数のプローブ電極を第1のピッチで配設し、他方の主面に前記複数のプローブ電極にそれぞれ対応する複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで配設し、対応する前記プローブ電極と前記第1端子電極とをそれぞれ配線接続してなるプローブ接続基板と、前記複数の第1端子電極にそれぞれ対応する複数の第2端子電極と、これら第2端子電極を外部駆動回路に電気接続する配線とが設けられた試験配線基板と、前記プローブ接続基板と前記試験配線基板との間に設けられ、前記第1端子電極と前記第2端子電極を導通接続する導電コネクタとを、有することを特徴とするものである。
【0011】
本発明の半導体ウエハ試験装置によれば、被試験ウエハと試験配線基板との間に、プローブ接続基板を介在させ、このプローブ接続基板の被試験ウエハとの対向接触面には被試験ウエハの接続端子電極に対応する第1のピッチでこれに直接導通接触させるバンプ状のプローブ電極を設け、その裏面の試験配線基板との対向面には、第1端子電極を第1のピッチよりも大きい第2のピッチで設け、この第1端子電極と試験配線基板側の対応する第2端子電極とを導電コネクタを介して導通接続するから、導電コネクタの接続ピッチの限界よりも接続端子電極のピッチが小さい高精細半導体チップに対してもウエハ状態で一括してバーンイン等の試験を容易に行うことができる。また、介在させるプローブ接続基板が環境温度変化による試験配線基板と半導体ウェハとの熱膨張率の差を緩衝するから、バーンイン試験等の高温環試験においても導通接触位置の位置ズレによる導通不良が防止される。
【0012】
本発明の半導体ウエハ試験装置は、請求項2に記載のように、半導体チップを高温環境下で駆動し、故障に至っていない欠陥を加速して故障させるバーンイン試験に好適であり、これにより、多数の半導体チップをウエハ状態のまま一括して容易且つ迅速にバーンイン試験することができる。
【0013】
また、本発明の半導体ウエハ試験装置においては、請求項3に記載のように、前記第2端子電極を前記第2のピッチと同一ピッチで配設し、前記導電コネクタとして、対向させた前記第1端子電極と前記第2端子電極間に押圧挟持された部分の厚さ方向にのみ導電性を発現する異方性導電ゴムシートを用いることが好ましく、これにより、バーンイン試験等の高温環境下においても、第1端子電極と第2端子電極を容易且つ確実に導通接続することができる。
【0014】
更に、本発明の半導体ウエハ試験装置においては、請求項4に記載のように、プローブ接続基板に、一方の主面から他方の主面に貫通するスルーホールを形成し、このスルーホールを介してプローブ電極と第1端子電極とを導通接続する配線径路を形成することが好ましく、これにより、プローブ接続基板における配線径路の構成が簡素化され、故障の少ない堅牢なプローブ接続基板が得られる。
【0015】
本発明の半導体ウエハ試験方法は、半導体ウエハに形成されている複数の半導体チップに対する試験を半導体ウエハに形成された状態のまま行う半導体ウエハ試験方法であって、被試験半導体ウエハを、複数の接続端子電極が第1のピッチで配設された主面を表にして所定位置に載置し、この被試験半導体ウエハに対し、一方の主面に複数のプローブ電極を前記第1のピッチで配設し、他方の主面に前記複数のプローブ電極にそれぞれ対応する複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで配設し、対応する前記プローブ電極と前記第1端子電極とをそれぞれ配線接続してなるプローブ接続基板を、前記プローブ電極を対応する前記接続端子電極に直接導通接触させて対向配置し、このプローブ接続基板に対し、前記複数の第1端子電極にそれぞれ対応する複数の第2端子電極とこれら第2端子電極を外部駆動回路に電気接続する配線とが設けられた試験配線基板を、前記第1端子電極とこれに対応する前記第2端子電極とが導電コネクタを介して導通接続されるように押圧設置し、前記外部駆動回路から出力される試験信号電圧を前記試験配線基板から前記導電コネクタ及び前記プローブ接続基板を経て前記被試験半導体ウエハに通電することにより、複数の半導体チップに対し一括して試験を行うことを特徴とするものである。
【0016】
本発明の半導体ウエハ試験方法によれば、被試験ウエハと試験配線基板との間に、一方の主面に被試験ウエハの複数の接続端子電極に対応させて複数のバンプ状のプローブ電極を第1のピッチで設け、その裏面に複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで設けてなるプローブ接続基板を介在させ、被試験ウエハの前記接続端子電極と対応する前記プローブ電極とを直接導通接触させるとともに、前記第1端子電極と試験配線基板側の対応する第2端子電極とを導電コネクタを介して導通接続するから、導電コネクタの接続ピッチの限界よりも接続端子電極のピッチが小さい高精細半導体チップに対してもウエハ状態で一括してバーンイン等の試験を確実且つ容易に行うことができる。
【0017】
【発明の実施の形態】
本発明の実施形態としての半導体ウエハ・バーンイン試験装置について、図1乃至図4に基づき説明する。図1は本発明の一実施形態に係る全体構成を示す分解斜視図、図2は図1におけるプローブユニットと半導体ウエハの接続端子電極との相対位置関係を示すための分解斜視図、図3は本実施形態のバーンイン試験装置の拡大縦断断面図で、次の図4におけるIII−III線で切断したものであり、図4は図3において異方性導電ゴムシート7および試験配線基板8を取り除いた状態の拡大平面図である。ものである。
【0018】
図1に示すように、本実施形態のバーンイン試験装置は、バーンイン試験に供される半導体ウエハWを載置するトレイ1、プローブユニット2が駆動回路基板3の一方の主面に搭載されてなる試験ヘッド4、及びトレイ1と試験ヘッド4間に半導体ウエハWを収容する閉空間を形成するためのシールリング5とからなる。
【0019】
半導体ウエハWは図2に図示されるように多数の半導体チップ領域aを有し、各半導体チップ領域毎に配列ピッチpw で配列された接続パッドPが形成されている。
【0020】
トレイ1は、半導体ウエハWよりも少し大きい外径の円板形状とされ、その半導体ウエハ載置面には、その周縁部に沿って、外溝1aと内溝1bがそれぞれ二重リング状に凹設されている。この外溝1aには、シールリング5が、その高さの半分程度が嵌入される。内溝1bは、排気溝として設けてあり、図示しないが底面側で外部に連通した排気径路からこの内溝1bを通じて、半導体ウエハWを収容する空間、つまりトレイ1と試験ヘッド3間のシールリング5で囲まれた空間内の空気が排出される。
【0021】
プローブユニット2は、図2に示すように、プローブ接続基板6と、導電コネクタとしての異方性導電ゴムシート7及び試験配線基板8とからなる。これら3部材は、何れも、半導体ウエハWよりも約一回り大きい円板状をなしており、駆動回路基板3(図1参照)の回路形成面の所定位置に、試験配線基板8、異方性導電ゴムシート7、プローブ接続基板6の順序で積層され、図示していない固定リングにより互いに圧着させて固定されている。
【0022】
本実施形態のプローブ接続基板6では、基板として、ポリイミド等の樹脂フィルムからなるフレキシブル基板6aを用いている。この場合、バーンイン試験のような高温度環境下の試験においては、半導体ウエハWとフレキシブル基板6aの熱膨張係数の大きさの相違により、これらの接触位置がずれる不具合が生じるが、本発明では、後述する如く、樹脂フィルムの柔軟性を利用して、半導体ウエハWとフレキシブル基板6aとの接触位置がずれないような工夫がなされている。
【0023】
フレキシブル基板6aの半導体ウエハWに対向させる主面(以下、表面という)に、被試験対象物に接触導通させるプローブ電極として、複数のバンプ6bが配列ピッチpb で植設されている。これらバンプ6bは、半導体ウエハWの一方の主面に各半導体チップ領域a毎に所定の配置で設置されている複数の接続パッドPに対応させて、それらと対向可能に同じ配置で設けられている。従って、半導体ウエハWに形成された接続パッドPの配列ピッチpw とプローブ接続基板6に形成されたバンプ6bの配列ピッチpb はピッチp1 で同一であり、このピッチp1 は本発明の第1のピッチに相当する。なお、本実施形態の接続パッドPはアルミニウムで形成されている。
【0024】
本実施形態のバンプ6bは、図3に示すように、フレキシブル基板6aのバンプ6bを設けるべき所定位置にそれぞれ貫通形成された各スルーホール6cに植設されている。
【0025】
フレキシブル基板6aの他方の主面(以下、裏面という)には、本発明における第1端子電極として、複数のポスト電極6dが所定の配置で立設されている。これらポスト電極6dは、各バンプ6bにそれぞれ対応させて設けられており、図4に示すように、それらポスト電極6d間のピッチpe は、バンプ6b間のピッチpb よりも大きいピッチp2 に設定されている。このピッチp2 が本発明の第2のピッチに相当する。
【0026】
ここで、ポスト電極6d間のピッチpe は、次に述べる導電コネクタとしての異方性導電ゴムシート7のショートを引き起こさない接続限界ピッチよりも大きいピッチである。この場合、対応するバンプ6bとポスト電極6dをフレキシブル基板6aの表裏両面に分けて配設するから、ポスト電極6d間のピッチpe が大きくなっても、それらポスト電極6dを配設するエリアは充分に存在する。
【0027】
対応するバンプ6bとポスト電極6dは、それぞれ、引き回し配線6eにより導通接続されている。これら引き回し配線6eは、フレキシブル基板6aの裏面に所定のパターンで敷設されている。この場合、フレキシブル基板6aの表裏両面に分けて配設されているバンプ6bとポスト電極6dとをスルーホール6cを介して引き回し配線6eで導通接続するから、引き回し配線6eの長さがスルーホールを介さず基板端面に迂回させる場合に比べて格段に短くなると共にパターンも簡素化され、プローブ接続基板6の堅牢性が向上する。
【0028】
本実施形態のプローブ接続基板6において導通接続径路を構成するバンプ6bと引き回し配線6e及びポスト電極6dは、次のような材料とプロセスにより形成されている。
【0029】
まず、銅箔の一方の主面にポリイミド樹脂材料を一様に塗布し硬化させてフレキシブル基板6aを積層する。次に、フレキシブル基板6aにのみスルーホール6cを所定位置に貫通形成する。ついで、銅箔のフレキシブル基板6aを積層していない他方の主面にレジスト膜を被着し、銅箔を電極としてニッケルの電気メッキを行う。これにより、スルーホール6c内を埋めてその開口部で周囲に半球状に広がったニッケルメッキ層からなるバンプが形成され、このニッケルバンプの先端部球面に金メッキ層を薄く積層してバンプ6bを完成させる。そして次に、銅箔をエッチング等によりパターニングして引き回し配線6eを形成し、ポスト電極6dをメッキ等により所定位置に立設する。
【0030】
フレキシブル基板6aの裏面には、引き回し配線6eを覆ってポスト電極6dを除く略全面にわたり、樹脂コート絶縁層6fが被着形成されている。従って、ポスト電極6dはその各先端部だけが、樹脂コート絶縁層6fから突出している。この樹脂コート絶縁層6fは、各引き回し配線6eの腐食等に対する保護と、これら引き回し配線6e間及びこれらと異方性導電ゴムシート7を介して対向する試験配線基板8側の対応しない配線とのショートを防止するために設けられている。
【0031】
上述のように構成されたプローブ接続基板6の裏面側(ポスト電極6d形成面側)には、導電コネクタとしての異方性導電ゴムシート7を介して試験配線基板8が対向配置されている。試験配線基板8の異方性導電ゴムシート7に圧着させる面には、本発明における第2端子電極として、複数の配線接続パッド8aが所定位置に配設されている。これら配線接続パッド8aは、プローブ接続基板6のポスト電極6dに対応させて配設されており、試験配線基板8をプローブ接続基板6に異方性導電ゴムシート7を介して重ねた状態で、対応するポスト電極6dと対向する位置に配設されている。従って、配線接続パッド8a間のピッチpd はポスト電極6d間のピッチpe とピッチp2 で同一であり、このピッチp2 が本発明における第2のピッチである。これら配線接続パッド8aは、それぞれ、配線8b(図4参照)を介して駆動回路基板9(図1参照)に接続されている。
【0032】
本実施形態の異方性導電ゴムシート7は、シリコンゴム中に表面に金メッキを施したニッケル粒子等からなる導電性粒子7aをほぼ均等に分散させたもので、プローブ接続基板6の裏面の略全域をカバーできる大きさの平坦な円板状に形成されており、厚さ方向に圧縮されるとその圧縮された部分が厚さ方向に導通するが、圧縮されない部分では厚さ方向にも、これと直交する方向、すなわち面方向にも導通されないものである。ここで、異方性導電ゴムシート7は、図3に示すように、プローブ接続基板6と試験配線基板8とを異方性導電ゴムシート7を挟んで位置合せし、前述したように固定具(不図示)により互いに圧着させることにより、導電性粒子7aが対応するポスト電極6aと配線接続パッド8a間に若干潰された状態で挟持され、これにより、導電性粒子7aとポスト電極6a及び配線接続パッド8aとの間にそれぞれ充分な接触面が確保されて、導電性粒子7aとポスト電極6aを良好に導通接続することができる。
【0033】
このように、突出し状に形成されたポスト電極6aと配線接続パッド8aにより異方性導電ゴムシート7を圧着して、その圧着した部分をその厚さ方向に導通させ、圧着されない部分は、厚さ方向にも、面方向にも導通しないので、異方性導電ゴムシート7を平坦状とすることが可能であり、従って、異方性導電ゴムシート7に突出し状の導通部を形成する場合に比し、異方性導電ゴムシート7の構造が簡単になり、且つ、プローブ接続基板6のポスト電極6dの配列ピッチpe を小さくすることができる。また、突出し状に形成されたポスト電極6aと配線接続パッド8aにより異方性導電ゴムシート7を圧縮してその位置に固定しており、プローブ接続基板は柔軟性を有する樹脂フィルムからなるので、プローブ接続基板は、半導体ウエハWよりも熱膨張係数が大きくても、圧着された各部分間で撓み、半導体ウエハWとフレキシブル基板6aとの接触位置のずれを防止することができる。
【0034】
ここで、異方性導電ゴムシート7は、溶融したシリコンゴム中に導電粒子を混入して攪拌することによりシリコンゴム中に導電性粒子7aを分散させる方法で製造するため、隣接する導電粒子間の距離はランダムである。このため、各導電粒子間の短絡を確実に防止するためにはその距離を所定の大きさ以上とする必要がある。この距離が異方性導電ゴムシート7の接続限界ピッチであり、通常は、120〜180μm程度である。
【0035】
しかして、本発明では、異方性導電ゴムシート7を介して試験配線基板8の配線接続パッド8aに接続されるプローブ接続基板6のポスト電極6d間のピッチpe 、すなわち第2のピッチp2 を、半導体ウエハWの接続パッドPの配列ピッチpw 、すなわち第1のピッチp1 より大きくしているので、この第2のピッチp2 を異方性導電ゴムシート7の接続限界ピッチ、限定する意味ではないが、例えば120〜180μm程度とすることができ、これにより、半導体ウエハWの接続パッドPの配列ピッチpw がこの異方性導電ゴムシート7の上記接続限界ピッチより小さい高精細半導体ウエハに対するバーンイン試験にも、本試験装置は充分に適用可能である。
【0036】
次に、上述のように構成された半導体ウエハ・バーンイン試験装置で行う試験の操作手順とそれに伴う動作について説明する。
【0037】
まず、トレイ1の外溝1aにシールリング5を嵌入し、その高さの半分ほどトレイ1の試験体載置面より突出しておく。次に、トレイ1の試験体載置面におけるシールリング5内の所定位置に被試験である半導体ウエハWを載置する。次に、このトレイ1にプローブユニット8が固定具(不図示)により駆動回路基板3に固設された試験ヘッド4を位置を合せて被装する。
【0038】
次いで、トレイ1に設けられた内溝1bとこれに連通する排気径路(不図示)を通じて被試験半導体ウエハWが収容されている空間内の空気を排出する。これにより、試験ヘッド4が大気圧により半導体ウエハWに向けて押圧され、図3に示すように、プローブ接続基板6のバンプ6b先端が対応する半導体ウエハWの接続パッドPに圧接せしめられる。ここで、各バンプ6bは先端部に金メッキ層が積層されているから、この金メッキ層表面がその圧接力により接続パッドPの平坦な表面に沿った平面に変形し、両者が比較的広い範囲にわたり平面同士で密着した良好な導通接触状態が得られる。
【0039】
このようにして、半導体ウエハの各接続パッドPは、対応するバンプ6b、引き回し配線6e、ポスト電極6d、導電性粒子7a、配線接続パッド8a、試験配線8bを経て駆動回路基板9の所定部位に確実に導通接続される。よって、高温度環境下で行われるバーンイン試験においても、適正な試験が安定して実施される。
【0040】
なお、本発明の半導体ウエハ試験装置は、上記実施形態に限定されるものではない
【0041】
例えば、樹脂コート絶縁層6fは、図5に示すように、試験配線基板8の配線設置面に樹脂コート絶縁層8cとして設けてもよく、また、試験配線基板8とプローブ接続基板6の異方性導電ゴムシート7を介して対向する両配線設置面に設けてもよい。双方に絶縁層を設けた場合は、それぞれの基板の配線間のショートと互いの基板の対応しない配線間の異方性導電ゴムシート7を介したショートの双方を確実に防止することができる。更に、異方性導電ゴムシート7として、導通部のみに導電性粒子が存在する偏在型異方性導電ゴムシートを使用すれば、絶縁層6fを省略することも可能である。
【0042】
また、上記実施形態ではプローブユニットを半導体ウエハ全体をカバーできる大きさに形成したが、これに限らず、プローブユニットを複数個の半導体チップをカバーできる大きさに形成し、このプローブユニットを逐次移動させて半導体チップを複数個づつバーンイン試験するように構成してもよい。
【0043】
さらに、本発明では導電コネクタの接続ピッチ限界に応じて第2のピッチつまり第1、第2端子電極のそれぞれの電極間ピッチを設定できるから、導電コネクタとして、異方性導電ゴムシートに限らず他の種々の導電コネクタを用いることができる。
【0044】
加えて、本発明は、バーンイン試験に限らず、半導体チップのウエハ状態で行う種々の試験に好適に適用可能である。
【0045】
【発明の効果】
本発明の半導体ウエハ試験装置によれば、被試験ウエハと試験配線基板との間に、プローブ接続基板を介在させ、このプローブ接続基板の被試験ウエハとの対向接触面には被試験ウエハの接続端子電極に対応する第1のピッチでこれに直接導通接触させるバンプ状のプローブ電極を設け、その裏面の試験配線基板との対向面には、第1端子電極を第1のピッチよりも大きい第2のピッチで設け、この第1端子電極と試験配線基板側の対応する第2端子電極とを導電コネクタを介して導通接続するから、導電コネクタの接続ピッチの限界よりも接続端子電極のピッチが小さい高精細半導体チップに対してもウエハ状態で一括してバーンイン等の試験を容易に行うことができる。また、介在させるプローブ接続基板が環境温度変化による試験配線基板と半導体ウェハとの熱膨張率の差を緩衝するから、バーンイン試験等の高温環試験においても導通接触位置の位置ズレによる導通不良が防止される。
【0046】
また、本発明の半導体ウエハ試験装置を、請求項2に記載のように、半導体チップを高温環境下で駆動し、故障に至っていない欠陥を加速して故障させるバーンイン試験に適用することによりも、多数の半導体チップをウエハ状態のまま一括して容易且つ迅速にバーンイン試験することができる。
【0047】
更に、請求項3に記載のように、第2端子電極を第2のピッチと同一ピッチで配設し、導電コネクタとして、対向させた第1端子電極と前記第2端子電極間に押圧挟持された部分の厚さ方向にのみ導電性を発現する異方性導電ゴムシートを用いることにより、バーンイン試験等の高温環境下においても、第1端子電極と第2端子電極を容易且つ確実に導通接続することができる。
【0048】
加えて、本発明の半導体ウエハ試験装置においては、請求項4に記載のように、プローブ接続基板に、一方の主面から他方の主面に貫通するスルーホールを形成し、このスルーホールを介してプローブ電極と第1端子電極とを導通接続する配線径路を形成することにより、プローブ接続基板における配線径路の構成が簡素化され、故障の少ない堅牢なプローブ接続基板を得ることができる。
【0049】
また、本発明の半導体ウエハ試験方法によれば、被試験ウエハと試験配線基板との間に、一方の主面に被試験ウエハの複数の接続端子電極に対応させて複数のバンプ状のプローブ電極を第1のピッチで設け、その裏面に複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで設けてなるプローブ接続基板を介在させ、被試験ウエハの前記接続端子電極と対応する前記プローブ電極とを直接導通接触させるとともに、前記第1端子電極と試験配線基板側の対応する第2端子電極とを導電コネクタを介して導通接続するから、導電コネクタの接続ピッチの限界よりも接続端子電極のピッチが小さい高精細半導体チップに対してもウエハ状態で一括してバーンイン等の試験を確実且つ容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態としての半導体ウエハバーンイン試験装置の全体構成を示す分解斜視図である。
【図2】上記半導体ウエハバーンイン試験装置におけるプローブユニットと半導体ウエハの接続端子電極との相対位置関係を示す分解斜視図である。
【図3】上記半導体ウエハバーンイン試験装置の拡大縦断断面図で、図4のIII−III線で切断したものである。
【図4】上記半導体ウエハバーンイン試験装置において異方性導電ゴムシート7および試験配線基板8を取り除いた状態の拡大平面図である。
【図5】本発明の実施形態の変形例を示す図3に対応する拡大縦断断面図である。
【符号の説明】
1…トレイ
2…プローブユニット
3…駆動回路基板
4…試験ヘッド
5…シールリング
6…プローブ接続基板
6a…フレキシブル基板
6b…バンプ(プローブ電極)
6c…スルーホール
6d…ポスト電極(第1端子電極)
6e…引き回し配線
7…異方性導電ゴムシート
8…試験配線基板
8a…配線接続パッド(第2端子電極)
W…半導体ウエハ
Claims (5)
- 半導体ウエハに形成されている複数の半導体チップの試験を半導体ウエハに形成された状態のまま行う半導体ウエハ試験装置であって、
被試験半導体ウエハに対向接触させる一方の主面に、前記半導体チップの複数の接続端子電極にそれぞれ直接導通接触させる複数のプローブ電極を第1のピッチで配設し、他方の主面に前記複数のプローブ電極にそれぞれ対応する複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで配設し、対応する前記プローブ電極と前記第1端子電極とをそれぞれ配線接続してなるプローブ接続基板と、
前記複数の第1端子電極にそれぞれ対応する複数の第2端子電極と、これら第2端子電極を外部駆動回路に電気接続する配線とが設けられた試験配線基板と、
前記プローブ接続基板と前記試験配線基板との間に設けられ、前記第1端子電極と前記第2端子電極を導通接続する導電コネクタとを、
有することを特徴とする半導体ウエハ試験装置。 - 前記試験は、前記半導体チップを高温環境下で駆動し、故障に至っていない欠陥を加速して故障させるバーンイン試験であることを特徴とする請求項1に記載の半導体ウエハ試験装置。
- 前記第2端子電極は前記第2のピッチと同一ピッチで配設され、前記導電コネクタは対向させた前記第1端子電極と前記第2端子電極間に押圧挟持された部分の押圧方向にのみ導電性を発現する異方性導電ゴムシートであることを特徴とする請求項1又は2に記載の液晶表示装置。
- 前記プローブ接続基板には、前記一方の主面から前記他方の主面に貫通するスルーホールが形成され、該スルーホールを介して前記プローブ電極と前記第1端子電極とを導通接続する配線径路が形成されていることを特徴とする請求項1に記載の半導体ウエハ試験装置。
- 半導体ウエハに形成されている複数の半導体チップに対する試験を半導体ウエハに形成された状態のまま行う半導体ウエハ試験方法であって、
被試験半導体ウエハを、複数の接続端子電極が第1のピッチで配設された主面を表にして所定位置に載置し、
この被試験半導体ウエハに対し、一方の主面に複数のプローブ電極を前記第1のピッチで配設し、他方の主面に前記複数のプローブ電極にそれぞれ対応する複数の第1端子電極を前記第1のピッチよりも大きい第2のピッチで配設し、対応する前記プローブ電極と前記第1端子電極とをそれぞれ配線接続してなるプローブ接続基板を、前記プローブ電極を対応する前記接続端子電極に直接導通接触させて対向配置し、
このプローブ接続基板に対し、前記複数の第1端子電極にそれぞれ対応する複数の第2端子電極とこれら第2端子電極を外部駆動回路に電気接続する配線とが設けられた試験配線基板を、前記第1端子電極とこれに対応する前記第2端子電極とが導電コネクタを介して導通接続されるように押圧設置し、
前記外部駆動回路から出力される試験信号電圧を前記試験配線基板から前記導電コネクタ及び前記プローブ接続基板を経て前記被試験半導体ウエハに通電することにより、複数の半導体チップに対し一括して試験を行うことを特徴とする半導体ウエハの試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079823A JP2004288911A (ja) | 2003-03-24 | 2003-03-24 | 半導体ウエハ試験装置およびその試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079823A JP2004288911A (ja) | 2003-03-24 | 2003-03-24 | 半導体ウエハ試験装置およびその試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004288911A true JP2004288911A (ja) | 2004-10-14 |
Family
ID=33293843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003079823A Ceased JP2004288911A (ja) | 2003-03-24 | 2003-03-24 | 半導体ウエハ試験装置およびその試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004288911A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518384B2 (en) * | 2005-01-31 | 2009-04-14 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing test probe access structures on vias |
WO2009147723A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | 試験システムおよび試験用基板ユニット |
KR101013107B1 (ko) * | 2008-01-25 | 2011-02-14 | 가부시키가이샤 니혼 마이크로닉스 | 전기적 접속 장치 |
US8134379B2 (en) | 2008-03-26 | 2012-03-13 | Advantest Corporation | Probe wafer, probe device, and testing system |
JP2017191688A (ja) * | 2016-04-12 | 2017-10-19 | デクセリアルズ株式会社 | 電気特性の検査方法 |
WO2018101107A1 (ja) * | 2016-11-30 | 2018-06-07 | デクセリアルズ株式会社 | 導電粒子配置フィルム、その製造方法、検査プローブユニット、導通検査方法 |
-
2003
- 2003-03-24 JP JP2003079823A patent/JP2004288911A/ja not_active Ceased
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7518384B2 (en) * | 2005-01-31 | 2009-04-14 | Agilent Technologies, Inc. | Method and apparatus for manufacturing and probing test probe access structures on vias |
KR101013107B1 (ko) * | 2008-01-25 | 2011-02-14 | 가부시키가이샤 니혼 마이크로닉스 | 전기적 접속 장치 |
US8134379B2 (en) | 2008-03-26 | 2012-03-13 | Advantest Corporation | Probe wafer, probe device, and testing system |
KR101265973B1 (ko) * | 2008-03-26 | 2013-05-22 | 가부시키가이샤 어드밴티스트 | 프로브 장치 및 시험 시스템 |
KR101265974B1 (ko) | 2008-03-26 | 2013-05-22 | 가부시키가이샤 어드밴티스트 | 프로브 장치 및 시험 시스템 |
WO2009147723A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | 試験システムおよび試験用基板ユニット |
US8466702B2 (en) | 2008-06-02 | 2013-06-18 | Advantest Corporation | Test system and substrate unit for testing |
JP5269897B2 (ja) * | 2008-06-02 | 2013-08-21 | 株式会社アドバンテスト | 試験システムおよび試験用基板ユニット |
JP2017191688A (ja) * | 2016-04-12 | 2017-10-19 | デクセリアルズ株式会社 | 電気特性の検査方法 |
WO2018101107A1 (ja) * | 2016-11-30 | 2018-06-07 | デクセリアルズ株式会社 | 導電粒子配置フィルム、その製造方法、検査プローブユニット、導通検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3401014B2 (ja) | 半導体ダイをテストするための方法及び装置 | |
JP4862017B2 (ja) | 中継基板、その製造方法、プローブカード | |
US8691601B2 (en) | Semiconductor device and penetrating electrode testing method | |
US7049840B1 (en) | Hybrid interconnect and system for testing semiconductor dice | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
US9606143B1 (en) | Electrically conductive pins for load boards lacking Kelvin capability for microcircuit testing | |
JP2004288911A (ja) | 半導体ウエハ試験装置およびその試験方法 | |
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
JP2007294632A (ja) | 検査用装置 | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
JPH11344521A (ja) | 積層型コネクター装置および回路基板の検査装置 | |
JP2004311535A (ja) | チップサイズパッケージ半導体装置 | |
JP2006278949A (ja) | 半導体集積回路の検査装置及びその検査方法 | |
JP2679684B2 (ja) | 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具 | |
JP4492976B2 (ja) | 半導体装置 | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
JP3978142B2 (ja) | 検査用基板 | |
JPH0611541A (ja) | バーンインソケット | |
JP2001085477A (ja) | 検査用基板及び検査方法 | |
JP3131917B2 (ja) | 半導体ダイをバーンイン試験するための試験装置 | |
JPH1117057A (ja) | 検査パッド付きbga型半導体装置 | |
JP2002257893A (ja) | 半導体装置の検査装置および半導体装置の検査方法 | |
JPH08327689A (ja) | コネクタおよびそれを用いる半導体検査方法ならびに装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
A977 | Report on retrieval |
Effective date: 20070704 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
A02 | Decision of refusal |
Effective date: 20090127 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20090327 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20090928 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20091023 Free format text: JAPANESE INTERMEDIATE CODE: A912 |