JPH0611541A - バーンインソケット - Google Patents
バーンインソケットInfo
- Publication number
- JPH0611541A JPH0611541A JP5014643A JP1464393A JPH0611541A JP H0611541 A JPH0611541 A JP H0611541A JP 5014643 A JP5014643 A JP 5014643A JP 1464393 A JP1464393 A JP 1464393A JP H0611541 A JPH0611541 A JP H0611541A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- sheet
- socket
- semiconductor chip
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体チップの表面に損傷を与えずに多様な
種類の半導体チップを正確にバーンインテストできると
ともに、何度も使用できるバーンインソケットを提供す
ること。 【構成】 半導体チップ３２のバンプ３１が表面に搭載
され、上下方向へのみ電気的に導通されるよう異方性の
導電物質で形成されたシート３３と、前記半導体チップ
を支持して整列せしめるよう固定手段により前記シート
に固定される支持部３４と、前記シートを通って半導体
チップ３２と電気的に接続される内部パッド３５と、こ
の内部パッドを入出力端子と接続させるための接触パッ
ド３７が備えられるボード３８と、外部との接続のため
の入出力端子が備えられる下部ソケット３９と、前記下
部ソケット上に装着されて前記半導体チップを外部と遮
断させる上部ソケット４４とを備える。
種類の半導体チップを正確にバーンインテストできると
ともに、何度も使用できるバーンインソケットを提供す
ること。 【構成】 半導体チップ３２のバンプ３１が表面に搭載
され、上下方向へのみ電気的に導通されるよう異方性の
導電物質で形成されたシート３３と、前記半導体チップ
を支持して整列せしめるよう固定手段により前記シート
に固定される支持部３４と、前記シートを通って半導体
チップ３２と電気的に接続される内部パッド３５と、こ
の内部パッドを入出力端子と接続させるための接触パッ
ド３７が備えられるボード３８と、外部との接続のため
の入出力端子が備えられる下部ソケット３９と、前記下
部ソケット上に装着されて前記半導体チップを外部と遮
断させる上部ソケット４４とを備える。
Description
【０００１】
【産業上の利用分野】本発明はバーンインソケットに関
し、さらに詳しくは、パッケージされないチップの状態
で平常時の動作条件以上の温度及び電圧で過負荷を加え
てバーンインテストを実施するためのバーンインソケッ
トに関する。
し、さらに詳しくは、パッケージされないチップの状態
で平常時の動作条件以上の温度及び電圧で過負荷を加え
てバーンインテストを実施するためのバーンインソケッ
トに関する。
【０００２】
【従来の技術】半導体チップ又は半導体ウェーハは、そ
の信頼性を確認するため、印刷回路基板（Printed Circ
ult Board:以下ＰＣＢという）に装着される以前に、通
常の作動条件より高い温度及び高い電圧で過負荷を加え
て寿命及び不良可否を確認するバーンインテストを経
る。
の信頼性を確認するため、印刷回路基板（Printed Circ
ult Board:以下ＰＣＢという）に装着される以前に、通
常の作動条件より高い温度及び高い電圧で過負荷を加え
て寿命及び不良可否を確認するバーンインテストを経
る。
【０００３】従来の半導体装置のバーンインテストを実
施するためのバーンインソケット１５は、図４に示した
ごとく、半導体チップが搭載された半導体パッケージ１
１の外部リード１２が挿入されて外部リード１２と電気
的に接続される入出力端子１３と、この入出力端子１３
が装着されるとともに、前記半導体パッケージ１１を物
理的に支持する本体１４とから成る。このように構成さ
れるバーンインソケット１５がバーンインテスト用ＰＣ
Ｂに装着されて、バーンインテストが実施される。
施するためのバーンインソケット１５は、図４に示した
ごとく、半導体チップが搭載された半導体パッケージ１
１の外部リード１２が挿入されて外部リード１２と電気
的に接続される入出力端子１３と、この入出力端子１３
が装着されるとともに、前記半導体パッケージ１１を物
理的に支持する本体１４とから成る。このように構成さ
れるバーンインソケット１５がバーンインテスト用ＰＣ
Ｂに装着されて、バーンインテストが実施される。
【０００４】半導体パッケージのタイプはＱＦＰやＳＯ
Ｐのようにそれぞれ違っているため、前記バーンインソ
ケット１５は、一種類の半導体パッケージのみしかテス
トできない。また、パッケージ化されないベアチップ
は、バーンインテストが不可能な問題点がある。
Ｐのようにそれぞれ違っているため、前記バーンインソ
ケット１５は、一種類の半導体パッケージのみしかテス
トできない。また、パッケージ化されないベアチップ
は、バーンインテストが不可能な問題点がある。
【０００５】一方半導体産業全般の高密度実装の要求に
より、半導体チップ等をＰＣＢに直接実装するフリップ
チップ方法が広く使用されている。フリップチップ方法
は外部リードなしに半導体チップ上に形成されたバンプ
とＰＣＢとを直接接続させる方法であって、半導体チッ
プの不良発生のとき半導体チップの交替が難しく、ＰＣ
Ｂ全体が誤動作をするようになる問題点がある。以上の
ような問題点を解決するため、パッケージ化されない半
導体チップを直接バーンインテストする必要性が生じ
た。
より、半導体チップ等をＰＣＢに直接実装するフリップ
チップ方法が広く使用されている。フリップチップ方法
は外部リードなしに半導体チップ上に形成されたバンプ
とＰＣＢとを直接接続させる方法であって、半導体チッ
プの不良発生のとき半導体チップの交替が難しく、ＰＣ
Ｂ全体が誤動作をするようになる問題点がある。以上の
ような問題点を解決するため、パッケージ化されない半
導体チップを直接バーンインテストする必要性が生じ
た。
【０００６】図５は、従来の半導体チップのバーンイン
テスト用ソケットの断面図である。この図５に示すよう
に、カンチレバーフレーム２４は、半導体チップ２１の
バンプ２２が電気的に接続されるカンチレバー２３を備
えている。また、前記半導体チップ２１の大きさ及び形
態により前記バンプ２２をカンチレバー２３の上に整列
させるガイダー２５が、前記カンチレバーフレーム２４
の上部に装着されている。また、本体２６を貫通して外
部と連結される入出力端子２７が、前記カンチレバー２
３と電気的に連結されており、これら入出力端子２７，
カンチレバーフレーム２４及びガイダー２５が本体２６
に装着されている。また、この本体２６の上部にカバー
２８が装着されている。このカバー２８は、半導体チッ
プ２１がカンチレバー２３に接触されるように、半導体
チップ２１の後面に所定の圧力を加えるものである。こ
のような構成を有するバーンインソケットが、バーンイ
ンテスト用のＰＣＢに装着されてバーンインテストが実
施される。
テスト用ソケットの断面図である。この図５に示すよう
に、カンチレバーフレーム２４は、半導体チップ２１の
バンプ２２が電気的に接続されるカンチレバー２３を備
えている。また、前記半導体チップ２１の大きさ及び形
態により前記バンプ２２をカンチレバー２３の上に整列
させるガイダー２５が、前記カンチレバーフレーム２４
の上部に装着されている。また、本体２６を貫通して外
部と連結される入出力端子２７が、前記カンチレバー２
３と電気的に連結されており、これら入出力端子２７，
カンチレバーフレーム２４及びガイダー２５が本体２６
に装着されている。また、この本体２６の上部にカバー
２８が装着されている。このカバー２８は、半導体チッ
プ２１がカンチレバー２３に接触されるように、半導体
チップ２１の後面に所定の圧力を加えるものである。こ
のような構成を有するバーンインソケットが、バーンイ
ンテスト用のＰＣＢに装着されてバーンインテストが実
施される。
【０００７】上述したような従来のバーンインソケット
においては、半導体チップの種類及びバンプの位置によ
ってカンチレバーフレーム２４を交替しなければならな
いという問題点がある。また、半導体チップ２１のボン
ディングパッドがカンチレバー２３などと円滑に電気的
に接続されるようにするため、半導体チップ２１の後面
にカバー２８で所定の圧力を加える必要があるので、前
記カンチレバー２３により半導体チップのボンディング
パッドが損傷される問題点がある。さらにまた、金属材
質のカンチレバーが変形されてバーンインソケットの断
続的な使用が不可能になるなどの問題点もある。
においては、半導体チップの種類及びバンプの位置によ
ってカンチレバーフレーム２４を交替しなければならな
いという問題点がある。また、半導体チップ２１のボン
ディングパッドがカンチレバー２３などと円滑に電気的
に接続されるようにするため、半導体チップ２１の後面
にカバー２８で所定の圧力を加える必要があるので、前
記カンチレバー２３により半導体チップのボンディング
パッドが損傷される問題点がある。さらにまた、金属材
質のカンチレバーが変形されてバーンインソケットの断
続的な使用が不可能になるなどの問題点もある。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、多様な種類の半導体チップをバーンインテストでき
るバーンインソケットを提供することにある。また、本
発明の他の目的は半導体チップの表面に損傷を与えずに
正確なバーンインテストを実施できるバーンインソケッ
トを提供することにある。また、本発明の他の目的は何
度も使用できるバーンインソケットを提供することにあ
る。
は、多様な種類の半導体チップをバーンインテストでき
るバーンインソケットを提供することにある。また、本
発明の他の目的は半導体チップの表面に損傷を与えずに
正確なバーンインテストを実施できるバーンインソケッ
トを提供することにある。また、本発明の他の目的は何
度も使用できるバーンインソケットを提供することにあ
る。
【０００９】
【課題を解決するための手段】以上のような目的を達成
するため本発明は、バーンインテストを実施する半導体
チップのバンプが表面に搭載され、上下方向へのみ電気
的に導通されるよう異方性の導電物質で形成されたシー
トと、前記半導体チップを支持して整列せしめるよう固
定手段により前記シートに固定される支持部と、前記支
持部により整列された半導体チップが固定された前記シ
ートが上部に搭載され、前記シートを通って半導体チッ
プと電気的に接続される内部パッドとを備え、この内部
パッドを入出力端子と接続させるための接触パッドが備
えられるボードと、前記シート及びボードが装着され、
外部との接続のための入出力端子が備えられる下部ソケ
ットと、前記シートに搭載された半導体チップの後面に
所定の圧力を加える加圧手段が下部表面に装着され、前
記下部ソケット上に装着されて前記半導体チップを外部
と遮断させる上部ソケットとを備えることを特徴とす
る。
するため本発明は、バーンインテストを実施する半導体
チップのバンプが表面に搭載され、上下方向へのみ電気
的に導通されるよう異方性の導電物質で形成されたシー
トと、前記半導体チップを支持して整列せしめるよう固
定手段により前記シートに固定される支持部と、前記支
持部により整列された半導体チップが固定された前記シ
ートが上部に搭載され、前記シートを通って半導体チッ
プと電気的に接続される内部パッドとを備え、この内部
パッドを入出力端子と接続させるための接触パッドが備
えられるボードと、前記シート及びボードが装着され、
外部との接続のための入出力端子が備えられる下部ソケ
ットと、前記シートに搭載された半導体チップの後面に
所定の圧力を加える加圧手段が下部表面に装着され、前
記下部ソケット上に装着されて前記半導体チップを外部
と遮断させる上部ソケットとを備えることを特徴とす
る。
【００１０】
【実施例】以下、添付した図面を参照して本発明による
バーンインソケットを詳細に説明する。
バーンインソケットを詳細に説明する。
【００１１】図１は本発明の一実施例による半導体チッ
プのバーンインソケットの断面図である。このバーンイ
ンソケットは四角形状のシート３３を有し、このシート
３３の上に、バンプ３１が形成された半導体チップ３２
が載置される。前記シート３３は異方性導電物質で形成
され、上下方向へのみ電気的に導通する。前記半導体チ
ップ３２を前記シート３３の上部に固定させるため、シ
ート３３上部に支持台３４が設けられている。また、ボ
ード３８が前記四角形状のシート３３と接続されて設け
られている。また、前記シート３３を介してバンプ３１
と電気的に接続される内部パッド３５が上前記ボード３
８の上部表面に形成されており、前記内部パッド３５と
金属配線で接続されるとともに入出力端子３６とも電気
的に接続される接触パッド３７が、ボード３８の両側に
形成されている。また、前記シート３３を搭載したボー
ド３８は、下部ソケット３９の上部に配設されている。
この下部ソケット３９は、外部との接続のために接触パ
ッド３７と接続されている前記入出力端子３６を備えて
いる。前記支持台３４，シート３３及びボード３８に
は、図３に示すように、一例となる貫通口４９が形成さ
れており、前記下部ソケット３９の上部には貫通口４９
に対応する垂直にねじ溝が形成されてあって、前記支持
台３４，シート３３及びボード３８は、ねじ４０により
下部ソケット３９に固定されている。
プのバーンインソケットの断面図である。このバーンイ
ンソケットは四角形状のシート３３を有し、このシート
３３の上に、バンプ３１が形成された半導体チップ３２
が載置される。前記シート３３は異方性導電物質で形成
され、上下方向へのみ電気的に導通する。前記半導体チ
ップ３２を前記シート３３の上部に固定させるため、シ
ート３３上部に支持台３４が設けられている。また、ボ
ード３８が前記四角形状のシート３３と接続されて設け
られている。また、前記シート３３を介してバンプ３１
と電気的に接続される内部パッド３５が上前記ボード３
８の上部表面に形成されており、前記内部パッド３５と
金属配線で接続されるとともに入出力端子３６とも電気
的に接続される接触パッド３７が、ボード３８の両側に
形成されている。また、前記シート３３を搭載したボー
ド３８は、下部ソケット３９の上部に配設されている。
この下部ソケット３９は、外部との接続のために接触パ
ッド３７と接続されている前記入出力端子３６を備えて
いる。前記支持台３４，シート３３及びボード３８に
は、図３に示すように、一例となる貫通口４９が形成さ
れており、前記下部ソケット３９の上部には貫通口４９
に対応する垂直にねじ溝が形成されてあって、前記支持
台３４，シート３３及びボード３８は、ねじ４０により
下部ソケット３９に固定されている。
【００１２】前記下部ソケット３９とヒンジ４３及び掛
がね４２により接続されて前記半導体チップ３２を外部
と遮断させる上部ソケット４４がある。この上部ソケッ
ト４４の下部には、前記半導体チップ３２の背面に圧力
を加えてバンプ３１をシート３３に密着させるばね４１
が装着されている。
がね４２により接続されて前記半導体チップ３２を外部
と遮断させる上部ソケット４４がある。この上部ソケッ
ト４４の下部には、前記半導体チップ３２の背面に圧力
を加えてバンプ３１をシート３３に密着させるばね４１
が装着されている。
【００１３】上述のような下部ソケット３９と上部ソケ
ット４４で構成される半導体チップバーンインテスト用
のバーンインソケットがバーンインテスト用ＰＣＢに装
着されて、半導体チップのバーンインテストが実施され
る。
ット４４で構成される半導体チップバーンインテスト用
のバーンインソケットがバーンインテスト用ＰＣＢに装
着されて、半導体チップのバーンインテストが実施され
る。
【００１４】シート３３は図２（ａ）に示すように、ゴ
ムまたはポリアミドに金属微細粒子５３などを配合した
シート５４を切断することにより形成することができ
る。
ムまたはポリアミドに金属微細粒子５３などを配合した
シート５４を切断することにより形成することができ
る。
【００１５】また、シート３３は、図２（ｂ）に示すよ
うに、ゴムまたはポリアミドなどで形成された絶縁膜５
１を貫通するとともに所定間隔で配置される異方性導電
ゴム層５２を有し、これらの異方性導電ゴム層５２によ
りバンプ３１と内部パッド３５とを電気的に接続させる
ようにすることもできる。
うに、ゴムまたはポリアミドなどで形成された絶縁膜５
１を貫通するとともに所定間隔で配置される異方性導電
ゴム層５２を有し、これらの異方性導電ゴム層５２によ
りバンプ３１と内部パッド３５とを電気的に接続させる
ようにすることもできる。
【００１６】支持台３４，シート３３及びボード３８を
分離した状態を説明するための図３に示すように、前記
ボード３８の上部表面に、シート３３を介して半導体チ
ップ３２のバンプ３１と電気的に接続される内部パッド
３５が形成されている。また、金属材質で形成された接
続パッド３７が、前記ボード３８上で金属配線４５によ
り内部パッド３５と接続されている。前記接続パッド３
７は下部ソケット３９の入出力端子３６と接続される。
また、前記支持台３４，シート３３及びボード３８は、
ねじ溝及びねじ４０により下部ソケット３９に装着され
る。
分離した状態を説明するための図３に示すように、前記
ボード３８の上部表面に、シート３３を介して半導体チ
ップ３２のバンプ３１と電気的に接続される内部パッド
３５が形成されている。また、金属材質で形成された接
続パッド３７が、前記ボード３８上で金属配線４５によ
り内部パッド３５と接続されている。前記接続パッド３
７は下部ソケット３９の入出力端子３６と接続される。
また、前記支持台３４，シート３３及びボード３８は、
ねじ溝及びねじ４０により下部ソケット３９に装着され
る。
【００１７】このような構成により、バンプの位置，チ
ップの大きさ等が異なる種々の半導体チップのバーンイ
ンテストを実施する際であっても、ボード３８上の内部
パッド３５のみ前記バンプと対応するように整列して形
成することにより、どのような形態の半導体チップに対
してもバーンインテストが可能である。
ップの大きさ等が異なる種々の半導体チップのバーンイ
ンテストを実施する際であっても、ボード３８上の内部
パッド３５のみ前記バンプと対応するように整列して形
成することにより、どのような形態の半導体チップに対
してもバーンインテストが可能である。
【００１８】
【発明の効果】従って、本発明に係るバーンインソケッ
トによれば、バンプの位置，チップのは大きさ等が異な
る多種類の半導体チップをバーンインテストできる。ま
た、バーンインテストの際、伸縮性があるシートに半導
体チップのボンディングパッドが接続されるので電気的
に安定された接続を成すことができ、半導体チップの表
面損傷を防止して正確なバーンインテストを実施できる
利点がある。また、何度にもわたって一つのバーンイン
ソケットでバーンインテストを実施できる。
トによれば、バンプの位置，チップのは大きさ等が異な
る多種類の半導体チップをバーンインテストできる。ま
た、バーンインテストの際、伸縮性があるシートに半導
体チップのボンディングパッドが接続されるので電気的
に安定された接続を成すことができ、半導体チップの表
面損傷を防止して正確なバーンインテストを実施できる
利点がある。また、何度にもわたって一つのバーンイン
ソケットでバーンインテストを実施できる。
【図１】本発明に係るバーンインソケットの断面図であ
る。
る。
【図２】図２（ａ），図２（ｂ）は本発明に係るバーン
インソケットに装備されるシートなどの斜視図及び断面
図である。
インソケットに装備されるシートなどの斜視図及び断面
図である。
【図３】図１に示した要部の分解図である。
【図４】従来の半導体パッケージ用のバーンインソケッ
トの斜視図である。
トの斜視図である。
【図５】従来の半導体チップ用のバーンインソケットの
断面図である。
断面図である。
３１ バンプ ３３ シート ３４ 支持台 ３５ 内部パッド ３７ 接触パッド ３８ ボード ３６ 入出力端子 ３９ 下部ソケット ４１ ばね ４４ 上部ソケット
Claims (5)
- 【請求項１】 バーンインテストを実施する半導体チッ
プのバンプが表面に搭載され、上下方向へのみ電気的に
導通されるよう異方性の導電物質で形成されたシート
と、前記半導体チップを支持して整列せしめるよう固定
手段により前記シートに固定される支持部と、前記支持
部により整列された半導体チップが固定された前記シー
トが上部に搭載され、前記シートを通って半導体チップ
と電気的に接続される内部パッドと、この内部パッドを
入出力端子と接続させるための接触パッドが備えられる
ボードと、前記シート及びボードが装着され、外部との
接続のための入出力端子が備えられる下部ソケットと、
前記シートに搭載された半導体チップの後面に所定の圧
力を加える加圧手段が下部表面に装着され、前記下部ソ
ケット上に装着されて前記半導体チップを外部と遮断さ
せる上部ソケットとを備えることを特徴とするバーンイ
ンソケット。 - 【請求項２】 前記シートが、上下に電気的に接続せし
めるよう導電粒子などを含む絶縁膜より形成されること
を特徴とする請求項１記載のバーンインソケット。 - 【請求項３】 前記シートが、上下へ電気的に接続せし
めるよう絶縁膜を一定間隔で貫通して形成された異方性
導電ゴムで形成されることを特徴とする請求項１記載の
バーンインソケット。 - 【請求項４】 前記固定手段が、ねじとねじ溝とから成
る請求項１記載のバーンインソケット。 - 【請求項５】 前記加圧手段がばねである請求項１記載
のバーンインソケット。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-3581 | 1992-03-04 | ||
| KR1019920003581A KR940009571B1 (ko) | 1992-03-04 | 1992-03-04 | 번인소켓 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0611541A true JPH0611541A (ja) | 1994-01-21 |
Family
ID=19329965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5014643A Pending JPH0611541A (ja) | 1992-03-04 | 1993-02-01 | バーンインソケット |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0611541A (ja) |
| KR (1) | KR940009571B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964246A (ja) * | 1995-08-30 | 1997-03-07 | Nec Corp | 半導体チップ評価用ソケット |
| US5665523A (en) * | 1994-03-29 | 1997-09-09 | Nitto Denko Corporation | Heat-resistant negative photoresist composition, photosensitive substrate, and process for forming negative pattern |
| US6942493B2 (en) | 2001-11-13 | 2005-09-13 | Unitechno Inc. | Connector structure for connecting electronic parts |
| KR20150022553A (ko) * | 2013-08-23 | 2015-03-04 | 세메스 주식회사 | 테스트 보드의 소켓 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01296178A (ja) * | 1988-05-25 | 1989-11-29 | Sumitomo Electric Ind Ltd | 集積回路測定装置 |
| JPH02301979A (ja) * | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体素子用ソケット |
-
1992
- 1992-03-04 KR KR1019920003581A patent/KR940009571B1/ko not_active IP Right Cessation
-
1993
- 1993-02-01 JP JP5014643A patent/JPH0611541A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01296178A (ja) * | 1988-05-25 | 1989-11-29 | Sumitomo Electric Ind Ltd | 集積回路測定装置 |
| JPH02301979A (ja) * | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体素子用ソケット |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5665523A (en) * | 1994-03-29 | 1997-09-09 | Nitto Denko Corporation | Heat-resistant negative photoresist composition, photosensitive substrate, and process for forming negative pattern |
| JPH0964246A (ja) * | 1995-08-30 | 1997-03-07 | Nec Corp | 半導体チップ評価用ソケット |
| US6942493B2 (en) | 2001-11-13 | 2005-09-13 | Unitechno Inc. | Connector structure for connecting electronic parts |
| KR20150022553A (ko) * | 2013-08-23 | 2015-03-04 | 세메스 주식회사 | 테스트 보드의 소켓 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009571B1 (ko) | 1994-10-15 |
| KR930020612A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705933A (en) | Resuable carrier for burn-in/testing on non packaged die | |
| US5468157A (en) | Non-destructive interconnect system for semiconductor devices | |
| KR200334763Y1 (ko) | 베어 ｉｃ 칩 시험용 시스템 및 이러한 칩을 위한 소켓 | |
| US5530376A (en) | Reusable carrier for burn-in/testing of non packaged die | |
| US20030032322A1 (en) | Semiconductor device-socket | |
| JP2000292485A (ja) | Ｂｇａパッケージの電気的検査のためのソケット及びこれを用いた検査方法 | |
| JPH10185947A (ja) | プローブ・アダプタ | |
| US5977784A (en) | Method of performing an operation on an integrated circuit | |
| US5559445A (en) | Adapter for testing integrated circuits | |
| US6232791B1 (en) | Testing Board | |
| KR19980086450A (ko) | 다이를 검사하기 위한 방법 및 장치 | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| JPH0611541A (ja) | バーンインソケット | |
| JPH09320720A (ja) | 接続装置 | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| JP2600745Y2 (ja) | 集積回路の検査装置用治具 | |
| JPH0712890A (ja) | 半導体集積回路試験用ソケット | |
| JPH03102848A (ja) | 半導体装置のエージング方法 | |
| JPH09161926A (ja) | 半導体チップ用ソケット | |
| KR20060040822A (ko) | 프로브 카드를 가지는 테스트용 소켓 | |
| JP2917553B2 (ja) | 半導体装置のエージング方法 | |
| JP2851778B2 (ja) | ソケット装置 | |
| JPH11340588A (ja) | フレキシブルプリント基板 | |
| JP2000133398A (ja) | ソケット | |
| TW455689B (en) | Test method for an integrated circuit device |