JP3972076B2 - テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置 - Google Patents

テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置 Download PDF

Info

Publication number
JP3972076B2
JP3972076B2 JP2006521030A JP2006521030A JP3972076B2 JP 3972076 B2 JP3972076 B2 JP 3972076B2 JP 2006521030 A JP2006521030 A JP 2006521030A JP 2006521030 A JP2006521030 A JP 2006521030A JP 3972076 B2 JP3972076 B2 JP 3972076B2
Authority
JP
Japan
Prior art keywords
under measurement
voltage
transistors
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006521030A
Other languages
English (en)
Other versions
JPWO2007004289A1 (ja
Inventor
成利 須川
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Application granted granted Critical
Publication of JP3972076B2 publication Critical patent/JP3972076B2/ja
Publication of JPWO2007004289A1 publication Critical patent/JPWO2007004289A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体回路等の複数の電子デバイスが形成されるウェハ、当該ウェハの電気的特性を測定する測定装置、当該ウェハの電気的特性のバラツキに応じて、電子デバイスを選別するデバイス製造方法、及び当該電気的特性のバラツキを表示する表示装置に関する。特に、本発明は、ＴＥＧ（Test Element Group）等のテスト用回路を設けたウェハに関する。
近年、半導体素子の物理寸法の微細化が著しい。また、素子の微細化に伴い、素子の特性に影響を与える欠陥寸法も減少している。これらの半導体素子及び欠陥の微細化により、素子の特性のバラツキが増大しており、回路製造時の課題となっている。例えば、ＭＯＳトランジスタの閾値電圧、電流電圧特性等のバラツキの大きさが、回路全体の信頼性、及び回路製造時の歩留まりに大きく寄与している。
また、上述した統計的なバラツキに加え、１万〜１００万個に数個程度の割合で発生する、ビット不良、スポット不良等の局所的な不良も、回路の信頼性、歩留まりを支配する要因であり、回路製造時の課題となっている。
デバイスの信頼性、製造時の歩留まりを向上させる方法として、素子の特性のバラツキに応じた回路の設計を行うことが考えられる。つまり、当該バラツキを許容する設計を行うことにより、デバイスの信頼性、歩留まりを向上させることができる。
従来、素子のバラツキを測定する方法として、複数の半導体回路を形成するウェハに複数のＴＥＧを設け、各ＴＥＧに含まれる複数の単体素子の特性を評価する方法が知られている。即ち、ＴＥＧに含まれる単体素子を、回路の実動作時に使用される素子と同様のプロセスにより形成し、ＴＥＧに含まれる単体素子の特性のバラツキに基づいて、実動作素子の特性のバラツキを推定している。
関連する特許文献等は、現在認識していないため、その記載を省略する。
しかし、従来のＴＥＧは、ＴＥＧに含まれる同一プロセス、同一デバイスサイズの単体素子が、ウェハ内に数十個程度しか設けられておらず、多数の素子の特性を測定することができず、特性のバラツキを精度よく評価することができなかった。このため、従来のデバイスの設計においては、バラツキの許容度を過剰に考慮した設計（ワーストケース設計）を行う必要がある。その結果、素子の面積効率が悪化し、回路の製造コストが増大するという問題が生じている。また、微細化が進む近年の半導体素子においては、このようなワーストケース設計では、回路を設計することができない場合がある。
また、従来のＴＥＧは、実動作回路において局所的に発生する不良原因を特定できない。このため、局所的に発生する不良の特定は、全製造工程を行った後の実動作回路を評価して特定する必要があり、多大なコスト、時間を必要としていた。
このため本発明は、上述した課題を解決することのできるウェハ、測定装置、デバイス製造方法、及び表示装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために本発明の第１の形態においては、ゲート電圧が印加される複数の電子デバイス及びテスト用回路が形成されるウェハであって、テスト用回路は、電気的に並列に設けられた複数の被測定トランジスタと、それぞれの被測定トランジスタを順次選択する選択部と、選択部が順次選択した被測定トランジスタのソース電圧を、アナログの出力電圧として順次出力する出力部とを有するウェハを提供する。
テスト用回路は、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソースドレイン間電流を規定する複数の電流源と、複数の被測定トランジスタと対応して設けられ、予め定められたゲート電圧を、それぞれ対応する被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部とを更に備え、出力部は、選択部が順次選択した被測定トランジスタのソース電圧を順次出力してよい。
複数の被測定トランジスタは、ウェハの面内において直交する行方向及び列方向に沿って、それぞれが電気的に並列に設けられ、選択部は、行方向における被測定トランジスタの位置を選択する行方向選択部と、列方向における被測定トランジスタの位置を選択する列方向選択部とを有してよい。
行方向選択部及び列方向選択部は、与えられる選択信号を、被測定トランジスタの位置を示す位置信号に変換するデコーダ又はシフトレジスタ等の回路をそれぞれ有してよい。テスト用回路は、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソース電圧を、ドレイン端子に受け取る複数の列方向選択トランジスタと、被測定トランジスタが設けられる行方向の位置毎に設けられ、それぞれの行方向の位置に設けられた列方向選択トランジスタのソース電圧を特性測定部に供給するか否かを選択する複数の行方向選択トランジスタとを更に備え、列方向選択部は、列方向の位置毎に、複数の列方向選択トランジスタを順次オン状態に制御し、行方向選択部は、複数の行方向選択トランジスタを順次オン状態に制御してよい。
電流源は、行方向において略同一の位置に設けられる複数の被測定トランジスタに対して共通に設けられてよい。複数の被測定トランジスタは、行方向における位置毎に予め定められたプロセスルール、デバイスサイズで形成されてよい。
テスト用回路のそれぞれのゲート電圧制御部は、被測定トランジスタのゲート端子と接続されるＰＮ接合を有するスイッチ用トランジスタを有し、スイッチ用トランジスタは、被測定トランジスタをオン状態とするゲート電圧と、被測定トランジスタをオフ状態とするゲート電圧とを、被測定トランジスタに順次印加してよい。
テスト用回路は、半導体回路間の境界に設けられてよい。複数の半導体回路と対応してテスト用回路を複数備え、それぞれのテスト用回路は、対応する半導体回路の内部に設けられてよい。また、複数のテスト用回路のみをウェハ内に設けてもよい。
本発明の第２の形態においては、上述した第１の形態のウェハにおける電気的特性を測定する測定装置であって、それぞれのゲート電圧制御部に、対応する被測定トランジスタをオン状態に制御するゲート電圧を、対応する被測定トランジスタのゲート端子に印加させるゲート制御部と、それぞれの被測定トランジスタのゲート電圧、及び出力部が出力するそれぞれのソース電圧に基づいて、それぞれの被測定トランジスタの閾値電圧を算出する特性測定部とを備える測定装置を提供する。
測定装置は、それぞれの電流源に、略同一のソースドレイン間電流を生成させる電流制御部を更に備え、特性測定部は、それぞれの被測定トランジスタの閾値電圧のバラツキを算出してよい。
測定装置は、それぞれの電流源が生成するソースドレイン間電流を順次変化させる電流制御部を更に備え、特性測定部は、それぞれの被測定トランジスタに対して、電流制御部が順次変化させるソースドレイン間電流毎にソース電圧を測定し、それぞれの被測定トランジスタの電流電圧特性を算出してよい。
本発明の第３の形態においては、第１の形態に関するウェハにおける電気的特性を測定する測定装置であって、それぞれのスイッチ用トランジスタに、対応する被測定トランジスタをオン状態とするゲート電圧と、被測定トランジスタをオフ状態とするゲート電圧とを、被測定トランジスタに順次印加させるゲート制御部と、それぞれの被測定トランジスタに対して、オン状態時のソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後のソース電圧とを測定し、ソース電圧の変化に基づいて、ＰＮ接合におけるリーク電流を算出する特性測定部とを備える測定装置を提供する。
本発明の第４の形態においては、複数の電子デバイス及びテスト用回路が形成されるウェハであって、テスト用回路は、電気的に並列に設けられた複数の被測定トランジスタと、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのゲート端子に所定のゲート電圧を印加する複数のゲート電圧制御部と、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソース端子及びドレイン端子に電圧を印加し、被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する複数の電圧印加部と、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソース端子及びドレイン端子から出力されるゲートリーク電流を積分する積分容量と、それぞれの被測定トランジスタを順次選択する選択部と、選択部が順次選択する被測定トランジスタに対応する積分容量の電圧を順次出力する出力部とを有するウェハを提供する。
テスト用回路は、それぞれの被測定トランジスタのゲート絶縁膜に電気的ストレスを印加するストレス印加部と、ストレス印加部が電気的ストレスを印加した後に、被測定トランジスタのソース端子及びドレイン端子と、積分容量とを電気的に接続するスイッチ部と
を更に有してよい。
電圧印加部は、被測定トランジスタのソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧が与えられ、ソース端子がスイッチ部を介して被測定トランジスタのソース端子及びドレイン端子に接続され、ドレイン端子が積分容量に接続されるＮＭＯＳトランジスタと、ＮＭＯＳトランジスタと並列に設けられ、被測定トランジスタのソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧が与えられ、ドレイン端子がスイッチ部を介して被測定トランジスタのソース端子及びドレイン端子に接続され、ソース端子が積分容量に接続されるＰＭＯＳトランジスタとを有してよい。
スイッチ部は、被測定トランジスタのソース端子及びドレイン端子をストレス印加部に接続するか否かを切り替える第１のスイッチと、被測定トランジスタのソース端子及びドレイン端子を積分容量に接続するか否かを切り替える第２のスイッチとを有してよい。
本発明の第５の形態においては、第４の形態のウェハの特性を測定する測定装置であって、ゲート電圧制御部に、被測定トランジスタのゲート端子に所定のゲート電圧を印加させ、電圧印加部に、被測定トランジスタのゲート絶縁膜に印加される電界を略一定に制御させる制御部と、所定の期間における、出力部が出力する電圧の変化量に基づいて、それぞれの被測定トランジスタのゲートリーク電流を算出する特性測定部とを備える測定装置を提供する。
制御部は、ゲート電圧制御部に、略０Ｖのゲート電圧と、正又は負の電圧値のゲート電圧とを順次被測定トランジスタに印加させ、特性測定部は、選択部が選択した被測定トランジスタに略０Ｖのゲート電圧が印加した状態で、所定の期間における出力部が出力する電圧の変化量に基づいて、バックグラウンド電流の第１の電流値を算出し、当該被測定トランジスタに正又は負の電圧値のゲート電圧が印加した状態で、所定の期間における出力部が出力する電圧の変化量に基づいて、バックグラウンド電流とゲートリーク電流との和の第２の電流値を算出し、第１の電流値と第２の電流値との差分に基づいて、当該被測定トランジスタのゲートリーク電流の電流値を算出してよい。
本発明の第６の形態においては、ウェハ上に複数の電子デバイスを形成するデバイス製造方法であって、ウェハ上に複数の電子デバイスを形成するステップと、ウェハ上に複数のテスト用回路を形成するステップと、複数のテスト用回路の電気的特性を測定するステップと、複数のテスト用回路が設けられた位置と、それぞれのテスト用回路の電気的特性とに基づいて、それぞれの電子デバイスの良否を判定するステップとを備えるデバイス製造方法を提供する。
テスト用回路を形成するステップは、電気的に並列に設けられた複数の被測定トランジスタを、それぞれのテスト用回路について形成するステップと、それぞれの被測定トランジスタを順次選択する選択部を、それぞれのテスト用回路について形成するステップと、選択部が順次選択した被測定トランジスタのソース電圧を順次出力する出力部を、それぞれのテスト用回路について形成するステップとを有してよい。
テスト用回路を形成するステップは、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソースドレイン間電流を規定する複数の電流源を、それぞれのテスト用回路について形成するステップと、複数の被測定トランジスタと対応して設けられ、予め定められたゲート電圧を、それぞれ対応する被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部を、それぞれのテスト用回路について形成するステップとを更に有してよい。
電気的特性を測定するステップは、それぞれのテスト用回路について、選択部が順次選択した被測定トランジスタのソース電圧を出力部に順次出力させるステップと、それぞれのテスト用回路について、それぞれのゲート電圧制御部に、対応する被測定トランジスタをオン状態に制御するゲート電圧を、対応する被測定トランジスタのゲート端子に印加させるステップと、それぞれのテスト用回路について、それぞれの被測定トランジスタのゲート電圧、及び出力部が出力するそれぞれのソース電圧に基づいて、それぞれの被測定トランジスタの閾値電圧を算出するステップとを有してよい。
テスト用回路を形成するステップは、電気的に並列に設けられた複数の被測定トランジスタを、それぞれのテスト用回路について形成するステップと、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのゲート端子に所定のゲート電圧を印加する複数のゲート電圧制御部を、それぞれのテスト用回路に形成するステップと、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソース端子及びドレイン端子に電圧を印加し、被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する複数の電圧印加部を、それぞれのテスト用回路について形成するステップと、複数の被測定トランジスタと対応して設けられ、対応する被測定トランジスタのソース端子及びドレイン端子から出力されるゲートリーク電流を積分する複数の積分容量を、それぞれのテスト用回路について形成するステップと、それぞれの被測定トランジスタを順次選択する選択部を、それぞれのテスト用回路について形成するステップと、選択部が順次選択する被測定トランジスタに対応する積分容量の電圧を順次出力する出力部を、それぞれのテスト用回路について形成するステップとを有してよい。
電気的特性を測定するステップは、それぞれのテスト用回路について、ゲート電圧制御部に、被測定トランジスタのゲート端子に所定のゲート電圧を印加させ、電圧印加部に、被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御させるステップと、それぞれのテスト用回路について、所定の期間における、出力部が出力する電圧の変化量に基づいて、それぞれの被測定トランジスタのゲートリーク電流を算出するステップとを有してよい。
本発明の第７の形態においては、ウェハに設けられた複数の被測定トランジスタの閾値電圧のバラツキを表示する表示装置であって、それぞれの被測定トランジスタの閾値電圧を測定する測定装置と、測定装置が測定した被測定トランジスタの閾値電圧と、ウェハの面内におけるそれぞれの被測定トランジスタの位置とを対応づけて格納する格納部と、ウェハの面内と対応する表示面に、それぞれの被測定トランジスタの位置と対応する座標に、それぞれの被測定トランジスタの閾値電圧の電圧値に応じた特性情報を表示する表示部とを備える表示装置を提供する。
表示部は、それぞれの被測定トランジスタと対応する表示面の座標に、それぞれの閾値電圧の電圧値に応じた明度を有する特性情報を表示してよい。表示部は、それぞれの被測定トランジスタと対応する表示面の座標に、それぞれのリーク電流の電流値に応じた色相を有する特性情報を表示してよい。
本発明の第８の形態においては、ウェハに設けられた複数の被測定トランジスタのリーク電流のバラツキを表示する表示装置であって、それぞれの被測定トランジスタのリーク電流を測定する測定装置と、測定部が測定した被測定トランジスタのリーク電流と、ウェハの面内におけるそれぞれの被測定トランジスタの位置とを対応づけて格納する格納部と、ウェハの面内と対応する表示面に、それぞれの被測定トランジスタの位置と対応する座標に、それぞれの被測定トランジスタのリーク電流の電流値に応じた特性情報を表示する表示部とを備える表示装置を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明によれば、ウェハ面内に設けられた多数の被測定トランジスタにおける閾値電圧、電流電圧特性、リーク電流のバラツキを、高精度かつ短時間に測定することができる。また、ウェハ面内における特性のバラツキの分布を表示し、欠陥箇所の特定と原因の解析を容易に行うことができる。
本発明の実施形態に係る測定装置１００の構成を示す図である。 ウェハ５００の表面の一例を示す図である。 テスト用回路３００の回路レイアウトの一例を示す図である。 領域３３０における回路構成の一例を示す図である。 それぞれの被測定トランジスタ３１４の閾値電圧を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。 被測定トランジスタ３１４の閾値電圧のバラツキの一例を示す図である。 表示装置１８の表示部が表示する閾値電圧のバラツキを示す図である。 それぞれの被測定トランジスタ３１４の電流電圧特性を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。 それぞれのセル３１０のＰＮ接合リーク電流を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。 ゲートリーク電流測定領域３７０に配置される一つのセル３１０の回路構成の一例を示す図である。 被測定トランジスタ３７２のゲートリーク電流を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。 ゲートリーク電流測定領域３７０における回路構成の他の例を示す図である。図 表示装置１８の表示部が表示するゲートリーク電流のバラツキを示す図である。 ウェハ５００上に複数の電子デバイス５１０を形成するデバイス製造方法の一例を示すフローチャートである。
符号の説明
１０・・・テストヘッド、１２・・・ＡＤＣ、１４・・・制御部、１６・・・特性測定部、１８・・・表示装置、１００・・・測定装置、３００・・・テスト用回路、３０２・・・行方向選択部、３０４・・・列方向選択部、３０６・・・行方向選択トランジスタ、３１０・・・セル、３１２・・・スイッチ用トランジスタ、３１４・・・被測定トランジスタ、３１６・・・列方向トランジスタ、３１８・・・電流源、３２０・・・出力部、３３０・・・領域、３７０・・・ゲートリーク電流測定領域、３７１・・・ゲート電圧制御部、３７２・・・被測定トランジスタ、３７４・・・第１のスイッチ、３７６・・・第２のスイッチ、３７８、３８０・・・リセット用トランジスタ、３８２・・・電圧印加部、３８４・・・ＮＭＯＳトランジスタ、３８６・・・ＰＭＯＳトランジスタ、３８８・・・積分容量、３９０・・・出力用トランジスタ、３９２・・・列方向トランジスタ、３９４・・・ストレス印加部、３９５、３９７・・・トランジスタ、３９６・・・列方向選択トランジスタ、５００・・・ウェハ、５１０・・・電子デバイス
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る測定装置１００の構成を示す図である。測定装置１００は、複数の電子デバイスが形成されるウェハ５００の電気的特性を測定する装置であって、テストヘッド１０、ＡＤＣ１２、制御部１４、特性測定部１６、及び表示装置１８を備える。
テストヘッド１０は、ウェハ５００に設けられるテスト用回路と電気的に接続され、当該テスト用回路と信号の授受を行う。制御部１４は、テストヘッド１０を介して、ウェハ５００のテスト用回路を制御する。ＡＤＣ１２は、テストヘッド１０を介して、ウェハ５００のテスト用回路が出力する信号を、デジタルデータに変換する。
特性測定部１６は、ＡＤＣ１２が出力するデジタルデータに基づいて、ウェハ５００のテスト用回路の電気的特性を測定する。例えば、特性測定部１６は、当該テスト用回路に含まれるそれぞれの被試験トランジスタの閾値電圧、電流電圧特性、リーク電流等を測定する。
表示装置１８は、各被試験トランジスタの電気的特性を表示する。例えば、表示装置１８は、各被試験トランジスタの閾値電圧の電圧値に応じた特性情報を、表示装置１８の表示面において各被試験トランジスタに対応する座標に表示する。
図２は、ウェハ５００の表面の一例を示す図である。ウェハ５００の表面には、複数の電子デバイス５１０と、テスト用回路３００が形成される。電子デバイス５１０は、実動作デバイスとして出荷されるべきデバイスである。テスト用回路３００は、電子デバイス５１０毎に、電子デバイス５１０の内部に設けられてよい。また他の例では、ウェハ５００の表面に、複数のテスト用回路３００のみを形成してもよい。また更なる他の例では、図２に示すように、各電子デバイス５１０の境界毎に設けられていてもよい。
図３は、テスト用回路３００の回路レイアウトの一例を示す図である。テスト用回路３００は、同一又は複数のプロセスルール、デバイスサイズで形成した複数の被測定トランジスタが設けられる領域３３０と、ゲートリーク電流測定領域３７０を有する。領域３３０に複数のプロセスルールやデバイスサイズの被測定トランジスタを設ける場合には、領域３３０は水平方向に複数に分割され、分割領域毎に異なるプロセスルールやデバイスサイズで被測定トランジスタが形成される。
図４は、領域３３０における回路構成の一例を示す図である。領域３３０において、テスト用回路３００は、行方向選択部３０２、列方向選択部３０４、複数の行方向選択トランジスタ（３０６−１、３０６−２、以下３０６と総称する）、複数の電流源（３１８−１、３１８−２、以下３１８と総称する）、出力部３２０、及び複数のセル（３１０−１〜３１０−４、以下３１０と総称する）を有する。行方向選択トランジスタ３０６及び電流源３１８は、行方向に沿って設けられるセル３１０群毎に設けられる。
複数のセル３１０は、ウェハ５００の面内において行列のマトリックスをなす行方向及び列方向に沿って、それぞれが並列に設けられる。本例においては、行方向及び列方向に２つずつのセル３１０を設けた回路を示すが、行方向及び列方向に更に多数のセル３１０を設けることができる。また、複数のセル３１０は、図３において説明した複数の分割領域に渡って設けられる。例えば、各分割領域は、行方向に１２８列、列方向に５１２行のセル３１０を有する。この場合、セル３１０に含まれる素子のプロセスルールやデバイスサイズは、分割領域毎に異なる。
各セル３１０は、被測定トランジスタ３１４、スイッチ用トランジスタ３１２、及び列方向選択トランジスタ３１６を有する。各セル３１０のトランジスタは、電子デバイス５１０が有する実動作トランジスタと同一のプロセスにより形成されるＭＯＳトランジスタであってよい。
各セル３１０の被測定トランジスタ３１４は、互いに電気的に並列に設けられる。それぞれの被測定トランジスタ３１４のドレイン端子には、予め定められた電圧ＶＤＤが与えられる。被測定トランジスタ３１４のウェル電圧を与える端子は図示していないが、ウェル電圧端子は接地電位に接続してよく、またウェル電圧をトランジスタ毎に独立に制御できるようにして、被測定トランジスタ３１４のウェル電圧端子とドレイン端子とを接続してもよい。また、被測定トランジスタ３１４は、ＮＭＯＳトランジスタ又はＰＭＯＳトランジスタのいずれであってもよい。図４に示す電圧ＶＤＤ、電圧ＶＧ、電圧φｊ、電圧ＶＲＥＦは、図１に示した制御部１４がテスト用回路３００に供給してよい。
各セル３１０のスイッチ用トランジスタ３１２は、各セルの被測定トランジスタ３１４と対応して設けられ、予め定められたゲート電圧を、それぞれ対応する被測定トランジスタ３１４のゲート端子に印加するゲート電圧制御部として機能する。本例において、スイッチ用トランジスタ３１２のソース端子には予め定められた電圧ＶＧが与えられ、ゲート端子にはスイッチ用トランジスタ３１２の動作を制御する電圧φｊが与えられ、ソース端子は被測定トランジスタ３１４のゲート端子に接続される。つまり、スイッチ用トランジスタ３１２は、電圧φｊによってオン状態に制御された場合、電圧ＶＧと略等しい電圧を被測定トランジスタ３１４のゲート端子に印加し、オフ状態に制御された場合、初期電圧が略ＶＧの浮遊状態の電圧を被測定トランジスタ３１４のゲート端子に印加する。
図４では、電圧φｊを全セル３１０一括に印加する例を示したが、他の例においては、ＰＮ接合リーク電流測定時のリーク時間を全セル同一にするために、電圧φｊを列方向選択部３０４から、行方向に並ぶセル３１０毎にパルス信号として順次印加してもよい。
各セル３１０の列方向選択トランジスタ３１６は、各セルの被測定トランジスタと対応して設けられる。本例においてそれぞれの列方向選択トランジスタ３１６のソース端子は、被測定トランジスタ３１４のドレイン端子に接続される。また、列方向選択トランジスタ３１６のドレイン端子は、対応する行方向選択トランジスタ３０６のドレイン端子に接続される。つまり、それぞれの行方向選択トランジスタ３０６のドレイン端子は、対応する複数の列方向選択トランジスタ３１６のドレイン端子と接続される。
列方向選択部３０４は、列方向に沿って設けられる複数のセル３１０群（本例においては、セル群（３１０−１、３１０−２）及びセル群（３１０−３、３１０−４））を順次選択する。また、行方向選択部３０２は、行方向に沿って設けられる複数のセル３１０群（本例においては、セル群（３１０−１、３１０−３）及びセル群（３１０−２、３１０−４））を順次選択する。このような構成により、列方向選択部３０４及び行方向選択部３０２は、各セル３１０を順次選択する。
本例において、列方向選択部３０４は、制御部１４から与えられる選択信号に応じた列方向の位置毎に、各列方向のセル群に設けられた列方向選択トランジスタ３１６を順次オン状態に制御する。また、行方向選択部３０２は、制御部１４から与えられる選択信号に応じた行方向の位置毎に、各行方向のセル群に対応して設けられた行方向選択トランジスタ３０６を順次オン状態に制御する。制御部１４は、各セル３１０を順次選択する選択信号を、列方向選択部３０４及び行方向選択部３０２に供給する。また、行方向選択部３０２及び列方向選択部３０４は、与えられる選択信号を、選択すべきセル３１０の位置を示す位置信号に変換するデコーダやシフトレジスタ等の回路であってよい。ここで、位置信号とは、選択信号に応じて選択すべきセル３１０に対応する行方向選択トランジスタ３０６及び列方向選択トランジスタ３１６をオン状態に制御する信号である。
このような構成により、各セル３１０に設けられた被測定トランジスタ３１４を順次選択する。そして、順次選択された被測定トランジスタ３１４のソース電圧が出力部３２０に順次与えられる。出力部３２０は、与えられるソース電圧をテストヘッド１０に順次出力する。出力部３２０は、例えばボルテージフォロワバッファである。測定装置１００は、それぞれの被測定トランジスタ３１４のソース電圧に基づいて、被測定トランジスタ３１４の閾値電圧、電流電圧特性、低周波雑音、ＰＮ接合リーク電流等の電気的特性を測定する。
また、各電流源３１８は、予め定められた電圧ＶＲＥＦをゲート端子に受け取るＭＯＳトランジスタである。各電流源３１８のソース端子は、対応する複数の列方向選択トランジスタ３１６のドレイン端子に接続される。つまり、各電流源３１８は、行方向において略同一の位置に設けられる複数の被測定トランジスタ３１４に対して共通に設けられ、対応する被測定トランジスタ３１４に流れるソースドレイン間電流を規定する。
図３に示した回路構成によれば、それぞれのテスト用回路３００において、複数の被測定トランジスタ３１４を電気的に順次選択し、選択した被測定トランジスタ３１４のソース電圧を順次出力することができるので、それぞれの被測定トランジスタ３１４のソース電圧を短時間に高速に測定することができる。このため、多数の被測定トランジスタ３１４をウェハ５００に設けた場合であっても、短時間で全ての被測定トランジスタ３１４について測定することができる。本例においては、ウェハ５００の面内に、１万〜１０００万個程度の被測定トランジスタ３１４を設けてよい。多数の被測定トランジスタ３１４について測定を行うことにより、被測定トランジスタ３１４の特性のバラツキを精度よく算出することができる。
図５は、それぞれの被測定トランジスタ３１４の閾値電圧を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。まず、制御部１４は、テスト用回路３００に、図４において説明した電圧ＶＤＤ、電圧ＶＧ、電圧φｊ、電圧ＶＲＥＦを供給する（Ｓ４４０）。このとき、制御部１４は、一定の電圧ＶＲＥＦを各電流源３１８に供給し、各電流源３１８に同一の定電流を生成させる電流制御部として機能する。また、制御部１４は、被測定トランジスタ３１４をオン状態に制御するゲート電圧ＶＧを供給し、それぞれのスイッチ用トランジスタ３１２をオン状態に制御する電圧φｊを供給する。このような制御により、制御部１４は、それぞれの被測定トランジスタ３１４のゲート端子に、当該被測定トランジスタ３１４をオン状態に制御するゲート電圧が印加させるゲート制御部として機能する。
次に、制御部１４は、閾値電圧を測定するべき被測定トランジスタ３１４を選択する選択信号を、行方向選択部３０２及び列方向選択部３０４に供給する（Ｓ４４２）。そして、ＡＤＣ１２は、出力部３２０の出力電圧を測定する（Ｓ４４４）。ＡＤＣ１２は、当該出力電圧を測定した旨を、制御部１４に通知してよい。制御部１４は、当該通知を受けた場合に、次の被測定トランジスタ３１４を選択してよい。
次に、特性測定部１６は、当該被測定トランジスタ３１４に印加されるゲート電圧ＶＧ、及び出力部３２０の出力電圧に基づいて、それぞれの被測定トランジスタ３１４の閾値電圧を算出する（Ｓ４４６）。被測定トランジスタ３１４の閾値電圧は、例えばゲート電圧ＶＧと出力電圧との差分、即ち被測定トランジスタ３１４におけるゲートソース間電圧を算出することにより得ることができる。
次に、制御部１４は、全ての被測定トランジスタ３１４について閾値電圧を測定したか否かを判定し（Ｓ４４８）、まだ測定していない被測定トランジスタ３１４がある場合には、次の被測定トランジスタ３１４を選択し、Ｓ４４４及びＳ４４６の処理を繰り返す。全ての被測定トランジスタ３１４について閾値電圧を測定した場合、特性測定部１６は、閾値電圧のバラツキを算出する（Ｓ４５０）。そして、表示装置１８は、特性測定部１６が算出した閾値電圧のバラツキを表示する（Ｓ４５２）。
このような動作により、複数の被測定トランジスタ３１４の閾値電圧のバラツキを効率よく測定することができる。また、プロセスルール毎に、被測定トランジスタ３１４の閾値電圧のバラツキを測定することができる。また、ウェハ５００に設けられた複数のテスト用回路３００に対して測定を行うことにより、ウェハ５００の表面における閾値電圧のバラツキの分布を測定することができる。
図６は、被測定トランジスタ３１４の閾値電圧のバラツキの一例を示す図である。図６において、横軸は閾値電圧を示し、縦軸は各閾値電圧が現れる頻度を示す。また、図６においては、閾値電圧の分布を、被測定トランジスタ３１４のデバイスサイズ毎に示す。デバイスサイズが異なる被測定トランジスタ３１４は、ゲート長等が異なるため、閾電圧は変化する。このため、各デバイスサイズについての閾値電圧の分布は、ピーク値がそれぞれ異なる。
図６に示すように、測定装置１００によれば、各デバイスサイズで形成した被測定トランジスタ３１４の閾値電圧のバラツキを精度よく測定することができるので、各デバイスサイズで実動作回路を設計する場合に、設計マージンを低減することができる。このため、実動作回路の面積効率を向上させ、設計コストを低減することができる。
また、実動作回路であるそれぞれの電子デバイス５１０の内部にテスト用回路３００を設けた場合、テスト用回路３００に含まれる被測定トランジスタ３１４の特性のバラツキを測定することにより、電子デバイス５１０に含まれる実動作トランジスタの特性のバラツキを推定することができる。このため、被測定トランジスタ３１４の特性のバラツキに基づいて、電子デバイス５１０の良否を効率よく判定することができる。
図７は、表示装置１８の表示部が表示する閾値電圧のバラツキを示す図である。表示装置１８は、測定装置１００が測定したそれぞれの被測定トランジスタ３１４の閾値電圧と、ウェハ５００の面内におけるそれぞれの被測定トランジスタ３１４の位置とを対応づけて格納する格納部と、閾値電圧のバラツキを表示する表示部とを有する。格納部は、特性測定部１６から閾値電圧を受け取り、制御部１４から当該閾値電圧に対応する被測定トランジスタ３１４の位置情報を受け取ってよい。制御部１４は、テスト用回路３００に与える選択信号を、被測定トランジスタ３１４の位置情報として格納部に与えてよい。
図７に示すように、表示部は、図３において説明した領域３３０を表示する。また、表示部は、ウェハ５００の面内と対応する表示面において、それぞれの被測定トランジスタ３１４の位置と対応する座標に、それぞれの被測定トランジスタ３１４の閾値電圧の電圧値に応じた特性情報を表示する。
ここで、特性情報は、それぞれの被測定トランジスタ３１４と対応する表示面の座標に、それぞれの閾値電圧の電圧値に応じた明度を有するドットを表示するものであってよい。また、特性情報は、それぞれの被測定トランジスタ３１４と対応する表示面の座標に、それぞれの閾値電圧の電圧値に応じた色相を有するドットを表示するものであってもよい。
このように、被測定トランジスタ３１４の閾値電圧のバラツキを、それぞれの被測定トランジスタ３１４の位置に応じて表示することにより、回路上における閾値電圧のバラツキの分布を可視化することができる。これにより、行欠陥や点欠陥等を容易に発見することができる。
図８は、それぞれの被測定トランジスタ３１４の電流電圧特性を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。まず、制御部１４は、テスト用回路３００に、図４において説明した電圧ＶＤＤ、電圧ＶＧ、電圧φｊ、電圧ＶＲＥＦを供給する（Ｓ４００）。このとき、制御部１４は、一定の電圧ＶＲＥＦを各電流源３１８に供給し、各電流源３１８に同一の定電流を生成させる。また、制御部１４は、被測定トランジスタ３１４をオン状態に制御するゲート電圧ＶＧを供給し、それぞれのスイッチ用トランジスタ３１２をオン状態に制御する電圧φｊを供給する。
次に、制御部１４は、電流電圧特性を測定するべき被測定トランジスタ３１４を選択する選択信号を、行方向選択部３０２及び列方向選択部３０４に供給する（Ｓ４０２）。そして、制御部１４は、所定の範囲内において、所定の分解能でＶＲＥＦを変化させる（Ｓ４０６〜Ｓ４０８）。このとき、ＡＤＣ１２は、それぞれのＶＲＥＦ毎に、出力部３２０の出力電圧を測定する（Ｓ４０４）。つまり、測定装置１００は、電流源３１８が生成するソースドレイン間電流を順次変化させ、ソースドレイン間電流毎に、被測定トランジスタ３１４のソース電圧を測定する。これにより、被測定トランジスタ３１４の電流電圧特性を測定することができる。
そして、全ての被測定トランジスタ３１４について、電流電圧特性を測定したか否かを判定する（Ｓ４１０）。測定していない被測定トランジスタ３１４が有る場合、Ｓ４００〜Ｓ４１０の処理を繰り返す。このとき、Ｓ４０２において次の被測定トランジスタ３１４を選択する。
全ての被測定トランジスタ３１４について、電流電圧特性を測定した場合、特性測定部１６は、電流電圧特性のバラツキを算出する（Ｓ４１２）。例えば、特性測定部１６は、各電流電圧特性の相互コンダクタンスｇｍを算出し、当該相互コンダクタンスｇｍのバラツキを算出する。また、サブスレッショルド領域の電流電圧特性から、傾きスイングやシリコンゲート絶縁膜界面準位密度を算出し、バラツキを算出する。そして、表示装置１８は、特性測定部１６が算出した特性のバラツキを表示する（Ｓ４１４）。表示装置１８の動作は、図７において説明した場合と同様である。図７においては、閾値電圧の電圧値に応じた特性情報を表示したが、本例における表示装置１８は、電流電圧特性の相互コンダクタンスｇｍ等に応じた特性情報を表示する。このような動作により、電流電圧特性のバラツキを容易に把握することができる。
図９は、それぞれのセル３１０のＰＮ接合リーク電流を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。それぞれのスイッチ用トランジスタ３１２は、対応する被測定トランジスタ３１４のゲート端子と接続されるＰＮ接合を有する。本例においては、当該ＰＮ接合におけるリーク電流を測定する。
まず、制御部１４は、テスト用回路３００に、図４において説明した電圧ＶＤＤ、電圧ＶＧ、電圧φｊ、電圧ＶＲＥＦを供給する（Ｓ４６０）。このとき、制御部１４は、一定の電圧ＶＲＥＦを各電流源３１８に供給し、各電流源３１８に同一の定電流を生成させる。また、制御部１４は、被測定トランジスタ３１４をオン状態に制御するゲート電圧ＶＧを供給し、それぞれのスイッチ用トランジスタ３１２をオン状態に制御する電圧φｊを供給する。また、列方向選択部３０４から行方向に並ぶセル３１０毎にパルス信号を順次供給することで、全セルのリーク電流測定時間を同一にすることができる。
次に、制御部１４は、ＰＮリーク電流を測定するべき被測定トランジスタ３１４を選択する選択信号を、行方向選択部３０２及び列方向選択部３０４に供給する（Ｓ４６２）。そして、制御部１４は、選択した被測定トランジスタ３１４に対応するスイッチ用トランジスタ３１２をオフ状態に制御する（Ｓ４６４）。つまり、制御部１４は、それぞれのスイッチ用トランジスタ３１２に、対応する被測定トランジスタ３１４をオン状態とするゲート電圧と、被測定トランジスタ３１４をオフ状態とするゲート電圧とを、被測定トランジスタ３１４に順次印加させる。
次に、特性測定部１６は、当該被測定トランジスタ３１４に対して、オン状態時のソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後のソース電圧とを測定する（Ｓ４６６）。本例では、特性測定部１６は、当該所定時間における出力部３２０の出力電圧の変化を測定する。
次に、特性測定部１６は、ソース電圧の変化に基づいて、ＰＮ接合におけるリーク電流を算出する（Ｓ４６８）。スイッチ用トランジスタ３１２がオン状態のとき、被測定トランジスタ３１４のゲート容量には、ゲート電圧に応じた電荷が蓄積されている。そして、スイッチ用トランジスタ３１２がオフ状態に切り替わったとき、ゲート容量の電荷は、ＰＮ接合におけるリーク電流により放電される。このため、ＰＮ接合リーク電流の大きさは、所定時間における被測定トランジスタ３１４のソース電圧の変化量により定まる。
次に、全ての被測定トランジスタ３１４について、ＰＮ接合リーク電流を測定したか否かを判定する（Ｓ４７０）。測定していない被測定トランジスタ３１４が有る場合、Ｓ４６２〜Ｓ４７０の処理を繰り返す。このとき、Ｓ４６２において次の被測定トランジスタ３１４を選択する。
全ての被測定トランジスタ３１４について、ＰＮ接合リーク電流を測定した場合、特性測定部１６は、ＰＮ接合リーク電流のバラツキを算出する（Ｓ４７２）。そして、表示装置１８は、特性測定部１６が算出した特性のバラツキを表示する（Ｓ４７４）。表示装置１８の動作は、図７において説明した場合と同様である。図７においては、閾値電圧の電圧値に応じた特性情報を表示したが、本例における表示装置１８は、ＰＮ接合リーク電流の電流値に応じた特性情報を表示する。このような動作により、ＰＮ接合リーク電流のバラツキを容易に把握することができる。
図１０は、ゲートリーク電流測定領域３７０に配置される一つのセル３１０の回路構成の一例を示す図である。本例における回路は、被測定トランジスタ３７２に電気的ストレスを印加し、被測定トランジスタ３７２のゲート絶縁膜に一定の電界を印加した状態における、被測定トランジスタ３７２のゲートリーク電流により、積分容量３８８を充放電する。そして、測定装置１００は、所定の時間における積分容量３８８の電圧値の変化に基づいて、それぞれの被測定トランジスタ３７２のゲートリーク電流を算出する。
ゲートリーク電流測定領域３７０の回路構成は、領域３３０の回路構成に対し、各セル３１０の構成が異なる。図１０においては、ゲートリーク電流測定領域３７０における各セル３１０の構成を示し、行方向選択部３０２、列方向選択部３０４、複数の行方向選択トランジスタ（３０６−１、３０６−２、以下３０６と総称する）、複数の電流源（３１８−１、３１８−２、以下３１８と総称する）、及び出力部３２０については、図４と同様であるため省略する。
各セル３１０は、ストレス印加部３９４、被測定トランジスタ３７２、ゲート電圧制御部３７１、第１のスイッチ３７４、第２のスイッチ３７６、電圧印加部３８２、積分容量３８８、列方向選択トランジスタ３９２、リセット用トランジスタ３７８、３８０、及び出力用トランジスタ３９０を有する。
ストレス印加部３９４は、第１のスイッチ３７４を介して、被測定トランジスタ３７２のゲート絶縁膜に電気的ストレスを印加する。例えば、被測定トランジスタ３７２をＦＬＡＳＨメモリの記憶セルとして見た場合に、ストレス印加部３９４は、被測定トランジスタ３７２に対してデータの書き込み、データの消去を行わせるための電圧を印加する。
ストレス印加部３９４がストレスを印加する場合、第１のスイッチ３７４は、被測定トランジスタ３７２のソース端子及びドレイン端子をストレス印加部３９４にそれぞれ接続し、第２のスイッチ３７６は、オフ状態となる。このような制御により、被測定トランジスタ３７２の各端子に所望の電圧を印加し、ストレスを印加することができる。
本例において、ストレス印加部３９４は以下の４種のストレスを、被測定トランジスタ３１４に対して独立に、又は順次に印加する。
（１）ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ） Ｇａｔｅ ｉｎｊｅｃｔｉｏｎ
（２）ＦＮ Ｓｕｂｓｔｒａｔｅ ｉｎｊｅｃｔｉｏｎ
（３）Ｈｏｔ Ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ
（４）Ｓｏｕｒｃｅ Ｅｒａｓｅ
上記の（１）〜（４）は、被測定トランジスタ３７２にデータを書き込み、又は被測定トランジスタ３７２のデータを消去することにより、被測定トランジスタ３７２にストレスを印加する手法である。ここで、ストレス印加部３９４は、実動作時において、被測定トランジスタ３７２にデータを書き込み、又は被測定トランジスタ３７２のデータを消去する場合に印加するべき電圧を、被測定トランジスタ３７２の各端子に印加してよく、または実動作時に印加するべき電圧より大きい電圧を、被測定トランジスタ３７２の各端子に印加してもよい。
また、各セル３１０には、制御部１４から、リセット信号φＲＥＳ、制御電圧ＶＲＮ、ＶＲＰ、ＶＲ１、ＶＲ２、ＶＤＤ、及びゲート電圧ＶＧが与えられる。ゲート電圧制御部３７１は、制御部１４から与えられる所定のゲート電圧ＶＧを、被測定トランジスタ３７２のゲート端子に印加する。
第２のスイッチ３７６は、被測定トランジスタのソース端子及びドレイン端子を、電圧印加部３８２を介して積分容量に接続するか否かを切り替える。電圧印加部３８２は、被測定トランジスタ３７２のソース端子及びドレイン端子に対して、第２のスイッチ３７６を介して一定の電圧を印加する。第２のスイッチ３７６がオン状態の場合、電圧印加部３８２が生成する電圧が、被測定トランジスタ３７２のソース端子及びドレイン端子に印加される。つまり、電圧印加部３８２は、一定の電圧を被測定トランジスタ３７２のソース端子及びドレイン端子に印加することにより、被測定トランジスタ３７２のゲート絶縁膜に印加される電界を略一定に制御する。
電圧印加部３８２は、ＮＭＯＳトランジスタ３８４及びＰＭＯＳトランジスタ３８６を有する。ＮＭＯＳトランジスタ３８４は、被測定トランジスタ３７２のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧ＶＲＮが与えられ、ソース端子が第２のスイッチ３７６を介して被測定トランジスタ３７２のソース端子及びドレイン端子に接続され、ドレイン端子が積分容量３８８に接続される。また、ＰＭＯＳトランジスタ３８６は、ＮＭＯＳトランジスタ３８４と並列に設けられ、被測定トランジスタ３７２のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧ＶＲＰが与えられ、ドレイン端子が第２のスイッチ３７６を介して被測定トランジスタ３７２のソース端子及びドレイン端子に接続され、ソース端子が積分容量３８８に接続される。ＮＭＯＳトランジスタ３８４及びＰＭＯＳトランジスタ３８６は、積分容量３８８にゲートリーク電流が積分されて電位が変化しても、被測定トランジスタ３７２のゲート・ソース又はゲート・ドレイン間に印加される電圧を略一定に保つ働きをする。
このような構成により、被測定トランジスタ３７２がＰ型又はＮ型のいずれであっても、被測定トランジスタ３７２のゲート絶縁膜に一定の電界を印加することができ、また被測定トランジスタ３７２のゲートリーク電流により積分容量３８８を充放電させることができる。
積分容量３８８は、被測定トランジスタ３７２のソース端子及びドレイン端子から出力されるゲートリーク電流により充放電される。つまり、積分容量３８８は、当該ゲートリーク電流を積分し、電圧値に変換する。また、リセット用トランジスタ３７８、３８０は、ゲート端子にリセット信号φＲＥＳを受け取った場合に、積分容量３８８における電圧値を所定の電圧ＶＲ１に初期化する。
出力用トランジスタ３９０は、ゲート端子に積分容量３８８における電圧を受け取り、当該電圧に応じたソース電圧を出力する。列方向選択トランジスタ３９２は、列方向選択部（ＶＳＲ）３０４からの信号に応じて、出力用トランジスタ３９０のソース電圧を、行方向選択トランジスタ３０６に出力する。
図１１は、被測定トランジスタ３７２のゲートリーク電流を測定する場合の、測定装置１００の動作の一例を示すフローチャートである。それぞれの被測定トランジスタ３７２のゲートリーク電流を測定する前に、まず制御部１４は、各セル３１０の被測定トランジスタ３７２に、電気的ストレスを印加する。
このとき、制御部１４は、第１のスイッチ３７４をオン状態に制御し、第２のスイッチ３７６をオフ状態に制御する。そして、制御部１４は、各セル３１０のストレス印加部３９４を制御し、被測定トランジスタ３７２にストレスを印加させる。また、制御部１４は、図１０において説明した（１）〜（４）のストレスを独立に、又は順次に被測定トランジスタ３７２に印加させてよい。また、制御部１４は、各セル３１０の被測定トランジスタ３７２に対して、略同時にストレスを印加する。
以上の動作を行った後、制御部１４は、それぞれの被測定トランジスタ３７２を順次選択肢、選択した被測定トランジスタ３７２のゲートリーク電流を測定するが、被測定トランジスタ３７２の選択動作は、図５及び図８において説明した選択動作と同一であるため、その説明を省略する。本例においては、一つの被測定トランジスタ３７２のゲートリーク電流を測定する動作について説明する。
まず、制御部１４は、第１のスイッチ３７４をオフ状態に制御し、第２のスイッチ３７６をオン状態に制御する。そして、制御部１４は、被測定トランジスタ３７２のゲート端子に、略０Ｖのゲート電圧を印加する（Ｓ４１６）。このとき、被測定トランジスタ３７２にゲートリーク電流は生じない。
次に、制御部１４は、積分容量３８８の電圧を、所定の初期電圧値に設定する。このとき、制御部１４は、リセット用トランジスタ３８０を制御して、積分容量３８８に初期電圧ＶＲ１を設定する。当該設定は、リセット用トランジスタ３７８、３８０をオン状態に制御するリセット信号φＲＥＳを供給することにより行う。
次に、特性測定部１６は、積分容量３８８の電圧を初期電圧値に設定してから、所定の時間における、積分容量３８８の電圧値の変化を読み出す（Ｓ４１８）。このとき、制御部１４は、行方向選択部３０２及び列方向選択部３０４に、当該セル３１０を選択させる。また、特性測定部１６は、出力部３２０が出力する電圧を、積分容量３８８の電圧として受け取る。
次に、特性測定部１６は、当該所定の期間における、出力部３２０が出力する電圧の変化量に基づいて、セル３１０のバックグラウンド電流の電流値（第１の電流値）を算出する（Ｓ４２０）。このとき、被測定トランジスタ３７２には、ゲートリーク電流が生じていないので、積分容量３８８は、バックグラウンド電流により充放電される。このため、所定の期間における積分容量３８８の電圧変化に基づいて、バックグラウンド電流を測定することができる。
次に、制御部１４は、被測定トランジスタ３７２のゲート端子に、正又は負のゲート電圧を印加する（Ｓ４２２）。このとき、電圧ＶＲＮ、ＶＲＰを制御し、被測定トランジスタ３７２のゲート・ソース又はゲート・ドレイン間に印加される電圧を、略一定に保つ。このとき、被測定トランジスタ３７２には、ゲート電圧に応じたゲートリーク電流が生じる。
次に、制御部１４は、積分容量３８８の電圧を、所定の初期電圧値に設定する。そして、特性測定部１６は、積分容量３８８の電圧を初期電圧値に設定してから、前述した所定の期間における、積分容量３８８の電圧値の変化を読み出す（Ｓ４２４）。
次に、特性測定部１６は、当該所定の期間における、積分容量３８８の電圧値の変化量に基づいて、バックグラウンド電流とゲートリーク電流との和を示す第２の電流値を算出する（Ｓ４２６）。このとき、積分容量３８８は、バックグラウンド電流とゲートリーク電流との和の電流により充放電される。このため、所定の期間における積分容量３８８の電圧変化に基づいて、バックグラウンド電流とゲートリーク電流との和の電流を測定することができる。
次に、特性測定部１６は、算出した第２の電流値から、第１の電流値を減算することにより、ゲートリーク電流の電流値を算出する（Ｓ４２８）。このような制御により、バックグラウンド電流の影響を排除して、被測定トランジスタ３７２のゲートリーク電流を精度よく測定することができる。また、ゲートーリーク電流を積分して測定するため、微小なゲートリーク電流を測定することができる。
図１２は、ゲートリーク電流測定領域３７０における回路構成の他の例を示す図である。図１２においても、図１０と同様に、ゲートリーク電流測定領域３７０における各セル３１０の構成を示す。各セル３１０には、制御部１４から、電圧ＶＤＤ、ＶＳＥ、ＶＧ、信号φＳＥ、φＳ、φＤ、φＨＥが与えられ、列方向選択部（ＶＳＲ）３０４から選択信号を変換した位置信号が与えられる。
各セル３１０は、被測定トランジスタ３７２、ストレス印加部３９４、及び列方向選択トランジスタ３９６を有する。ストレス印加部３９４には、電圧ＶＳＥ、ＶＤＤが与えられ、信号φＳＥ、φＳ、φＤ、φＨＥが与えられる。ストレス印加部３９４は、被測定トランジスタ３７２のソース端子及びドレイン端子に接続され、与えられる信号に応じて、被測定トランジスタ３７２のソース端子及びドレイン端子に電圧を印加する。
本例において、ストレス印加部３９４は、被測定トランジスタ３７２のソース端子に接続されるソース側ストレス印加部３９４−１と、被測定トランジスタ３７２のドレイン端子側に接続されるドレイン側ストレス印加部３９４−２とを有する。
ソース側ストレス印加部３９４−１は、電圧ＶＳＥが与えられるバスラインと、接地電位との間に直列に設けられた２つのトランジスタ（３９５−１、３９５−２）を有する。また、２つのトランジスタ（３９５−１、３９５−２）を接続するソースドレイン接続点が、被測定トランジスタ３７２のソース端子に接続される。また、バスライン側のトランジスタ３９５−１のゲート端子には、信号φＳＥが与えられる。また、接地電位側のトランジスタ３９５−２のゲート端子には、信号φＳが与えられる。
ドレイン側ストレス印加部３９４−２は、電圧ＶＤＤが与えられるバスラインと、接地電位との間に直列に設けられた２つのトランジスタ（３９７−１、３９７−２）を有する。また、２つのトランジスタ（３９７−１、３９７−２）を接続するソースドレイン接続点が、被測定トランジスタ３７２のドレイン端子に接続される。また、バスライン側のトランジスタ３９７−１のゲート端子には、信号φＨＥが与えられる。また、接地電位側のトランジスタ３９７−２のゲート端子には、信号φＤが与えられる。
制御部１４は、信号φＳＥ、信号φＳ、信号φＤ、信号φＨＥを、ストレス因果部３９４に印加する。ストレス印加部３９４は、与えられる信号に応じて、図１０において説明した（１）〜（４）のストレスを、被測定トランジスタ３７２に印加する。例えば、（４）Ｓｏｕｒｃｅ Ｅｒａｓｅのストレスを被測定トランジスタ３７２に印加する場合、制御部１４は、Ｈレベルを示す信号φＳを、ストレス印加部３９４に供給する。
また、制御部１４は、（２）ＦＮ Ｓｕｂｓｔｒａｔｅ ｉｎｊｅｃｔｉｏｎのストレスを印加する場合、Ｈレベルを示す信号φＳＥを供給してよい。また、制御部１４は、（３）Ｈｏｔ Ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎのストレスを印加する場合、Ｈレベルを示す信号φＨＥを供給してよい。また、制御部１４は、（１）ＦＮ Ｇａｔｅ ｉｎｊｅｃｔｉｏｎのストレスを印加する場合、Ｈレベルとなる信号φＤを印加してよい。
このように、制御部１４が、印加するべきストレスに応じて信号φＳＥ、信号φＳ、信号φＤ、信号φＨＥを制御することにより、被測定トランジスタ３７２のソース端子及びドレイン端子に、印加するべきストレスに応じた電圧をそれぞれ印加することができる。
測定装置１００は、ストレス印加部３９４に上述したストレスを順次印加させた後に、被測定トランジスタ３７２のゲートリーク電流を測定する。このとき、被測定トランジスタ３７２のゲート端子には、所定のゲート電圧ＶＧが印加される。そして、列方向選択部３０４は、列方向選択トランジスタ３９６をオン状態に制御する。
列方向選択トランジスタ３９６は、被測定トランジスタ３７２のソース端子に接続され、ソース電流を通過させるか否かを切り替えるトランジスタと、ドレイン端子に接続され、ドレイン電流を通過させるか否かを切り替えるトランジスタとを有する。このような構成により、被測定トランジスタ３７２がＰ型又はＮ型のいずれであっても、ゲートリーク電流を通過させることができる。
また、各セル３１０が図１２に示した構成を有する場合、出力部３２０にはゲートリーク電流が与えられる。本例において、出力部３２０は、電流値を出力する機能を有する。また、特性測定部１６は、出力部３２０が出力した電流値に基づいて、被測定トランジスタ３７２のゲートリーク電流特性を検出する。このような構成によっても、それぞれの被測定トランジスタ３７２のゲートリーク電流を測定し、ゲートリーク電流のバラツキを算出することができる。
図１３は、表示装置１８の表示部が表示するゲートリーク電流のバラツキを示す図である。表示装置１８は、測定装置１００が測定したそれぞれの被測定トランジスタ３７２のゲートリーク電流と、ウェハ５００の面内におけるそれぞれの被測定トランジスタ３７２の位置とを対応づけて格納する格納部と、ゲートリーク電流のバラツキを表示する表示部とを有する。格納部は、特性測定部１６からゲートリーク電流を受け取り、制御部１４から当該ゲートリーク電流に対応する被測定トランジスタ３７２の位置情報を受け取ってよい。制御部１４は、テスト用回路３００に与える選択信号を、被測定トランジスタ３７２の位置情報として格納部に与えてよい。
図１３に示すように、表示部は、図３において説明したウェハ５００に設けられるそれぞれのテスト用回路３００のゲートリーク電流測定領域３７０を表示する。本例において、それぞれのテスト用回路３００は、それぞれの電子デバイス５１０の内部に設けられる。表示部は、ウェハ５００の面内と対応する表示面において、それぞれのゲートリーク電流測定領域３７０の位置と対応する座標に、それぞれのゲートリーク電流測定領域３７０を表示する。また、表示部は、それぞれの被測定トランジスタ３７２の位置と対応する座標に、それぞれの被測定トランジスタ３７２のゲートリーク電流の電流値に応じた特性情報を表示する。
ここで、特性情報は、それぞれの被測定トランジスタ３７２と対応する表示面の座標に、それぞれのゲートリーク電流の電流値に応じた明度を有するドットを表示するものであってよい。また、特性情報は、それぞれの被測定トランジスタ３７２と対応する表示面の座標に、それぞれのゲートリーク電流の電流値に応じた色相を有するドットを表示するものであってもよい。
このように、被測定トランジスタ３７２の閾値電圧のバラツキを、それぞれの被測定トランジスタ３７２の位置に応じて表示することにより、回路上におけるゲートリーク電流のバラツキの分布を可視化することができる。また、ウェハ５００の面内におけるゲートリーク電流のバラツキを表示することにより、不良デバイスの抽出、バラツキ要因の解析等を容易にすることができる。
例えば、図１３において、Ａで示すように、被測定トランジスタ３７２のゲートリーク電流が、ゲートリーク電流測定領域３７０の全体にわたって大きい場合、当該ゲートリーク電流測定領域３７０が設けられた電子デバイス５１０の全体が不良であると推定することができる。また、図１３においてＢで示すように、複数のゲートリーク電流測定領域３７０にわたって、所定の形状に沿ってゲートリーク電流が大きい領域と小さい領域とがあらわれる場合、ウェハ５００に素子を形成する洗浄工程等において、洗浄処理の不均一性が生じていることが推定できる。
図１４は、ウェハ５００上に複数の電子デバイス５１０を形成するデバイス製造方法の一例を示すフローチャートである。まず、ウェハ５００上に、複数の電子デバイス５１０を形成する（Ｓ６００）。また、ウェハ５００上に、複数のテスト用回路３００を形成する（Ｓ６０２）。Ｓ６００及びＳ６０２においては、同一のプロセスで電子デバイス５１０とテスト用回路３００を形成する。また、テスト用回路３００は、それぞれの電子デバイス５１０の内部に形成される。
また、Ｓ６０２では、図４、１０、又は１２において説明したテスト用回路３００を形成する。例えば、図４において説明したテスト用回路３００を形成する場合、Ｓ６０２は、それぞれのテスト用回路３００に対して、複数の被測定トランジスタ３１４、選択部（３０２、３０４）、及び出力部３２０等の図４に示した各素子を形成するステップを有する。
そして、テスト用回路３００の電気的特性を測定する（Ｓ６０４）。Ｓ６０４では、図５、８、９、又は１１において説明したように、それぞれのテスト用回路３００に設けられる被測定トランジスタの閾値電圧、電流電圧特性、ＰＮ接合リーク電流、ゲートリーク電流等のバラツキを測定する。そして、各テスト用回路３００における上述した特性のバラツキに基づいて、対応する電子デバイス５１０の良否を判定する。
このような方法により、電子デバイス５１０の実動作素子を動作させずに、電子デバイス５１０の良否を判定することができる。また、図１３において説明したように、ウェハ５００上における各素子の特性のバラツキを、各素子の位置に応じて表示することにより、不良の解析を容易に行うことができる。また、当該解析結果を、電子デバイス５１０の設計にフィードバックすることができる。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、ウェハ面内に設けられた多数の被測定トランジスタにおける閾値電圧、電流電圧特性、リーク電流のバラツキを、高精度かつ短時間に測定することができる。また、ウェハ面内における特性のバラツキの分布を表示し、欠陥箇所の特定と原因の解析を容易に行うことができる。

Claims (43)

  1. 電気的に並列に設けられ、ゲート電圧が印加される複数の被測定トランジスタと、
    それぞれの被測定トランジスタを順次選択する選択部と、
    前記選択部が順次選択した前記被測定トランジスタのソース電圧を、アナログの出力電圧として順次出力する出力部と
    を有するテスト用回路。
  2. それぞれの前記被測定トランジスタは、ソースドレイン間電流が所定の電流値に規定され、ドレイン電圧が所定の電圧値に規定され、ゲート電圧に応じたソース電圧を出力する
    請求項１に記載のテスト用回路。
  3. 前記テスト用回路は、実動作デバイスと同一のウェハに形成され、
    それぞれの前記被測定トランジスタは、前記実動作デバイスが有する実動作トランジスタと同一のプロセスにより形成される
    請求項１に記載のテスト用回路。
  4. 前記複数の被測定トランジスタと対応して設けられ、それぞれの前記被測定トランジスタのソースドレイン間電流を同一に規定する複数の電流源と、
    前記複数の被測定トランジスタと対応して設けられ、外部の測定装置により規定される同一のゲート電圧を、それぞれ対応する前記被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部と
    を更に備え、
    前記複数のトランジスタには、同一のドレイン電圧が与えられる
    請求項１に記載のテスト用回路。
  5. 前記出力部は、前記選択部が順次選択した前記被測定トランジスタのソース電圧を、アナログの出力電圧として外部の測定装置に順次出力するボルテージフォロワバッファである
    請求項１に記載のテスト用回路。
  6. さらに複数の被測定トランジスタが各列に電気的に並列に設けられて、前記被測定トランジスタが行列のマトリクスを構成し、
    前記選択部は、
    行方向における前記被測定トランジスタの位置を選択する行方向選択部と、
    列方向における前記被測定トランジスタの位置を選択する列方向選択部と
    を有する
    請求項４に記載のテスト用回路。
  7. 前記行方向選択部及び前記列方向選択部は、与えられる選択信号を、前記被測定トランジスタの位置を示す位置信号に変換する回路をそれぞれ有する
    請求項６に記載のテスト用回路。
  8. 前記テスト用回路は、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタの前記ソース電圧を、ドレイン端子に受け取る複数の列方向選択トランジスタと、
    前記被測定トランジスタが設けられる前記行方向の位置毎に設けられ、それぞれの前記行方向の位置に設けられた前記列方向選択トランジスタのソース電圧を前記出力部に供給するか否かを選択する複数の行方向選択トランジスタと
    を更に備え、
    前記列方向選択部は、前記列方向の位置毎に、複数の前記列方向選択トランジスタを順次オン状態に制御し、
    前記行方向選択部は、前記複数の行方向選択トランジスタを順次オン状態に制御する
    請求項６に記載のテスト用回路。
  9. 前記電流源は、前記列方向に設けられる複数の前記被測定トランジスタに対して共通に設けられる
    請求項６に記載のテスト用回路。
  10. 前記複数の被測定トランジスタは、前記行方向における位置毎に予め定められたプロセスルール又はデバイスサイズで形成される
    請求項６に記載のテスト用回路。
  11. 前記テスト用回路のそれぞれの前記ゲート電圧制御部は、前記被測定トランジスタのゲート端子と接続されるＰＮ接合を有するスイッチ用トランジスタを有し、
    前記スイッチ用トランジスタは、前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに印加する
    請求項４に記載のテスト用回路。
  12. 電気的に並列に設けられた複数の被測定トランジスタと、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのゲート端子に所定のゲート電圧を印加する複数のゲート電圧制御部と、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソース端子及びドレイン端子に電圧を印加し、前記被測定トランジスタのゲート絶縁膜に印加される電圧を一定に制御する複数の電圧印加部と、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタの前記ソース端子及び前記ドレイン端子から出力されるゲートリーク電流を積分する積分容量と、
    それぞれの前記被測定トランジスタを順次選択する選択部と、
    前記選択部が順次選択する前記被測定トランジスタに対応する前記積分容量の電圧を順次出力する出力部と
    を有するテスト用回路。
  13. 前記テスト用回路は、
    それぞれの前記被測定トランジスタの前記ゲート絶縁膜に電気的ストレスを印加するストレス印加部と、
    前記ストレス印加部が前記電気的ストレスを印加した後に、前記被測定トランジスタの前記ソース端子及び前記ドレイン端子と、前記積分容量とを電気的に接続するスイッチ部と
    を更に有する請求項１２に記載のテスト用回路。
  14. 前記電圧印加部は、
    前記被測定トランジスタの前記ソース端子及び前記ドレイン端子に印加するべき電圧に応じたゲート電圧が与えられ、ソース端子が前記スイッチ部を介して前記被測定トランジスタのソース端子及びドレイン端子に接続され、ドレイン端子が前記積分容量に接続されるＮＭＯＳトランジスタと、
    前記ＮＭＯＳトランジスタと並列に設けられ、前記被測定トランジスタの前記ソース端子及び前記ドレイン端子に印加するべき電圧に応じたゲート電圧が与えられ、ドレイン端子が前記スイッチ部を介して前記被測定トランジスタのソース端子及びドレイン端子に接続され、ソース端子が前記積分容量に接続されるＰＭＯＳトランジスタと
    を有する請求項１３に記載のテスト用回路。
  15. 前記スイッチ部は、
    前記被測定トランジスタのソース端子及びドレイン端子を前記ストレス印加部に接続するか否かを切り替える第１のスイッチと、
    前記被測定トランジスタのソース端子及びドレイン端子を前記積分容量に接続するか否かを切り替える第２のスイッチと
    を有する請求項１３に記載のテスト用回路。
  16. 請求項１から１５のいずれか一項に記載の前記テスト用回路を、それぞれの実動作デバイスの境界に設けたウェハ。
  17. 複数の実動作デバイスに対応して請求項１から１５のいずれか一項に記載のテスト用回路を複数備え、
    それぞれの前記テスト用回路は、対応する前記実動作デバイスの内部に設けられるウェハ。
  18. 電気的に並列に設けられた複数の被測定トランジスタと、それぞれの前記被測定トランジスタを順次選択する選択部と、前記選択部が順次選択した前記被測定トランジスタのソース電圧を順次出力する出力部と、前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソースドレイン間電流を規定する複数の電流源とを備えるテスト用回路における、電気的特性を測定する測定装置であって、
    それぞれの前記被測定トランジスタをオン状態に制御するゲート電圧を、対応する前記被測定トランジスタのゲート端子に印加するゲート制御部と、
    それぞれの前記被測定トランジスタの前記ゲート電圧、及び前記出力部が出力するそれぞれの前記ソース電圧に基づいて、それぞれの前記被測定トランジスタの閾値電圧を算出する特性測定部と
    を備える測定装置。
  19. 前記テスト用回路は、前記複数の被測定トランジスタと対応して設けられ、予め定められたゲート電圧を、それぞれ対応する前記被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部を更に備え、
    前記ゲート制御部は、それぞれの前記ゲート電圧制御部に、対応する前記被測定トランジスタをオン状態に制御する前記ゲート電圧を、対応する前記被測定トランジスタのゲート端子に印加させる
    請求項１８に記載の測定装置。
  20. それぞれの前記電流源に、同一の前記ソースドレイン間電流を生成させる電流制御部を更に備え、
    前記特性測定部は、それぞれの前記被測定トランジスタの前記閾値電圧のバラツキを算出する請求項１８に記載の測定装置。
  21. それぞれの前記電流源が生成する前記ソースドレイン間電流を順次変化させる電流制御部を更に備え、
    前記特性測定部は、それぞれの前記被測定トランジスタに対して、前記電流制御部が順次変化させる前記ソースドレイン間電流毎に前記ソース電圧を測定し、それぞれの前記被測定トランジスタの電流電圧特性を算出する
    請求項１８に記載の測定装置。
  22. 電気的に並列に設けられた複数の被測定トランジスタと、それぞれの前記被測定トランジスタを順次選択する選択部と、前記選択部が順次選択した前記被測定トランジスタのソース電圧を順次出力する出力部と、前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソースドレイン間電流を規定する複数の電流源と、前記複数の被測定トランジスタと対応して設けられ、予め定められたゲート電圧を、それぞれ対応する前記被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部とを備え、それぞれの前記ゲート電圧制御部は、前記被測定トランジスタのゲート端子と接続されるＰＮ接合を有するスイッチ用トランジスタを有し、前記スイッチ用トランジスタは、前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに印加するテスト用回路における、電気的特性を測定する測定装置であって、
    それぞれの前記スイッチ用トランジスタに、対応する前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに順次印加させるゲート制御部と、
    それぞれの前記被測定トランジスタに対して、オン状態時の前記ソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後の前記ソース電圧とを測定し、前記ソース電圧の変化に基づいて、前記ＰＮ接合におけるリーク電流を算出する特性測定部と
    を備える測定装置。
  23. 請求項１２に記載の前記テスト用回路の特性を測定する測定装置であって、
    前記ゲート電圧制御部に、前記被測定トランジスタのゲート端子に所定のゲート電圧を印加させ、前記電圧印加部に、前記被測定トランジスタのゲート絶縁膜に印加される電界を一定に制御させる制御部と、
    所定の期間における、前記出力部が出力する電圧の変化量に基づいて、それぞれの前記被測定トランジスタのゲートリーク電流を算出する特性測定部と
    を備える測定装置。
  24. 前記制御部は、前記ゲート電圧制御部に、０Ｖの前記ゲート電圧と、正又は負の電圧値の前記ゲート電圧とを順次前記被測定トランジスタに印加させ、
    前記特性測定部は、
    前記選択部が選択した前記被測定トランジスタに０Ｖの前記ゲート電圧が印加した状態で、所定の期間における前記出力部が出力する電圧の変化量に基づいて、バックグラウンド電流の第１の電流値を算出し、
    当該被測定トランジスタに正又は負の電圧値の前記ゲート電圧が印加した状態で、所定の期間における前記出力部が出力する電圧の変化量に基づいて、前記バックグラウンド電流と前記ゲートリーク電流との和の第２の電流値を算出し、
    前記第１の電流値と前記第２の電流値との差分に基づいて、当該被測定トランジスタの前記ゲートリーク電流の電流値を算出する
    請求項２３に記載の測定装置。
  25. ウェハ上に複数の電子デバイスを形成するステップと、
    前記ウェハ上に複数のテスト用回路を形成するステップと、
    前記複数のテスト用回路の電気的特性を測定するステップと、
    前記複数のテスト用回路が設けられた位置と、それぞれの前記テスト用回路の前記電気的特性とに基づいて、それぞれの前記電子デバイスの良否を判定するステップと
    を備え、
    前記テスト用回路を形成するステップは、
    電気的に並列に設けられ、外部の測定装置によりゲート電圧値が設定される複数の被測定トランジスタを、それぞれの前記テスト用回路について形成するステップと、
    それぞれの被測定トランジスタを順次選択する選択部を、それぞれの前記テスト用回路について形成するステップと、
    前記選択部が順次選択した前記被測定トランジスタのソース電圧を、アナログ電圧として外部の測定装置に順次出力する出力部を、それぞれの前記テスト用回路について形成するステップと、
    前記複数の被測定トランジスタと対応して設けられ、予め定められたゲート電圧を、それぞれ対応する前記被測定トランジスタのゲート端子に印加する複数のゲート電圧制御部を、それぞれの前記テスト用回路について形成するステップと
    を有し、
    前記電気的特性を測定するステップは、
    それぞれの前記テスト用回路について、前記選択部が順次選択した前記被測定トランジスタのソース電圧を前記出力部に順次出力させるステップと、
    それぞれの前記テスト用回路について、それぞれの前記被測定トランジスタの前記ゲート電圧、及び前記出力部が出力するそれぞれの前記ソース電圧に基づいて、それぞれの前記被測定トランジスタの閾値電圧を算出するステップと
    を有するテスト用回路製造方法。
  26. 前記テスト用回路を形成するステップは、前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソースドレイン間電流を規定する複数の電流源を、それぞれの前記テスト用回路について形成するステップを更に有する
    請求項２５に記載のテスト用回路製造方法。
  27. 前記電気的特性を測定するステップは、それぞれの前記テスト用回路に ついて、それぞれの前記ゲート電圧制御部に、対応する前記被測定トランジスタをオン状態に制御する前記ゲート電圧を、対応する前記被測定トランジスタのゲート端子に印加させるステップを更に有する
    請求項２６に記載のテスト用回路製造方法。
  28. 前記電気的特性を測定するステップは、
    それぞれの前記電流源に、同一の前記ソースドレイン間電流を生成させるステップと、
    それぞれの前記被測定トランジスタの前記閾値電圧のバラツキを算出するステップと
    を更に有する請求項２７に記載のテスト用回路製造方法。
  29. 前記電気的特性を測定するステップは、
    それぞれの前記電流源が生成する前記ソースドレイン間電流を順次変化させるステップと、
    それぞれの前記被測定トランジスタに対して、順次変化させる前記ソースドレイン間電流毎に前記ソース電圧を測定し、それぞれの前記被測定トランジスタの電流電圧特性を算出するステップと
    を更に有する請求項２７に記載のテスト用回路製造方法。
  30. ウェハ上に前記複数の電子デバイスを形成するステップと、
    前記ウェハ上に複数のテスト用回路を形成するステップと、
    前記複数のテスト用回路の電気的特性を測定するステップと、
    前記複数のテスト用回路が設けられた位置と、それぞれの前記テスト用回路の前記電気的特性とに基づいて、それぞれの前記電子デバイスの良否を判定するステップと
    を備え、
    前記テスト用回路を形成するステップは、
    電気的に並列に設けられた複数の被測定トランジスタを、それぞれの前記テスト用回路について形成するステップと、
    それぞれの前記被測定トランジスタを順次選択する選択部を、それぞれの前記テスト用回路について形成するステップと、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソースドレイン間電流を規定する複数の電流源を、それぞれの前記テスト用回路について形成するステップと、
    予め定められたゲート電圧をそれぞれ対応する前記被測定トランジスタのゲート端子に印加すべく前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのゲート端子と接続されるＰＮ接合を有し、前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに印加するスイッチ用トランジスタを有する複数のゲート電圧制御部を、それぞれの前記テスト用回路について形成するステップと
    を有し、
    前記電気的特性を測定するステップは、
    それぞれの前記スイッチ用トランジスタに、対応する前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに順次印加させるステップと、
    それぞれの前記被測定トランジスタに対して、オン状態時の前記ソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後の前記ソース電圧とを測定し、前記ソース電圧の変化に基づいて、前記ＰＮ接合におけるリーク電流を算出するステップと
    を有するテスト用回路製造方法。
  31. ウェハ上に前記複数の電子デバイスを形成するステップと、
    前記ウェハ上に複数のテスト用回路を形成するステップと、
    前記複数のテスト用回路の電気的特性を測定するステップと、
    前記複数のテスト用回路が設けられた位置と、それぞれの前記テスト用回路の前記電気的特性とに基づいて、それぞれの前記電子デバイスの良否を判定するステップと
    を備え、
    前記テスト用回路を形成するステップは、
    電気的に並列に設けられた複数の被測定トランジスタを、それぞれの前記テスト用回路について形成するステップと、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのゲート端子に所定のゲート電圧を印加する複数のゲート電圧制御部を、それぞれの前記テスト用回路に形成するステップと、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタのソース端子及びドレイン端子に電圧を印加し、前記被測定トランジスタのゲート絶縁膜に印加される電圧を一定に制御する複数の電圧印加部を、それぞれの前記テスト用回路について形成するステップと、
    前記複数の被測定トランジスタと対応して設けられ、対応する前記被測定トランジスタの前記ソース端子及び前記ドレイン端子から出力されるゲートリーク電流を積分する複数の積分容量を、それぞれの前記テスト用回路について形成するステップと、
    それぞれの前記被測定トランジスタを順次選択する選択部を、それぞれの前記テスト用回路について形成するステップと、
    前記選択部が順次選択する前記被測定トランジスタに対応する前記積分容量の電圧を順次出力する出力部を、それぞれの前記テスト用回路について形成するステップと
    を有するテスト用回路製造方法。
  32. 前記電気的特性を測定するステップは、
    それぞれの前記テスト用回路について、前記ゲート電圧制御部に、前記被測定トランジスタのゲート端子に所定のゲート電圧を印加させ、前記電圧印加部に、前記被測定トランジスタのゲート絶縁膜に印加される電圧を一定に制御させるステップと、
    それぞれの前記テスト用回路について、所定の期間における、前記出力部が出力する電圧の変化量に基づいて、それぞれの前記被測定トランジスタのゲートリーク電流を算出するステップと
    を有する請求項３１に記載のテスト用回路製造方法。
  33. 請求項１８に記載の前記テスト用回路が備える複数の被測定トランジスタの閾値電圧のバラツキを表示する表示装置であって、
    それぞれの前記被測定トランジスタの閾値電圧を測定する、請求項１８に記載の測定装置と、
    前記測定装置が測定した前記被測定トランジスタの閾値電圧と、前記ウェハの面内におけるそれぞれの前記被測定トランジスタの位置とを対応づけて格納する格納部と、
    前記基板の面内と対応する表示面に、それぞれの前記被測定トランジスタの前記位置と対応させて、それぞれの前記被測定トランジスタの閾値電圧の電圧値に応じた特性情報を表示する表示部と
    を備える表示装置。
  34. 前記表示部は、それぞれの前記被測定トランジスタの前記特性情報を、色または明るさによって表示する
    請求項３３に記載の表示装置。
  35. 前記表示部は、それぞれの前記被測定トランジスタの位置と対応させて、それぞれの前記被測定トランジスタのリーク電流の電流値情報を更に表示する
    請求項３３に記載の表示装置。
  36. 請求項２２に記載の前記テスト用回路が備える複数の被測定トランジスタのリーク電流のバラツキを表示する表示装置であって、
    それぞれの前記被測定トランジスタのリーク電流を測定する、請求項２２に記載の測定装置と、
    前記測定装置が測定した前記被測定トランジスタのリーク電流と、前記基板の面内におけるそれぞれの前記被測定トランジスタの位置とを対応づけて格納する格納部と、
    前記基板の面内と対応する表示面に、それぞれの前記被測定トランジスタの前記位置と対応させて、それぞれの前記被測定トランジスタのリーク電流の電流値に応じた特性情報を表示する表示部と
    を備える表示装置。
  37. 請求項２３に記載の前記テスト用回路が備える複数の被測定トランジスタのリーク電流のバラツキを表示する表示装置であって、
    それぞれの前記被測定トランジスタのリーク電流を測定する、請求項２３に記載の測定装置と、
    前記測定装置が測定した前記被測定トランジスタのリーク電流と、前記基板の面内におけるそれぞれの前記被測定トランジスタの位置とを対応づけて格納する格納部と、
    前記基板の面内と対応する表示面に、それぞれの前記被測定トランジスタの前記位置と対応させて、それぞれの前記被測定トランジスタのリーク電流の電流値に応じた特性情報を表示する表示部と
    を備える表示装置。
  38. 請求項１８に記載の前記テスト用回路における電気的特性を測定する測定方法であって、
    それぞれの前記ゲート電圧制御部に、対応する前記被測定トランジスタをオン状態に制御する前記ゲート電圧を、対応する前記被測定トランジスタのゲート端子に印加させるゲート制御ステップと、
    それぞれの前記被測定トランジスタの前記ゲート電圧、及び前記出力部が出力するそれぞれの前記ソース電圧に基づいて、それぞれの前記被測定トランジスタの閾値電圧を算出する特性測定ステップと
    を備える測定方法。
  39. それぞれの前記電流源に、同一の前記ソースドレイン間電流を生成させる電流制御ステップを更に備え、
    前記特性測定ステップにおいて、それぞれの前記被測定トランジスタの前記閾値電圧のバラツキを算出する請求項３８に記載の測定方法。
  40. それぞれの前記電流源が生成する前記ソースドレイン間電流を順次変化させる電流制御ステップを更に備え、
    前記特性測定ステップにおいて、それぞれの前記被測定トランジスタに対して、前記電流制御ステップで順次変化させる前記ソースドレイン間電流毎に前記ソース電圧を測定し、それぞれの前記被測定トランジスタの電流電圧特性を算出する
    請求項３８に記載の測定方法。
  41. 請求項２２に記載の前記テスト用回路における電気的特性を測定する測定方法であって、
    それぞれの前記スイッチ用トランジスタに、対応する前記被測定トランジスタをオン状態とする前記ゲート電圧と、前記被測定トランジスタをオフ状態とする前記ゲート電圧とを、前記被測定トランジスタに順次印加させるゲート制御ステップと、
    それぞれの前記被測定トランジスタに対して、オン状態時の前記ソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後の前記ソース電圧とを測定し、前記ソース電圧の変化に基づいて、前記ＰＮ接合におけるリーク電流を算出する特性測定ステップと
    を備える測定方法。
  42. 請求項１２に記載の前記テスト用回路の特性を測定する測定方法であって、
    前記ゲート電圧制御部に、前記被測定トランジスタのゲート端子に所定のゲート電圧を印加させ、前記電圧印加部に、前記被測定トランジスタのゲート絶縁膜に印加される電界を一定に制御させる制御ステップと、
    所定の期間における、前記出力部が出力する電圧の変化量に基づいて、それぞれの前記被測定トランジスタのゲートリーク電流を算出する特性測定ステップと
    を備える測定方法。
  43. 前記制御ステップにおいて、前記ゲート電圧制御部に、０Ｖの前記ゲート電圧と、正又は負の電圧値の前記ゲート電圧とを順次前記被測定トランジスタに印加させ、
    前記特性測定ステップは、
    前記選択部が選択した前記被測定トランジスタに０Ｖの前記ゲート電圧が印加した状態で、所定の期間における前記出力部が出力する電圧の変化量に基づいて、バックグラウンド電流の第１の電流値を算出するステップと、
    当該被測定トランジスタに正又は負の電圧値の前記ゲート電圧が印加した状態で、所定の期間における前記出力部が出力する電圧の変化量に基づいて、前記バックグラウンド電流と前記ゲートリーク電流との和の第２の電流値を算出するステップと、
    前記第１の電流値と前記第２の電流値との差分に基づいて、当該被測定トランジスタの前記ゲートリーク電流の電流値を算出するステップと
    を有する
    請求項４２に記載の測定方法。
JP2006521030A 2005-07-04 2005-07-04 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置 Active JP3972076B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012359 WO2007004289A1 (ja) 2005-07-04 2005-07-04 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置

Publications (2)

Publication Number Publication Date
JP3972076B2 true JP3972076B2 (ja) 2007-09-05
JPWO2007004289A1 JPWO2007004289A1 (ja) 2009-01-22

Family

ID=37604169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521030A Active JP3972076B2 (ja) 2005-07-04 2005-07-04 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置

Country Status (7)

Country Link
US (4) US7863925B2 (ja)
EP (2) EP2660867A3 (ja)
JP (1) JP3972076B2 (ja)
KR (1) KR100991408B1 (ja)
CN (1) CN101147264B (ja)
TW (1) TWI459004B (ja)
WO (1) WO2007004289A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100991408B1 (ko) * 2005-07-04 2010-11-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치
DE102008015211B4 (de) * 2008-03-20 2011-01-05 Infineon Technologies Ag Messanordnung und Verfahren zum Betreiben der Messanordnung
WO2009147721A1 (ja) 2008-06-02 2009-12-10 株式会社アドバンテスト 試験用ウエハユニット、および、試験システム
JP5433187B2 (ja) * 2008-08-28 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びそのテスト方法
US8169844B2 (en) * 2009-06-30 2012-05-01 Agere Systems Inc. Memory built-in self-characterization
CN103033728B (zh) * 2011-10-08 2015-07-29 中芯国际集成电路制造(上海)有限公司 经时击穿矩阵测试电路及测试方法
CN103134438A (zh) * 2011-12-02 2013-06-05 宁波中嘉科贸有限公司 复合式量测治具
CN103197222B (zh) * 2013-03-22 2016-04-06 上海华虹宏力半导体制造有限公司 晶体管漏电流的测试方法
CN106124832B (zh) * 2016-08-08 2019-04-30 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106935570B (zh) * 2017-03-31 2019-04-26 京东方科技集团股份有限公司 测试电路、测试方法、阵列基板及其制造方法
KR102413192B1 (ko) * 2017-11-03 2022-06-24 삼성전자주식회사 Nbti 또는 pbit를 모니터링하는 테스트 회로
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
CN109541427B (zh) * 2018-12-05 2021-04-13 上海华力微电子有限公司 晶体管电性测试结构及测试方法
US11217684B2 (en) * 2019-05-19 2022-01-04 Mikro Mesa Technology Co., Ltd. Method for rapidly gathering sub-threshold swing from thin film transistor
US11237205B2 (en) * 2020-05-06 2022-02-01 Nanya Technology Corporation Test array structure, wafer structure and wafer testing method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258958A (en) * 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
US5149993A (en) * 1989-10-13 1992-09-22 Fujitsu Limited Circuit arrangement of semiconductor integrated circuit device
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
US5666080A (en) * 1993-06-17 1997-09-09 Yozan, Inc. Computational circuit
JP3265129B2 (ja) * 1994-08-10 2002-03-11 株式会社東芝 不揮発性半導体記憶装置のセル特性測定回路
JPH10223707A (ja) * 1997-02-10 1998-08-21 Ricoh Co Ltd ウエハテスト方法及び装置
US6348806B1 (en) * 1999-03-18 2002-02-19 Motorola, Inc. Method and apparatus for measuring gate leakage current in an integrated circuit
DE10028145C2 (de) * 2000-06-07 2002-04-18 Infineon Technologies Ag Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
JP3707404B2 (ja) * 2001-08-03 2005-10-19 ソニー株式会社 検査方法、半導体装置、及び表示装置
KR100395880B1 (ko) * 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
US7019545B2 (en) * 2002-10-17 2006-03-28 United Microelectronics Corp. Method for monitoring quality of an insulation layer
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
KR100497246B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
US6897674B2 (en) * 2003-06-30 2005-05-24 International Business Machines Corporation Adaptive integrated circuit based on transistor current measurements
CN100387997C (zh) * 2003-10-31 2008-05-14 华昀科技股份有限公司 薄膜晶体管显示器数组的测试电路及方法
KR100991408B1 (ko) * 2005-07-04 2010-11-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치
KR100973590B1 (ko) * 2005-09-13 2010-08-03 가부시키가이샤 어드밴티스트 제조 시스템, 제조 방법, 관리 장치, 관리 방법, 및프로그램
WO2007036985A1 (ja) * 2005-09-27 2007-04-05 Advantest Corporation 管理方法、及び管理装置
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
JP4483884B2 (ja) * 2007-03-28 2010-06-16 セイコーエプソン株式会社 駆動信号生成装置、液体吐出装置、及び、駆動信号生成方法

Also Published As

Publication number Publication date
US7965097B2 (en) 2011-06-21
EP2660867A3 (en) 2014-02-12
KR100991408B1 (ko) 2010-11-03
EP1901356A1 (en) 2008-03-19
EP1901356A4 (en) 2012-03-07
EP2660867A2 (en) 2013-11-06
TWI459004B (zh) 2014-11-01
US20080224725A1 (en) 2008-09-18
KR20070120964A (ko) 2007-12-26
US20110209567A1 (en) 2011-09-01
TW200706892A (en) 2007-02-16
WO2007004289A1 (ja) 2007-01-11
US20110212552A1 (en) 2011-09-01
CN101147264B (zh) 2012-06-20
US20110018577A1 (en) 2011-01-27
CN101147264A (zh) 2008-03-19
US7863925B2 (en) 2011-01-04
JPWO2007004289A1 (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
JP3972076B2 (ja) テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置
JP4038228B2 (ja) デバイス識別方法、および、デバイス製造方法
KR100966479B1 (ko) 관리 방법 및 관리 장치
KR100973590B1 (ko) 제조 시스템, 제조 방법, 관리 장치, 관리 방법, 및프로그램
JP4813440B2 (ja) 電子デバイス及び解析方法
JPWO2009017223A1 (ja) 半導体評価回路
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
TWI830414B (zh) 求值電路、半導體裝置以及求值方法
US20240110967A1 (en) Evaluation circuit, semiconductor device, and evaluation method
JP4918440B2 (ja) 製造システム、製造方法、管理装置、管理方法、およびプログラム
JP2008159155A (ja) ショート検出回路及びこれを用いた撮像装置および記憶装置
JP2010281602A (ja) 半導体装置及び半導体装置のテスト方法
JP2006118910A (ja) トランジスタの評価装置及びそれを用いたトランジスタの評価方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150