JP2010281602A - 半導体装置及び半導体装置のテスト方法 - Google Patents

Abstract

【課題】複数のテストモードを有する半導体装置において、設定されたテストモードを確実に判定できる半導体装置及び半導体装置のテスト方法を提供する。
【解決手段】複数のテストモードに設定するためのテストモード設定用端子と、テストモード設定用端子から入力した信号により複数のテストモードのいずれかに設定することのできるテストモード設定回路と、テストモード設定回路により設定されたテストモードによってそれぞれ異なった電流をテストモード設定用端子に流す電流源回路と、を備える。限定された端子を用いて所望のテストモードへ設定するとともに、設定されたテストモードを確認できる。
【選択図】図２

Description

本発明は、半導体装置及び半導体装置のテスト方法に関する。特に、複数のテストモードを有する半導体装置のテストモード設定方法に関する。

複雑な機能を有する半導体装置では、その複雑な機能のテストを容易化するため、機能毎に複数のテストモードを備えていることが多い。また、それぞれのテストモードへの設定はできるだけ少ない端子を使ってテストモードに設定できることが好ましい。また、テストモードは不良解析にも用いられる。

特許文献１には、複数の電源端子の電圧の組み合わせによって複数のテストモードにエントリー可能な半導体装置が記載されている。特に図５には、ＶＤＤ電源端子から入力した電圧を直列接続された複数の抵抗によって複数の電圧に分圧し、それぞれ分圧した電圧をＡＶＤＤ端子の入力電圧と複数のコンパレータで比較し、その比較結果によって、複数のテストモードのうち、任意のテストモードにエントリーすることが記載されている。

また、特許文献２には、ボールグリッドアレイパッケージに搭載された半導体装置において、通常の実装時には、実装基板上で非テストモードに固定されているテスト端子のボールを取り外し、そこから半導体装置のパッドにテスト電圧を印加することによって、テストモードに設定し、実装基板に実装した状態で不良解析を行うことができる半導体装置が記載されている。

特開２００６−３３２４５６号公報 特開２００８−１０８８２６号公報

以下の分析は本発明により与えられる。テストモード設定用端子から入力する信号によってテストモードに設定する場合、期待通りのテストモードに設定できているか確認が必要な場合がある。特に、テストモードが複数あり、その設定が単純ではない場合は、正しいテストモードに設定されていない可能性があり、その場合、期待通りのテスト結果は得られない。例えば、特許文献１において、半導体装置の分圧抵抗のばらつき等の原因によって、期待通りのテストモードに設定されていない場合もあり得る。

本発明の１つの側面による半導体装置は、複数のテストモードに設定するためのテストモード設定用端子と、前記テストモード設定用端子から入力した信号により前記複数のテストモードのいずれかに設定することのできるテストモード設定回路と、前記テストモード設定回路により設定されたテストモードによってそれぞれ異なった電流を前記テストモード設定用端子に流す電流源回路と、を備える。

また、本発明の他の側面による半導体装置のテスト方法は、テストモード設定用端子から入力した信号に応答して複数のテストモードのうちいずれかのテストモードに設定し、設定したテストモードに応じた電流を前記テストモード設定用端子に流す機能を有する半導体装置のテスト方法であって、前記テストモード設定用端子に信号を与え特定のテストモードに設定するステップと、前記テストモード設定用端子に流れる電流値を測定し、前記特定のテストモードに設定できたことを確認するステップと、前記確認するステップの後、前記特定のテストモードによってテストを行うステップと、を備える。

本発明によれば、テストモード設定用端子から入力した信号により複数のテストモードのいずれかに設定され、設定されたテストモードによって異なった電流をそのテストモード設定用端子に流すので、テストモードへの設定及び設定されたテストモードの確認が少ない端子を用いて確実に行うことができる。

（ａ）は、本発明の一実施例の半導体装置におけるテストモード設定回路周辺のブロック図であり、（ｂ）は、テストモード設定用端子の電圧とテストモードの一例を示す図である。 （ａ）は、一実施例におけるテストモード設定回路周辺の詳細回路図であり、（ｂ）は、テストモード設定用端子の電圧とテストモード及びテストモード設定用端子に流れる電流値の一例を示す図である。 別な実施例の半導体装置におけるテストモード設定回路周辺のブロック図である。 さらに別な実施例の半導体装置におけるテストモード設定回路周辺のブロック図である。 一実施例による半導体装置のテスト方法を説明する（ａ）断面図と、（ｂ）底面図である。 本発明の比較列のテスト方法を説明する（ａ）断面図と、（ｂ）底面図と、（ｃ）各テストモードの設定条件を示す図である。

最初に本発明の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。

本発明による一実施形態の半導体装置は、図１〜図４に示すように、複数のテストモードに設定するためのテストモード設定用端子１を備えている。また、テストモード設定用端子１から入力した信号により複数のテストモード（例えば、図１のＴｅｓｔＭｏｄｅ１〜５、図３、４のＴｅｓｔＭｏｄｅ１−１〜５−２）のいずれかに設定することのできるテストモード設定回路２を備えている。さらに、テストモードによってそれぞれ異なった電流をテストモード設定用端子１に流す電流源回路（例えば、図２のＴＮ５〜ＴＮ７）を備えている。図１、図３、図４において、テスト信号判定回路２１〜２５は、それぞれ電流源回路を備えており、設定されるテストモードに応じて、テストモード設定用端子１に流れる電流Ｉ０にＩＡ〜ＩＥが加算される。したがって、図５に示すようにテストモード設定用端子１から信号を印加してテストモードに設定するとともに、電流計６２によりテストモード設定用端子１に流れる電流を測定することにより、設定されたテストモードが確認できる。なお、テストモード設定用端子１から入力する信号により各テストモードに設定する方法は、テストモード設定用端子１に印加される電圧によってもよいし、それ以外の方法により各テストモードに設定しても良い。

また、例えば図３に示すラッチ回路４１〜４５のような内部信号（例えばＭＲＳリセット信号）により初期設定時のテストモードを記憶する記憶回路を設けても良い。そのようにすれば、記憶回路（４１〜４５）に記憶する初期説定時のテストモード（ＴｅｓｔＭｏｄｅ１−２〜５−２）とその後に設定するテストモード（ＴｅｓｔＭｏｄｅ１−１〜５−１）との組み合わせにより多くのテストモードに設定することができ、その中から必要なテストモードを選んでテストすることができる。さらに、図４に示すようにテストモードを切り換えるヒューズ回路を設け、ヒューズ回路により複数のテストモードのうち、どのテストモードに設定されるか切り換えるようにしてもよい。

また、テストモード設定用端子１から入力される電圧の大きさにより複数のテストモードに設定する場合は、図２に示すように、テストモード設定用端子１に印加される電圧に応じた電流を流すカレントミラー入力回路ＴＮ１と、それぞれ対応する負荷回路（ＴＰ１〜ＴＰ３）に接続され、カレントミラー入力回路ＴＮ１に流れる電流に対してそれぞれ異なった比率の電流を前記対応する負荷回路（ＴＰ１〜ＴＰ３）に流す複数のカレントミラー出力回路（ＴＮ２〜ＴＮ４）と、負荷回路（ＴＰ１〜ＴＰ３）とカレントミラー出力回路（ＴＮ２〜ＴＮ４）との接続点の電圧を判定する複数の電圧判定回路（Ｌ１〜Ｌ３）と、を備え、複数の電圧判定回路（Ｌ１〜Ｌ３）の判定結果により、複数のテストモードに設定するようにしてもよい。上記構成によれば、各カレントミラー出力回路に流す電流が異なるので、各負荷回路が同じ負荷回路であれば、上記各接続点の電圧はそれぞれ異なる電圧となる。したがって、テストモード設定用端子１に印加する電圧を徐々に変えていったときに、その電圧によって、各電圧判定回路の判定結果は異なることになる。この電圧判定回路は、２つの電圧の大小を比較する電圧比較回路（コンパレータ）等を用いなくともインバータ回路等の単純なゲート回路の入力スレッシュホールド電圧を利用して判定することができる。特に、上記接続点に入力端子が接続された第１のインバータ回路と、第１のインバータ回路の出力端子が入力端子に接続され出力端子が上記接続点に接続された第２のインバータ回路とを用いれば、電圧の判定結果にヒステリシス特性が得られ判定結果が安定するので、好ましい。

また、テストモード設定用端子１から入力した信号に応答して複数のテストモードのうちいずれかのテストモードに設定し、設定したテストモードに応じた電流をテストモード設定用端子１に流す機能を有する半導体装置のテスト方法であって、まず、テストモード設定用端子１に信号を与え特定のテストモードに設定する。また、例えば、図５（ａ）の電流計６２などによって、テストモード設定用端子１に流れる電流値を測定し、特定のテストモードに設定できたことを確認する。確認ができたならば、その特定のテストモードによってテストを行う。上記手順によれば、特定のテストモードに設定されたことが確認できるので、テストモードに正しく設定されていないにもかかわらず、誤ってテスト判定してしまうようなことが生じない。

また、図５に示すように、半導体装置がボールグリッドアレイパッケージ６３に格納された半導体装置であれば、テストモード設定用端子１と実装基板６４とを接続するボールであって、テストモード設定用端子１を実装基板６４上で固定電位に固定するためのボール６６を取り外して半導体装置（６７を含む６３）を実装基板６４に実装し、ボール６６を取り外した後のテストモード設定用端子１へ信号を入力して半導体装置６３を実装基板６４に実装した状態でテストを行う。特に、テストモード設定に複数の端子を用いる場合は、図６に示すように、複数のボールの取り外しが必要になるが、図５の実施例によれば、取り外しが必要なボールは、ひとつでよく、かつ、テストモード設定用端子に流れる電流をモニタすることにより、確実に所望のテストモードに設定されたことを確認できる。以下、実施例について、図面を参照して詳しく説明する。

図１（ａ）は、実施例１の半導体装置におけるテストモード設定回路周辺のブロック図である。テストモード設定用端子１は、半導体装置を複数のテストモードの内、任意のテストモードに設定する信号を入力する端子である。テストモード設定回路２は、テストモード設定用端子１から入力した信号により複数のテストモードのうち、いずれかのテストモードに設定する回路である。図１（ａ）のテストモード設定回路２は、ＴｅｓｔＭｏｄｅ１〜ＴｅｓｔＭｏｄｅ５の５通りのテストモードに設定することができ、ＴｅｓｔＭｏｄｅ１〜ＴｅｓｔＭｏｄｅ５のいずれかに設定されたときに、対応するＴｅｓｔＭｏｄｅ１〜ＴｅｓｔＭｏｄｅ５信号のいずれかがハイレベルとなり、選択されないＴｅｓｔＭｏｄｅ１〜ＴｅｓｔＭｏｄｅ５信号は、ローレベルとなる。

テストモード設定回路２は、テスト信号判定回路２１〜２５を備えており、テストモード設定用端子１から入力された信号を判定する。テスト信号判定回路２１〜２５は、それぞれ異なったレベルでテストモード設定用端子１から入力された信号を判定し、それぞれテストモードであると判定した場合には、電圧出力端子Ｖｏからハイレベルの電圧信号を出力するとともに、電流出力端子Ｉｏからそれぞれ対応する電流ＩＡ〜ＩＥを流入する。一方、テスト信号判定回路２１〜２５は、テストモード設定用端子１から入力された信号を判定した結果、テストモードと判定しなかった場合は、電圧出力端子Ｖｏからローレベルの電圧信号を出力するととともに、電流出力端子Ｉｏには、電流を流さない。したがって、テストモード設定用端子１には、入力回路に流れる電流Ｉ１に加えて、各テスト信号判定回路２１〜２５の判定結果によって、ＩＡ〜ＩＥの各電流が加算された電流が流れ込む。テスト信号判定回路２１〜２５がいずれもテストモードであると判定しなかった場合には、ＩＡ〜ＩＥはいずれも電流が流れないので、テストモード設定用端子１に流れる電流Ｉ０＝Ｉ１である。また、テスト信号判定回路２１〜２５のうち、テスト信号判定回路２１のみがテストモードであると判定した場合には、ＩＡのみが流れ、ＩＢ〜ＩＥは流れないので、テストモード設定用端子１に流れる電流Ｉ０は、Ｉ０＝Ｉ１＋ＩＡになる。さらに、テスト信号判定回路２１〜２５がすべてテストモードであると判定した場合には、ＩＡ〜ＩＥが全部流れるので、テストモード設定用端子１に流れる電流Ｉ０は、Ｉ０＝Ｉ１＋ＩＡ＋ＩＢ＋ＩＣ＋ＩＤ＋ＩＥとなる。この様にしてテストモード設定回路２により設定されたテストモードによって、それぞれ異なった電流値の電流をテストモード設定用端子１に流す。

また、ＡＮＤ回路３１〜３５は、テスト信号判定回路２１〜２５の判定結果により、ＴｅｓｔＭｏｄｅ１〜５の５つのテストモード信号のうち、１つのテストモード信号のみが選択されるようにする回路である。テスト信号判定回路２１のみがテストモードと判定し、他のテスト信号判定回路２２〜２５がいずれもテストモードと判定しなかった場合には、ＡＮＤ回路３１の出力信号であるＴｅｓｔＭｏｄｅ１信号のみがハイレベルとなり、他のＴｅｓｔＭｏｄｅ２〜５は、ローレベルとなる。また、テスト信号判定回路２１〜２５がいずれもテストモードであると判定しなかった場合は、ＴｅｓｔＭｏｄｅ１〜５はいずれも活性化せず、ローレベルとなり、非テストモードとなる。また、テスト信号判定回路２１〜２５がいずれもテストモードであると判定した場合には、ＡＮＤ回路３５のみがハイレベルとなり、他のＡＮＤ回路３１〜３４はローレベルとなるので、ＴｅｓｔＭｏｄｅ５のみがハイレベルとなり、他のＴｅｓｔＭｏｄｅ１〜４信号はローレベルとなる。

なお、図１（ａ）の構成において、テスト信号判定回路２１〜２５がテスト信号を判定する方法には、色々考えられるが、ここでは、テストモード設定用端子１の電圧レベルをテスト信号判定回路２１〜２５にて判定している。そのテストモードを判定するためのテストモード設定用端子１の電圧の基準の一例を図１（ｂ）に示す。テストモード設定用端子１の端子電圧であるＶｐａｄが０．０Ｖであるときは、非テストモード（Ｎｏｒｍａｌモード）となり、テストモード信号ＴｅｓｔＭｏｄｅ１〜５はいずれもローレベルを出力する。テストモード設定用端子１の電圧が１．５Ｖまで上昇するとテスト信号判定回路２１のみがテストモードと判定し、ＴｅｓｔＭｏｄｅ１信号がハイレベルとなり、他のＴｅｓｔＭｏｄｅ２〜５信号はローレベルを出力する。テストモード設定用端子１の端子電圧Ｖｐａｄが３．５Ｖを超えるとＴｅｓｔＭｏｄｅ５信号のみがハイレベルとなる。すなわち、図１（ａ）の構成によって、テストモード設定用端子１の端子電圧Ｖｐａｄの電圧によって、図１（ｂ）に示すテストモードに設定され、設定されたテストモードによって、それぞれ異なった電流値の電流をテストモード設定用端子１から吸い込むことになる。

図２（ａ）は、図１記載のテストモード設定回路２の一部であるテスト信号判定回路２１〜２３の内部回路まで示した回路図である。図２（ａ）において、テストモード設定用端子１から流れ込む電流Ｉ１は、抵抗Ｒ１とゲートとドレインが接続されたＮＭＯＳトランジスタであるカレントミラー入力回路ＴＮ１を通ってグランドへ流れる。抵抗Ｒ１によって、テストモード設定用端子１の端子電圧にほぼ比例する電流がカレントミラー入力回路ＴＮ１に流れる。カレントミラー入力回路ＴＮ１は、各テスト信号判定回路２１〜２３に含まれるカレントミラー出力回路ＴＮ２、ＴＮ３、ＴＮ４とカレントミラー回路を構成している。カレントミラー出力回路ＴＮ２、ＴＮ３、ＴＮ４はそれぞれＮＭＯＳトランジスタで構成され、その各ＮＭＯＳトランジスタのソースは、カレントミラー入力回路であるＮＭＯＳトランジスタＴＮ１のソースと共通にグランドに接続され、ゲートは、ＮＭＯＳトランジスタＴＮ１のゲートと共通に接続されている。また、カレントミラー出力回路ＴＮ２、ＴＮ３、ＴＮ４のトランジスタサイズは、それぞれ異なっている。ここでは、ＮＭＯＳトランジスタＴＮ２のトランジスタサイズが、カレントミラー入力回路ＴＮ１と同一であるのに対してＮＭＯＳトランジスタＴＮ３のトランジスタサイズはその２倍、ＮＭＯＳトランジスタＴＮ４のトランジスタサイズは、ＴＮ１の３倍に設定されている。したがって、カレントミラー出力回路ＴＮ２に流れる電流は、カレントミラー入力回路ＴＮ１と同一、カレントミラー出力回路ＴＮ３に流れる電流はその２倍、カレントミラー出力回路ＴＮ４に流れる電流はその３倍となる。

また、各カレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）には、それぞれソースが電源ＶＤＤに、ゲートがグランドに、ドレインが対応するカレントミラー出力回路に接続されたＰＭＯＳトランジスタからなる負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）を備えている。このＰＭＯＳトランジスタＴＰ１、ＴＰ２、ＴＰ３のトランジスタサイズは互いに等しい。すなわち、各カレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）のトランジスタサイズは互いに異なるが、負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）のトランジスタサイズは互いに等しいので、そのカレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）と負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）との接続点の電圧は互いに異なる電圧となる。ＴＰ１とＴＮ２の接続点の電圧が最も高く、ＴＰ２とＴＮ３の接続点の電圧はそれより低く、ＴＰ３とＴＮ４の接続点の電圧はそれよりさらに低い電圧となる。

各負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）と、カレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）との接続点には、第１のインバータ回路（Ｌ１Ａ、Ｌ２Ａ、Ｌ３Ａ）と、第２のインバータ回路（Ｌ１Ｂ、Ｌ２Ｂ、Ｌ３Ｂ）と、を含むラッチ回路（Ｌ１〜Ｌ３）が接続されている。ラッチ回路（Ｌ１〜Ｌ３）は、負荷回路とカレントミラー出力回路との接続点の電圧判定回路として機能する。

ラッチ回路（Ｌ１〜Ｌ３）は、第１のインバータ回路（Ｌ１Ａ、Ｌ２Ａ、Ｌ３Ａ）のゲートが負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）とカレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）との接続点に接続され、第１のインバータ回路（Ｌ１Ａ、Ｌ２Ａ、Ｌ３Ａ）の出力端子が第２のインバータ回路（Ｌ１Ｂ、Ｌ２Ｂ、Ｌ３Ｂ）の入力端子に接続され、第２インバータ回路（Ｌ１Ｂ、Ｌ２Ｂ、Ｌ３Ｂ）の出力端子がカレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）と負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）との接続点に接続されている。このラッチ回路（Ｌ１〜Ｌ３）は、第２のインバータ回路（Ｌ１Ｂ、Ｌ２Ｂ、Ｌ３Ｂ）が帰還回路として機能するのでヒステリシス特性を有する電圧判定回路として機能し、負荷回路（ＴＰ１、ＴＰ２、ＴＰ３）とカレントミラー出力回路（ＴＮ２、ＴＮ３、ＴＮ４）との接続点の電圧判定結果が不安定になることを防いでいる。

このラッチ回路（Ｌ１〜Ｌ３）において、第１のインバータ回路（Ｌ１Ａ、Ｌ２Ａ、Ｌ３Ａ）の出力信号がテスト信号判定回路（２１〜２３）の電圧出力信号Ａ〜Ｃとして出力されるとともに、ＮＭＯＳトランジスタで構成される電流源回路（ＴＮ５、ＴＮ６、ＴＮ７）のゲートに接続される。電流源回路となるＮＭＯＳトランジスタ（ＴＮ５、ＴＮ６、ＴＮ７）のソースはグランドに、ドレインは、各テスト信号判定回路（２１〜２３）の電流出力信号（各電流値をＩＡ、ＩＢ、ＩＣとして示す）としてテストモード設定用端子１に接続されている。

図２（ｂ）は、テストモード設定用端子１の電圧Ｖｐａｄとテストモード及びテストモード設定用端子１に流れる電流値の一例を示す図である。通常の使用時は、テストモード設定用端子１は、グランドレベル０Ｖに固定されている。この場合抵抗Ｒ１には、電流が流れないので、Ｉ１＝０ｍＡである。また、ＴＮ１〜４で構成されるカレントミラー回路にも電流が流れないので、テスト信号判定回路２１〜２３の電圧出力Ａ〜Ｃもローレベルとなり、電流出力ＩＡ、ＩＢ、ＩＣにも電流は流れない。

また、テストモード設定用端子１の電圧Ｖｐａｄを１．０Ｖにあげると抵抗Ｒ１を介してカレントミラー入力回路ＴＮ１に電流が流れ始める（Ｉ１＝１ｍＡ）。これによってカレントミラー出力回路ＴＮ２〜ＴＮ４にも電流が流れ始めるが、ラッチ回路Ｌ１〜Ｌ３はまだ反転しないので、テスト信号判定回路２１〜２３の電圧出力Ａ〜Ｃもローレベルであり、電流出力ＩＡ、ＩＢ、ＩＣにも電流は流れない。したがって、Ｉ０＝Ｉ１＝1ｍＡである。

テストモード設定用端子１の電圧Ｖｐａｄをさらに、１．５Ｖにあげるとカレントミラー入力回路ＴＮ１に流れる電流が増加してＩ１＝２ｍＡとなる。また、カレントミラー入力回路に流れる電流の増加によりカレントミラー出力回路に流れる電流も増加し、最もカレントミラー出力トランジスタにサイズの大きなトランジスタを使用しているテスト信号判定回路２３のラッチ回路Ｌ３が反転しハイレベルを出力する。すると電流源回路ＴＮ７が導通し、ＩＣｏｎ＝2ｍＡが電流Ｉ１に付加されるので、テストモード設定用端子１に流れる電流はＩ０＝Ｉ１＋ＩＣｏｎ＝４ｍＡと急激に増加する。すなわち、テストモードが変わる毎にテストモード設定用端子に流れる電流の電流値が段階的に非連続に変化する。この段階的で非連続なテストモード設定用端子１に流れる電流を測定することにより、テストモードを判定することができる。

図３は、実施例２の半導体装置におけるテストモード設定回路周辺のブロック図である。図３の回路では、図１と対比すると、ＡＮＤ回路３１〜３５の出力にテストモード信号を記憶する記憶回路を備えている点が異なっている。具体的には、テストモード信号を記憶する回路としてラッチ回路４１〜４５を設けており、このラッチ回路４１〜４５は、初期設定時に出力される信号ＭＲＳリセット信号により、そのときのＡＮＤ回路３１〜３５の状態がラッチ回路４１〜４５に記憶される。このラッチ回路４１〜４５は、テストモード設定用端子１からＡＮＤ回路３１〜３５が新たなテストモードに設定されても、次にＭＲＳリセット信号により初期設定されるまで、その記憶内容を保持する。したがって、ラッチ回路４１〜４５に保持するテストモード信号ＴｅｓｔＭｏｄｅ１−２〜５−２と、ＡＮＤ回路３１〜３５によるテストモード信号ＴｅｓｔＭｏｄｅ１−１〜５−１により、テストモードのエントリーの数を２倍の１０通りに増やすことができる。さらに、ラッチ回路４１〜４５に保持するテストモード信号ＴｅｓｔＭｏｄｅ１−２〜５−２と、ＡＮＤ回路３１〜３５のテストモード信号ＴｅｓｔＭｏｄｅ１−１〜５−１とを組み合わせてテストモードを生成すれば、さらに多くのテストモードを設けることもできる。

図４は、実施例３の半導体装置におけるテストモード設定回路周辺のブロック図である。図４の回路では、図１と対比すると、ＡＮＤ回路３１〜３５の出力にヒューズ回路５１〜５５を設け、ヒューズ回路５１〜５５の状態によって、ＡＮＤ回路３１〜３５の出力信号の状態が同じでもそれぞれ異なるテストモードモードに設定できるようにしている。使用したいテストモードが複数あった場合、それを図４のようなヒューズ回路により切り替えることもできる。この場合、当初想定したテストモードと異なるテストモードにエントリーしたい場合、ヒューズ回路により設定されるテストモードを切り替えることで当初想定したテストモードと異なる所望のテストモードへ切り替えることが可能となる。

図５は、ボールグリッドアレイパッケージ６３に格納された半導体装置を実装基板６４に実装した状態で不良解析を行うテストに応用する実施例である。図５（ａ）は、その模式的な断面図であり、図５（ｂ）は、ボールグリッドアレイパッケージ６３に格納された半導体装置の底面図である。半導体チップ６７には、実施例１乃至３いずれかのテスト回路が備わっている。半導体チップ６７は、ボールグリッドアレイパッケージ６３に格納され、実装基板６４に実装されている。通常の使用状態では、半導体チップ６７のテストモード設定用端子１は、半田等のボール６６を介して実装基板６４の配線に接続されており、テストモード設定用端子１は実装基板６４上の配線パターンによりテストモードにならないようにグランドレベルに固定されている。したがって、通常の使用状態では、誤ってテストモードに入ることはない。しかし、不良解析時には、テストモード設定用端子１に接続されるボール６６だけボールが取り除かれている。半導体チップ６７のテストモード設定用端子１以外の端子は、ボール６５により実装基板に接続されている。テストモード設定用端子１から取り除かれたボールの後には、電流計６２を介して電源（電圧計）６１が接続され、テストモードに設定する電圧が与えられる。したがって、半導体チップ６７のテストモード設定用端子１以外の端子は、通常の実装状態と同じ状態を保ったまま、電源（電圧計）６１からテストモード設定用端子１に印加する電圧により任意のテストモードに設定できる。また、どのテストモードに設定されているのか、電流計６２に流れる電流をモニタすることにより容易に確認することができる。

図６は、比較列のテスト方法を説明する図面である。図６（ａ）比較例の測定方法を説明する断面図であり、図６（ｂ）は、その底面図であり、図６（ｃ）は、各テストモードの設定条件を示す図である。図６の比較例では、上記各実施例に示すテストモードによって異なった電流をテストモード設定用端子に流すテスト回路は設けられていない。比較例の半導体チップ１６７には、１０１Ａ、１０１Ｂの２つのテストモード設定用端子を設けている。図６（ｃ）に示すようにテストモード設定用端子１０１Ａ（Ｂａｌｌ：Ａ）、テストモード設定用端子１０１Ｂ（Ｂａｌｌ：Ｂ）にＶＤＤレベルの電位を与えるか、ＧＮＤレベルの電位を与えるかによって通常使用モードとテストモードを切り換えている。なお、テスト時には、テストモード設定用端子１０１Ａ、１０１Ｂに接続されるボール１６６Ａ、１６６Ｂを取り除き、テストモード設定用端子１０１Ａ、１０１Ｂを実装基板１６４から切り離して電源１６１から電圧を与えてテストモードに設定する点は、実施例４の図５と同一である。ただし、半導体チップ１６７には、実施例１乃至３のようなテストモード設定用端子にテストモードによって異なる電流を流す回路は設けられていないので、電流計６２は接続していない。また、上記各実施例のようにテストモード設定用端子に流れる電流により設定されているテストモードを確認することができないので、一つのテストモード設定用端子で多くのテストモードに設定することはできない。したがって、２つのテストモード設定用端子を設けても設定できるテストモードは図６（ｃ）に示すとおり３通りである。図６よりさらにテストモード設定用端子を増やしてテストモード設定用端子を３端子にすれば、７通りのテストモードまで設定することは可能であるが、実装基板に実装した状態で外部から多くの端子に電圧を与えるのは困難である。

なお、上記実施例４では、ボールグリッドアレイパッケージに格納された半導体チップを実装基板に実装した状態でテストするテスト方法について述べた。しかし、上記テストモード設定用端子がテストモードにならないように固定された配線を削除し、電圧源と電流計をテストモード設定用端子に接続してテストするのであれば、ボールグリッドアレイパッケージ以外の方法で実装された半導体装置をテストすることももちろん可能である。その場合であっても、設定されているテストモードをテストモード設定用端子に流れる電流によって確認できれば、少ないテストモード設定用端子を用いて多くのテストモードに設定することが可能となる。

また、上記各実施例では、テストモード設定用端子から入力する電圧の大小により複数のテストモードに設定する例について説明した。しかし、テストモードに設定する方法は、電圧レベルによってテストモードに設定する方法以外にも、テストモード設定用端子から特定の波形を入力することにより複数のテストモードのうち、任意のテストモードに設定すること等も可能である。このようなテストモード設定方法を用いる場合にも、上記実施例と同様にテストモード設定回路により設定されたテストモードによってそれぞれ異なった電流をテストモード設定用端子に流すことによりテストモードを判定することが可能である。

以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

１、１０１Ａ、１０１Ｂ：テストモード設定用端子
２：テストモード設定回路
２１〜２５：テスト信号判定回路
３１〜３５：ＡＮＤ回路
４１〜４５：ラッチ回路
５１〜５５：ヒューズ回路
６１：電源（電圧計）
６２：電流計
６３、１６３：ボールグリッドアレイパッケージ
６４、１６４：実装基板
６５：ボール
６６、１６６Ａ、１６６Ｂ：テスト用ボール
６７、１６７：半導体チップ
１６１：電源
Ｒ１：抵抗
Ｌ１〜Ｌ３：電圧判定回路（ラッチ回路）
Ｌ１Ａ、Ｌ２Ａ、Ｌ３Ａ：第１のインバータ回路
Ｌ１Ｂ、Ｌ２Ｂ、Ｌ３Ｂ：第２のインバータ回路
ＴＮ１：カレントミラー入力回路
ＴＮ２、ＴＮ３、ＴＮ４：カレントミラー出力回路
ＴＰ１、ＴＰ２、ＴＰ３：負荷回路
ＴＮ５、ＴＮ６、ＴＮ７：電流源回路

Claims (12)

1. 複数のテストモードに設定するためのテストモード設定用端子と、
   前記テストモード設定用端子から入力した信号により前記複数のテストモードのいずれかに設定することのできるテストモード設定回路と、
   前記テストモード設定回路により設定されたテストモードによってそれぞれ異なった電流を前記テストモード設定用端子に流す電流源回路と、
   を備えることを特徴とする半導体装置。
2. 初期設定による内部信号により前記初期設定時のテストモードを記憶する記憶回路を備えることを特徴とする請求項１記載の半導体装置。
3. 前記記憶回路が、前記内部信号によりテストモード信号をラッチするラッチ回路であることを特徴とする請求項２記載の半導体装置。
4. 前記記憶回路に記憶する初期設定時のテストモードと、その後、前記テストモード設定回路により設定したテストモードとの組み合わせによりテストを行うテスト回路を備えることを特徴とする請求項２又は３記載の半導体装置。
5. 前記テストモード設定回路によって設定するテストモードを切り換えるヒューズ回路を備えることを特徴とする請求項１乃至４いずれか１項記載の半導体装置。
6. 前記テストモード設定回路は、前記テストモード設定用端子の入力電圧に応じて前記複数のテストモードのいずれかに設定することのできる入力電圧判定回路を備えることを特徴とする請求項１乃至５いずれか１項記載の半導体装置。
7. 前記テストモード設定回路は、
   前記テストモード設定用端子に印加される電圧に応じた電流を流すカレントミラー入力回路と、
   それぞれ対応する負荷回路に接続され、前記カレントミラー入力回路に流れる電流に対してそれぞれ異なった比率の電流を前記対応する負荷回路に流す複数のカレントミラー出力回路と、
   前記負荷回路とカレントミラー出力回路との接続点の電圧を判定する複数の電圧判定回路と、を備え、
   前記複数の電圧判定回路の判定結果により、前記複数のテストモードに設定することを特徴とする請求項１乃至４いずれか１項記載の半導体装置。
8. 前記電圧判定回路は、前記接続点に入力端子が接続された第１のインバータ回路と、前記第１のインバータ回路の出力端子が入力端子に接続され出力端子が前記接続点に接続された第２のインバータ回路と、を含むことを特徴とする請求項６記載の半導体装置。
9. 前記テストモード設定用端子は、通常使用時には固定電位に接続される端子であり、前記テストモード設定回路は、前記固定電位以外の信号が前記テストモード設定用端子から入力されたときに前記複数のテストモードのいずれかに設定することのできるテストモード設定回路であることを特徴とする請求項１乃至７いずれか１項記載の半導体装置。
10. テストモード設定用端子から入力した信号に応答して複数のテストモードのうちいずれかのテストモードに設定し、設定したテストモードに応じた電流を前記テストモード設定用端子に流す機能を有する半導体装置のテスト方法であって、
    前記テストモード設定用端子に信号を与え特定のテストモードに設定するステップと、
    前記テストモード設定用端子に流れる電流値を測定し、前記特定のテストモードに設定できたことを確認するステップと、
    前記確認するステップの後、前記特定のテストモードによってテストを行うステップと、
    を備えることを特徴とする半導体装置のテスト方法。
11. 前記確認するステップにおいて、前記特定のテストモードに設定できたことが確認できなかった場合は、前記特定のテストモードに設定するステップからやり直すことを特徴とする請求項１０記載の半導体装置のテスト方法。
12. 前記半導体装置は、ボールグリッドアレイパッケージに格納された半導体装置であって、前記テストモード設定用端子と実装基板とを接続するボールであって、テストモード設定用端子を実装基板上で固定電位に固定するためのボールを取り外して前記半導体装置を前記実装基板に実装し、前記ボールを取り外したテストモード設定用端子へ信号を入力して前記半導体装置を前記実装基板に実装した状態でテストを行うことを特徴とする請求項１０又は１１記載の半導体装置のテスト方法。

Images