CN103197222B - 晶体管漏电流的测试方法 - Google Patents
晶体管漏电流的测试方法 Download PDFInfo
- Publication number
- CN103197222B CN103197222B CN201310096185.6A CN201310096185A CN103197222B CN 103197222 B CN103197222 B CN 103197222B CN 201310096185 A CN201310096185 A CN 201310096185A CN 103197222 B CN103197222 B CN 103197222B
- Authority
- CN
- China
- Prior art keywords
- transistor
- test
- solder joint
- test zone
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种晶体管漏电流的测试方法，包括：提供第一测试区域，第一测试区域包括晶体管和测试焊点，晶体管和所述测试焊点连接；对第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；提供第二测试区域，第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，第二测试区域中与晶体管漏极对应的测试焊点和晶体管的漏极断开；对第二测试区域的测试焊点进行测试，获得寄生电流值；晶体管的漏电流值等于漏电流总值减去寄生电流值。采用本发明的方法获得的晶体管的漏电流参数值测试结果精确，而且方法简单，不影响整个晶体管工艺的进行，对芯片没有任何损伤。
Description
技术领域
本发明涉及半导体领域，特别涉及晶体管漏电流的测试方法。
背景技术
晶体管是半导体集成芯片普遍应用的器件。目前对于低功耗的集成芯片，晶体管的漏电流就成为至关重要的参数，晶体管漏电流直接影响着低功耗集成芯片的静态功耗。随着集成芯片的集成度进一步提高，集成芯片的功耗会进一步缩小，晶体管的漏电流值也会趋近于更小。
对晶体管的漏电流的测试属于集成芯片电性合格测试。完成集成芯片的制作之后，在集成芯片上会形成多个重复的测试焊点。测试设备包括测试仪（Tester）和探针台（Prober），测试过程中，将集成芯片放置在探针台上，测试仪上连有探针卡（Probecard），探针卡上的探针（Probe）触碰集成芯片上的一个或多个测试焊点进行电性合格测试，从而可以得出晶体管的漏电流值。
在公开号为CN102354671A（公开日：2012年2月15日）的中国专利文献中还能发现更多的关于对集成芯片电性合格测试的信息。
现有技术中，晶体管的漏电流值测试结果不精确。
发明内容
本发明解决的问题提高晶体管的漏电流值的测试精度。
为解决上述问题，本发明提供一种晶体管漏电流的测试方法，包括：
提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接；
对所述第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；
提供第二测试区域，所述第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开；
对所述第二测试区域的测试焊点进行测试，获得寄生电流值；
所述晶体管的漏电流值等于所述漏电流总值减去所述寄生电流值。
可选的，所述第一测试区域的测试焊点包括：
与所述晶体管的漏极连接的漏极测试焊点；
与所述晶体管的源极连接的源极测试焊点；
与所述晶体管的栅极连接的栅极测试焊点；
与所述晶体管的衬底连接的衬底测试焊点。
可选的，所述第一测试区域还包括互连结构，所述测试焊点和所述晶体管通过互连结构进行连接。
可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的一种断开。
可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的两种断开。
可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底都断开。
可选的，所述第一测试区域与所述第二测试区域的测试条件和测试环境相同。
可选的，所述第一测试区域和所述第二测试区域在同一个芯片上。
与现有技术相比，本发明的技术方案具有以下优点：
本发明中，提供第一测试区域，第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接，对第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值，当芯片上形成的晶体管的漏电流比较大时，晶体管的漏电流总值就是晶体管漏电流值。但是，当在芯片上形成的晶体管的漏电流比较小（至少小于1PA）时，寄生电流对晶体管漏电流值的影响比较大。因此，对芯片中的第一测试区域中的晶体管进行漏电流测试获得的漏电流总值后，需要将寄生电流减去以提高晶体管漏电流值的测试精度。其中，在获得寄生电流值的过程中，将第二测试区域的漏极测试焊点与晶体管断开，这时第二测试区域的漏极测试焊点就无法具有工作电压或工作电流，更进一步，第二测试区域的测试焊点也没有工作电压或工作电流，此时对第二测试区域的测试焊点进行测试就可以获得寄生电流值。将第二测试区域的漏极测试焊点和晶体管断开获得的寄生电流的方法简单，不影响整个晶体管工艺的进行，而且对芯片没有任何损伤。
附图说明
图1是本发明实施例的晶体管漏电流的测试方法的流程图；
图2是本发明实施例的第一测试区域的版图示意图；
图3是本发明实施例的第二测试区域的版图示意图。
具体实施方式
发明人发现和分析，现有技术中的晶体管的漏电流值测试结果不精确的原因为：
在获得晶体管漏电流的测试过程中，测试设备会产生微小漏电流，例如，在探针的针尖处会产生微小漏电、连接探针卡和测试仪之间的电线也会产生微小漏电等。外界对测试环境的干扰也会在晶体管漏电流测试过程中产生微小电流，例如噪音、测试环境的温度和湿度不能保持恒定状态，会对测试环境产生干扰电流。测试设备产生的漏电流和外界对测试环境产生的干扰电流统称为寄生电流。当晶体管的漏电流值比较大时，寄生电流对晶体管漏电流值的测试结果影响甚小，可以忽略不计，因此，不会影响晶体管漏电流值的测试精度；随着集成芯片的集成度的进一步提高，当晶体管的漏电流值比较小时，寄生电流对晶体管漏电流值的影响比较大，使得晶体管漏电流值的测试精确度下降。
因此，当晶体管的漏电流值较小时，寄生电流对晶体管漏电流值的测试精度影响较大，迫切需要一种测试方法能够提高晶体管的漏电流值的测试精度。
为此，发明人经过研究，提出了一种晶体管漏电流的测试方法。下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述。图1是本发明实施例的晶体管漏电流的测试方法的流程图。图2是本发明实施例的第一测试区域的测试版图示意图。图3是本发明实施例的第二测试区域的测试版图示意图。
下面以MOS晶体管为例来说明晶体管漏电流的测试方法，具体包括：
参考图2，执行图1中的步骤S11，提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接。
其中，第一测试区域的测试焊点包括：与晶体管的漏极连接的漏极测试焊点；与晶体管的源极连接的源极测试焊点；与晶体管的栅极连接的栅极测试焊点；与晶体管的衬底连接的衬底测试焊点。所述连接为互连结构连接。
本实施例中，第一测试区域的形成方法具体为：参考图2，首先采用专用版图设计软件在计算机上设计第一测试版图10，所述第一测试版图10包括晶体管图形11、测试焊点图形12和互连结构图形13。所述互连结构图形13将晶体管图形11和测试焊点图形12进行连接。晶体管为MOS晶体管。请继续参考图2，衬底测试焊点图形121通过互连结构图形131与晶体管的衬底图形111连接，源极测试焊点图形123通过互连结构图形133与晶体管的源极图形113连接，漏极测试焊点图形122通过互连结构图形132与晶体管的漏极图形112连接，栅极测试焊点图形124通过互连结构134图形与晶体管的栅极图形114连接。第一测试版图10的具体设计过程属于本领域技术人员熟知技术，在此不再赘述。
形成第一测试版图10后，需要将第一测试版图10上的图形转移至芯片，可以先将第一测试版图10的图形转移至多个掩膜版（mask）（图未示）上，然后，将多个掩膜版上的图形转移至芯片，在芯片上形成第一测试区域。在芯片上形成第一测试区域的技术为本领域技术人员熟知技术，在此不在赘述。第一测试区域包括MOS晶体管（由图2中的晶体管图形11形成）、测试焊点（由图2中的测试焊点图形12形成）和互连结构（由图2中的互连结构图形13形成），互连结构将MOS晶体管与测试焊点进行连接。
接着，执行图1中的步骤S12，对所述第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值。
测量漏电流总值的具体测试方法为：将形成第一测试区域的芯片放置在探针台（Prober）上，接着，将测试仪（Tester）上的探针卡的探针同时扎在第一测试区域的漏极测试焊点、栅极测试焊点、源极测试焊点和衬底测试焊点上，然后，在测试仪上设置测试条件，对第一测试区域的晶体管施加相应的测试电压。具体为，在第一测试区域的晶体管的栅极施加的电压Vg等于0伏，源极施加的电压Vs等于0伏，衬底施加的电压Vb等于0伏，漏极施加的电压Vd等于±1.1Vdd，其中Vdd为第一测试区域的晶体管的工作电压，工作电压Vdd和第一测试区域的晶体管的类型有关。当第一测试区域的晶体管为NMOS晶体管时，漏极施加的电压Vd等于1.1Vdd；当第一测试区域的晶体管为PMOS晶体管时，漏极施加的电压Vd等于－1.1Vdd。在测试仪上设置测试条件后，可以直接对测试仪进行读数，获得第一测试区域的晶体管的漏电流总值。
接着，参考图3，执行图1中的步骤S13，提供第二测试区域，所述第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开。
本实施例中，参考图2和图3，第二测试区域的具体形成方法为：采用专用版图设计软件在计算机上复制第一测试版图10，然后将复制形成的第一测试版图10中漏极测试焊点图形122与晶体管的漏极图形112之间的互连结构图形132断开后，形成第二测试版图20。参考图3，第二测试版图20包括晶体管图形21、测试焊点图形22和互连结构图形23。所述互连结构图形23将晶体管图形21和测试焊点图形22进行连接，并且，第二测试版图20中的漏极测试焊点图形222与晶体管的漏极图形212之间的互连结构图形232断开，第二测试版图20上的其它的测试焊点图形22仍然与晶体管图形21连接。
在其它实施例中，第二测试版图20中漏极测试焊点图形222与晶体管的漏极图形212之间的互连结构图形232断开后，可以将所述源极测试焊点图形223与所述晶体管的源极图形213之间的互连结构图形233、将所述栅极测试焊点图形224与所述晶体管的栅极图形214之间的互连结构图形234、将所述衬底测试焊点图形221与所述晶体管的衬底图形211之间的互连结构图形231中的至少一种互连结构图形断开。具体为，第二测试版图20中漏极测试焊点图形222与晶体管的漏极图形212之间的互连结构图形232断开后，可以只将源极测试焊点图形223与所述晶体管的源极图形213之间的互连结构图形233断开；只将所述栅极测试焊点图形224与所述晶体管的栅极图形214之间的互连结构图形234断开；只将所述衬底测试焊点图形221与所述晶体管的衬底图形211之间的互连结构图形231断开；可以将源极测试焊点图形223与所述晶体管的源极图形213之间的互连结构图形233断开并且将所述栅极测试焊点图形224与所述晶体管的栅极图形214之间的互连结构图形234断开；可以将源极测试焊点图形223与所述晶体管的源极图形213之间的互连结构图形233断开并且将所述衬底测试焊点图形221与所述晶体管的衬底图形211之间的互连结构图形231断开；可以将所述栅极测试焊点图形224与所述晶体管的栅极图形214之间的互连结构图形234并且将所述衬底测试焊点图形221与所述晶体管的衬底图形211之间的互连结构图形231断开；也可以把第二测试版图20中漏极测试焊点图形222与晶体管的漏极图形212之间的互连结构图形232断开后，将第二测试版图20中的其余的测试焊点图形22与晶体管图形21都断开。
形成第二测试版图20后，需要将第二测试版图20上的图形转移至芯片形成第二测试区域，本实施例中，将第二测试版图上的图形转移至所述芯片上形成第二测试区域的方法可以参考步骤S11，并且为本领域技术人员的熟知技术。其中，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同。
接着，执行图1中的步骤S14，对所述第二测试区域的测试焊点进行测试，获得寄生电流值。
具体方法为，将形成第二测试区域的芯片放置在探针台（Prober）上。接着，将测试仪（Tester）上的探针卡的探针同时扎在第二测试区域的漏极测试焊点、栅极测试焊点、源极测试焊点和衬底测试焊点上。然后，在测试仪上设置测试条件，此时设置的测试条件与在第一测试区域上的晶体管上设置的条件相同。具体为，在第二测试区域的晶体管的栅极施加的电压Vg等于0伏，源极施加的电压Vs等于0伏，衬底施加的电压Vb等于0伏，漏极施加的电压Vd等于±1.1Vdd，其中Vdd为第二测试区域的晶体管的工作电压，工作电压Vdd和第二测试区域的晶体管的类型有关。当第二测试区域的晶体管为NMOS晶体管时，漏极施加的电压Vd等于1.1Vdd；当第二测试区域的晶体管为PMOS晶体管时，漏极施加的电压Vd等于－1.1Vdd。在测试仪上设置测试条件后，可以直接对测试仪进行读数，获得第二测试区域的晶体管的寄生电流值。
本实施例中，之所以将第一测试区域中的晶体管漏极连接的测试焊点和所述晶体管的漏极断开形成第二测试区域，然后，将测试仪上的探针卡的探针扎在第二测试区域的测试焊点上，在测试仪上设置测试条件，从而获得寄生电流值，是因为本发明在进行漏电流值的检测过程中，只有在第一测试区域的晶体管的漏极施加测试电压，而在第一测试区域的晶体管的源极、栅极和衬底上施加的电压均为零伏。本发明在进行寄生电流值的检测过程中，第二测试区域的晶体管不需要连有工作电流或工作电压。因此，本发明在进行寄生电流的检测过程中，需要断开第二测试区域的测试电压，防止第二测试区域测试电压在第二测试区域的晶体管中产生的工作电流干扰寄生电流的检测。因此，本实施例中将第二测试区域中的与晶体管漏极连接测试焊点和所述晶体管的漏极断开，来获得寄生电流值。需要说明的是，本实施例中，第二测试区域的其它测试焊点与晶体管没有断开。在其它实施例中，第二测试区域的其它测试焊点可以与晶体管断开。
本发明中，将第二测试区域中的漏极测试焊点与晶体管的漏极断开后，使得在芯片上形成的第二测试区域的漏极测试焊点无法具有工作电压或工作电流，采用测试设备在第二测试区域测得的晶体管中的电流基本上为测试设备中的探针的针尖处会产生微小漏电、连接探针卡和测试仪之间的电线产生的微小漏电等，也可以是外界对测试环境的干扰产生的微小电流等，因此，此时测得的漏电流值为寄生电流值。
需要说明的是，第二测试区域的其它测试焊点是否与晶体管连接影响着寄生电流值的大小，进而会影响晶体管的漏电流值的准确性。本实施例中，第二测试区域中的漏极测试焊点与晶体管中的漏极断开，第二测试区域的其它测试焊点与晶体管依然连接，这种情况下的测试设备产生的微小漏电流是最大的。是因为，此时第二测试区域的其它测试焊点与晶体管依然连接，使得探针的针尖处产生的微小漏电、连接探针卡和测试仪之间的电线产生的微小漏电是最大的。而且，在这种方式下检测出的寄生电流值是对测试环境影响最多的寄生电流值，因此，本实施例中，只将第二测试区域中的漏极测试焊点与晶体管断开、第二测试区域中的其它测试焊点与晶体管仍然连接时产生的寄生电流是最大的。再者，在这种方式下的测试条件与测量第一测试区域的漏电流总值时的测试条件最相似，从而在后续计算获得晶体管的漏电流值也是最准确的。
接着，执行图1中的步骤S15，所述晶体管的漏电流值等于所述漏电流总值减去所述寄生电流值。
本实施例中，在同一芯片上形成第一测试区域和第二测试区域，并且所述第一测试区域和第二测试区域不重合。在测试过程中，为了减小测试误差，使得第一测试区域和第二测试区域的测试环境尽可能相同，本实施例中第一测试区域和第二测试区域之间的距离越近越好。在其它实施例中，也可以在两个不同的芯片上形成第一测试区域和第二测试区域，也能实施本发明。
本发明中，提供第一测试区域，第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接，对第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值，当芯片上形成的晶体管的漏电流比较大时，晶体管的漏电流总值就是晶体管漏电流值。但是，当在芯片上形成的晶体管的漏电流比较小（至少小于1PA）时，寄生电流对晶体管漏电流值的影响比较大。因此，对芯片中的第一测试区域中的晶体管进行漏电流测试获得的漏电流总值后，需要将寄生电流减去以提高晶体管漏电流值的测试精度。其中，在获得寄生电流值的过程中，通过将第一测试版图上的漏极测试焊点图形与晶体管图形断开，使得后续在芯片上形成的第二测试区域的漏极测试焊点与晶体管断开，这时第二测试区域的漏极测试焊点就无法具有工作电压或工作电流，更进一步，第二测试区域的测试焊点也没有工作电压或工作电流，此时对第二测试区域的测试焊点进行测试就可以获得寄生电流值。将第二测试区域的漏极测试焊点和晶体管断开获得的寄生电流的方法简单，不影响整个晶体管工艺的进行，而且对芯片没有任何损伤。
当然，本发明不限于在芯片上形成的晶体管的漏电流比较小的情况，当芯片上形成的晶体管的漏电流比较大的情况下，也同样适用于本发明。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (8)
1.一种晶体管漏电流的测试方法，其特征在于，包括：
提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接；
对所述第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；
提供第二测试区域，所述第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开；
对所述第二测试区域的测试焊点进行测试，获得寄生电流值；
所述晶体管的漏电流值等于所述漏电流总值减去所述寄生电流值。
2.根据权利要求1所述的测试方法，其特征在于，所述第一测试区域的测试焊点包括：
与所述晶体管的漏极连接的漏极测试焊点；
与所述晶体管的源极连接的源极测试焊点；
与所述晶体管的栅极连接的栅极测试焊点；
与所述晶体管的衬底连接的衬底测试焊点。
3.根据权利要求1所述的测试方法，其特征在于，所述第一测试区域还包括互连结构，所述第一测试区域的测试焊点和所述晶体管通过互连结构进行连接。
4.根据权利要求1所述的测试方法，其特征在于，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的一种断开。
5.根据权利要求1所述的测试方法，其特征在于，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的两种断开。
6.根据权利要求1所述的测试方法，其特征在于，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括：
所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底都断开。
7.根据权利要求1所述的测试方法，其特征在于，所述第一测试区域与所述第二测试区域的测试条件和测试环境相同。
8.根据权利要求7所述的测试方法，其特征在于，所述第一测试区域和所述第二测试区域在同一个芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310096185.6A CN103197222B (zh) | 2013-03-22 | 2013-03-22 | 晶体管漏电流的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310096185.6A CN103197222B (zh) | 2013-03-22 | 2013-03-22 | 晶体管漏电流的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103197222A CN103197222A (zh) | 2013-07-10 |
| CN103197222B true CN103197222B (zh) | 2016-04-06 |
Family
ID=48719904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310096185.6A Active CN103197222B (zh) | 2013-03-22 | 2013-03-22 | 晶体管漏电流的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103197222B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104422870B (zh) * | 2013-09-10 | 2018-08-21 | 中芯国际集成电路制造(上海)有限公司 | 一种微型沟槽的测试结构及测试方法 |
| CN106771504B (zh) * | 2017-02-23 | 2019-04-05 | 南京航空航天大学 | 一种电力电子变换器开关管漏电流在线监测装置及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201747B1 (en) * | 1999-09-30 | 2001-03-13 | Advanced Micro Devices, Inc. | Method and apparatus for measuring subthreshold current in a memory array |
| CN101147264A (zh) * | 2005-07-04 | 2008-03-19 | 国立大学法人东北大学 | 测试电路、晶圆、测量装置、元件制造方法以及显示装置 |
| TWI296715B (zh) * | 2006-06-22 | 2008-05-11 | Mjc Probe Inc | |
| US7396693B2 (en) * | 2005-09-14 | 2008-07-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Multiple point gate oxide integrity test method and system for the manufacture of semiconductor integrated circuits |
| CN101545945A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mos器件漏电流的测试方法 |
| CN101796424A (zh) * | 2007-09-07 | 2010-08-04 | 飞思卡尔半导体公司 | 具有减小的电流泄漏的半导体器件测试系统 |
| CN102520332A (zh) * | 2011-12-15 | 2012-06-27 | 无锡中星微电子有限公司 | 晶圆测试装置及方法 |
-
2013
- 2013-03-22 CN CN201310096185.6A patent/CN103197222B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201747B1 (en) * | 1999-09-30 | 2001-03-13 | Advanced Micro Devices, Inc. | Method and apparatus for measuring subthreshold current in a memory array |
| CN101147264A (zh) * | 2005-07-04 | 2008-03-19 | 国立大学法人东北大学 | 测试电路、晶圆、测量装置、元件制造方法以及显示装置 |
| US7396693B2 (en) * | 2005-09-14 | 2008-07-08 | Semiconductor Manufacturing International (Shanghai) Corporation | Multiple point gate oxide integrity test method and system for the manufacture of semiconductor integrated circuits |
| TWI296715B (zh) * | 2006-06-22 | 2008-05-11 | Mjc Probe Inc | |
| CN101796424A (zh) * | 2007-09-07 | 2010-08-04 | 飞思卡尔半导体公司 | 具有减小的电流泄漏的半导体器件测试系统 |
| CN101545945A (zh) * | 2008-03-25 | 2009-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mos器件漏电流的测试方法 |
| CN102520332A (zh) * | 2011-12-15 | 2012-06-27 | 无锡中星微电子有限公司 | 晶圆测试装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103197222A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102866340B (zh) | 负偏压温度不稳定性测试附加电路及测试方法 | |
| CN107367678B (zh) | 测试结构、测试探针卡、测试系统及测试方法 | |
| CN102522386B (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
| US8283941B2 (en) | Alternating current (AC) stress test circuit, method for evaluating AC stress induced hot carrier injection (HCI) degradation, and test structure for HCI degradation evaluation | |
| CN102116838A (zh) | 微光显微镜芯片失效分析方法及系统 | |
| CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
| CN103278693A (zh) | 一种探针接触电阻测量方法 | |
| CN105092995A (zh) | 芯片中静态电流失效器件的检测方法和装置 | |
| CN103197222B (zh) | 晶体管漏电流的测试方法 | |
| CN202119855U (zh) | 集成电路开短路测试系统 | |
| CN104465617A (zh) | 半导体测试结构 | |
| CN103163435A (zh) | 晶圆可接受性测试之击穿电压测试装置及方法 | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| Scholz et al. | Comparison of system-level ESD design methodologies—Towards the efficient and ESD robust design of systems | |
| CN103576080A (zh) | 芯片扫描电压测试方法 | |
| CN205564738U (zh) | 一种射频收发芯片的静电保护电路 | |
| CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
| CN103605064A (zh) | 防止探针测试载物台漏电的方法 | |
| CN104716065B (zh) | 金属氧化物半导体场效应晶体管电容‑电压特性修正方法 | |
| Luo et al. | Fast transistor threshold voltage measurement method for high-speed, high-accuracy advanced process characterization | |
| CN114509657A (zh) | 改善wat测试精度的测试单元及其测试方法 | |
| CN103852700B (zh) | 一种ldmos器件热载流子注入效应的测试方法 | |
| CN105527596A (zh) | 一种晶圆验收测试机台加压校准方法 | |
| CN102540047B (zh) | 一种测试覆盖率的评估方法 | |
| CN109991526B (zh) | 不同电压偏置下的电容测试方法及其测试芯片、系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140414 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140414 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |