CN109991526B - 不同电压偏置下的电容测试方法及其测试芯片、系统 - Google Patents
不同电压偏置下的电容测试方法及其测试芯片、系统 Download PDFInfo
- Publication number
- CN109991526B CN109991526B CN201811413014.0A CN201811413014A CN109991526B CN 109991526 B CN109991526 B CN 109991526B CN 201811413014 A CN201811413014 A CN 201811413014A CN 109991526 B CN109991526 B CN 109991526B
- Authority
- CN
- China
- Prior art keywords
- test
- voltage
- tested
- capacitance
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 204
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 239000000523 sample Substances 0.000 claims description 30
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000010998 test method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 6
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 2
- 101150091805 DUT1 gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种不同电压偏置下的电容测试方法及其测试芯片、系统，所述测试方法包括：在等效电压偏置范围内使用相邻间隔为△V的M个电压分割点等分该等效电压偏置；提供频率为f，振幅为Vstep，中心点为Vbias的方波电压VG作为充电电压；在每一个电压分割点的充电电压振幅Vstep＝△V、Vbias＝‑Vdd～Vdd的条件下测得充电电流I1_1与放电电流I2_1；改变充电电压VG为直流电压Vbias，在此条件下侧得背景噪声充电电流I1_2与放电电流I2_2；计算得出该等效电压偏置下的C(Vbias)；得到每个电压分割点的C‑V曲线。本发明能利用微分原理方法进行不同等效电压偏置下的电容测试。
Description
技术领域
本发明是关于涉及芯片测试领域，特别涉及不同电压偏置下的电容测试方法及其测试芯片、系统。
背景技术
在集成电路的设计和制造过程中，电容是绝大多数集成电路芯片中不可或缺的重要元器件。相应地，电容测试也是非常重要的一部分，直接影响着集成电路芯片的性能和质量。在可制造性设计的背景下，为了提高集成电路产品的成品率，缩短成品率成熟周期，业界普遍采用基于特殊设计的测试芯片的测试方法，通过对测试芯片的测试来获取制造工艺和设计成品率改善所必需的数据。将电容测试电路集成到测试芯片中，用以测量目标结构的电容是一种常见的测试方法。
最常见的测试方法即CBCM(Charge Based Capacitance Measurement)，特别是用于BEOL(后端)或互连电容(interconnect capacitance)的测量，其工作原理如图1所示：PMOS晶体管MP1及NMOS晶体管MN1串联，PMOS晶体管MP2及NMOS晶体管MN2串联。PMOS晶体管MP1的电源与第一电源座相连，PMOS晶体管MP2的电源则与第二电源座相连，NMOS晶体管MN1及MN2的电源均与接地电平连接。此外，在PMOS晶体管MP1及MP2的栅极上施加PMOS栅极电位Gp，在NMOS晶体管MN1及MN2的栅极施加NMOS栅极电位Gn。在NMOS晶体管MN1的漏极与电源间设置标准电容Cref＝Cm，Cm为伪电容，在NMOS晶体管MN2的漏极与电源间设置测试电容Ctst＝Cm+Ct。因此可以测定出目标电容值Ct。使用CBCM的方法测试电容时，由于测试电容Ctst中存在电荷的泄漏，如果将测到的电流It作为充电电流就会出现测定电容值的误差，因此对于飞法(femto farad)级的电容而言(如FEOL capacitance)，传统的CBCM的测试方法不能满足测试精度的要求。
Stas Polonsky,etc,“Front-End-Of-Line Quadrature-Clocked Voltage-Dependent Capacitance Measurement”,2011IEEE Conference on MicroelectronicTest Structures,April 4-7.上述文献中提出QVCM(quadrature-clocked voltage-dependent capacitance measurement)的测试方法，如图2所示：将多个DUT的其中一端并联后，通过时钟T1(CLK_Qm)控制的MOSFET后接安培计Im，还通过时钟T2(CLK-Qp)控制的MOSFET后接安培计Ip，其中时钟T1、T2控制的MOSFET要求完全一致。当在DUT1的输入端输入频率为f、振幅为Vamp、抵消偏置电压Vbias的时钟信号时，其他DUT的输入端均接地，DUT1的电流分别经过时钟电路T1、T2在Im、Ip中测试出来，其中时钟电路T1和T2是反向的，以控制在同一时刻只有一条通路的MOSFET导通，CLK-I为与T1、T2正交的时钟信号，用以对DUT进行充放电，充电电流和放电电流经由不同的通路从Im/Ip中测试出来。在CLK-I输入条件下测得的电容值为：
其中Im0、Ip0是所有DUT均接地时安培计Im、Ip的值。
由于上述QVCM测试电路两个尺寸一样的开关管MOSFET源、漏两端的电容负载完全一致，弥补了CBCM的电荷注入引入的误差缺陷，提高小电容的测量精度，成为前端电容测量的主要测试方法。公告号为CN206369766U的实用新型专利中公开了一种基于QVCM测试方法的测试芯片，该测试芯片将QVCM电路与可寻址测试芯片相结合，克服了普通测试芯片存在的输入信号引起寄生电容以及测试芯片占用面积过大的缺点，使测试芯片面积利用率极大地提高，但是针对前端电容，该测试芯片存在着不能测试不同偏置电压下电容值即C-V曲线、一个待测器件(DUT)仅能测试一个电容项等不足。
发明内容
为了解决上述问题，本发明的目的在于提供一种不同电压偏置下的电容测试方法，利用微分原理方法进行不同等效电压偏置下的电容测试。
本发明的目的还在于提供一种适用于上述电容测试方法的测试芯片，并且利用该测试芯片能完成Cg-g/Cg-b/Cg-sd@Vb三个测试项的测试。
本发明的目的还在于提供一种测试系统，适用于上述不同电压偏置下的电容测试方法。
为了实现上述的目的，本发明的技术方案是：
提供一种不同电压偏置下的电容测试方法，具体包括下述步骤：
步骤a：在等效电压偏置范围内，使用相邻间隔为△V的M个电压分割点等分该等效电压偏置，M为大于1的整数；
步骤b：提供频率为f、振幅为Vstep、中心点为Vbias的方波电压VG，作为充电电压；
步骤c：在每一个电压分割点的充电电压振幅Vstep＝△V、Vbias＝-Vdd～Vdd的条件下测得充电电流I1_1与放电电流I2_1；
步骤d：改变方波电压VG为直流电压Vbias，在此条件下测得背景噪声充电电流I1_2与放电电流I2_2；
步骤e：通过公式计算得出该等效电压偏置下的C(Vbias)；
步骤f：在下一个电压分割点重复步骤b至步骤e，直到所有电压分割点均测量完成；
步骤g：根据每个电压分割点的电压与该电压条件下测试计算得出的电容值，绘制出C-V曲线。
需要说明的是，上述步骤e，利用每个电压分割点测得的数据，计算该等效电压偏置下的C(Vbias)，也可以在步骤f所有电压分割点均测量完成后再进行计算；即，在该不同电压偏置下的电容测试方法中，步骤e、步骤g没有执行先后顺序上的限定。
上述不同电压偏置下的电容测试方法，使用微分原理的测试方法，可以方便地测试计算出不同电压偏置下待测器件的电容值，能够解决目前集成电路芯片前端电容在不同电压偏置下C-V曲线难以得到的技术难题。
提供一种测试芯片，适用于如上所述的一种不同电压偏置下的电容测试方法。
作为优选，所述测试芯片包括寻址电路、QVCM测试电路、不同测试项转换电路和若干连接到各电路的焊盘；QVCM测试电路经过不同测试项转换电路连接到待测器件(DUT)的电流测试端；
利用不同测试项转换电路，能通过同一个测试结构电路对待测器件的三个测试项：门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd@Vb，进行转换测试。
作为优选，所述不同测试项转换电路包括两个MUX21选择器，其中一个MUX21选择器与所有待测器件的衬底B端相连，另一个MUX21选择器与所有待测器件的源极S、漏极D端相连；每个MUX21选择器由两个传输门构成，两个传输门的输出端共同连接到待测器件，其中一个传输门的输入端连接到测试芯片中的VB电压焊盘,另一个传输门的输入端连接到QVCM测试电路的VE端。
作为优选，所述寻址电路至少包括一个译码器和N个MUX21选择器，N的值和待测器件的数量相同，即每个待测器件的栅极连接有一个对应的MUX21选择器。
作为优选，每个MUX21选择器的输出端与一个对应的待测器件连接；每个MUX21选择器有两个输入端，一个输入端用于充电电压输入，另一个输入端通过信号线连接到测试芯片中的禁止焊盘(Disable焊盘)；所述禁止焊盘上的电压与测试芯片中QVCM测试电路输出端(OUT端)电压值相同，使得未被选中的待测器件上无电压偏置，不干扰被选中的待测器件的测试精度。
作为优选，所述译码器的数字信号输入端为X个，X＝log2N，且当log2N不是整数时，则X取比log2N大且差值小于1的整数。
作为优选，所述测试芯片采用两组电源供电，将待测器件左右两边的供电电压分开。
上述测试芯片，一方面，可以适用于上述不同电压偏置下的电容测试方法；该电路经过优化设计可以完成Cg-g/Cg-b/Cg-sd@Vb三个测试项的测试，极大地节省了测试芯片制造成本和测试效率。
提供一种测试系统，包括测试机、探针卡和上述测试芯片；测试机通过探针卡的探针与测试芯片连接并实现测试。
作为优选，所述探针卡上集成有电压产生模块，电压产生模块用于提供充电电压(即方波电压VG和直流电压Vbias)。
上述测试系统：1、适用于上述不同电压偏置下的电容测试方法，且在不改变内部芯片结构的基础上，就可以完成Cg-g/Cg-b/Cg-sd@Vb三个测试项的测试，优化了测试系统，提高了测试效率；2、将电压产生模块集成在探针卡上，不但可以减少测试芯片的片上面积，而且由于探针卡制造工艺相对于集成电路芯片先进工艺更成熟，将电压产生模块集成在探针卡上有利于电压信号更稳定地输出，同时该模块不在测试芯片中制造也可以节约集成电路企业的生产制造成本；3、测试芯片上的待测器件阵列，未被选中进行电容测试的DUT栅极，所连接的焊盘电压与QVCM测试结构输出端加的电压值一样，使其他DUT上无电压偏置不构成完整的电路通路而不干扰被选中DUT的测试以提升测试精度。
附图说明
图1为背景技术中提到的CBCM测试方法原理图。
图2为背景技术中提到的QVCM测试方法原理图。
图3为在某段电压偏置范围内曲线内的微分示意图。
图4为图3中分割点的等效电压偏置示意图。
图5为本发明中测试芯片的主要电路部分的示意图。
图6为本发明中不同测试项转换电路的电路原理图。
图7为利用图6测试待测器件的Cg-g项电容的结构简图。
图8为利用图6测试待测器件的Cg-sd和Cg-b项电容的结构简图。
图9为本发明测试芯片的电路示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
根据微分函数的原理，可以对函数区间进行无限分割，在分割的微小局部可以用直线去近似替代曲线。本发明利用微分原理方法进行不同等效电压偏置下的电容测试。
如图3和图4所示，在某段偏置电压范围内，如Vbias＝(-Vdd～Vdd)范围内，VG频率f＝1MHZ，以△V＝0.1V将等效偏置电压进行有限的、等分的微小分割，一个分割点对应电压的上下△V/2范围内所对应的曲线近似于直线，在此△V电压振幅(Vstep)内测试计算得到电容值，并根据其他若干点的所对应的△V电压振幅内测试计算得到的电容值，可以绘制出一条C-V曲线并得到某个具体电压点所对应的电压值。通过该方法得到电容C-V曲线的方法具体包括以下步骤：
步骤a：在等效电压偏置范围内，使用相邻间隔为△V的M个电压分割点等分该等效电压偏置，M为大于1的整数；
步骤b：提供频率为f，振幅为Vstep，中心点为Vbias的方波电压VG；
步骤c：在每一个电压分割点的充电电压振幅Vstep＝△V、Vbias＝-Vdd～Vdd的条件下测得充电电流I1_1与放电电流I2_1；
步骤d：改变充电电压VG为直流电压Vbias，在此条件下测得背景噪声充电电流I1_2与放电电流I2_2；
步骤e：通过公式计算得出该等效电压偏置下的C(Vbias)；
步骤f：在下一个电压分割点重复步骤b至步骤e，直到所有电压分割点均测量完成；
步骤g：根据每个电压分割点的电压与该电压条件下测试计算得出的电容值，绘制出C-V曲线。
值得注意的是，理论上根据微分的无穷分割原理，Vstep越小所得的C-V曲线越精确。但是实际测量情况下，Vstep越小，充电电压频率不变的条件下，充放电电流也越小，由于QVCM本身存在背景噪声电流，若充放电电流小于背景噪声电流，则精度反而下降。所以Vstep的选取是根据微分原理、充电电压频率以及仿真结果得到的一个经验值，本实施例的Vstep＝0.1V也是综合上述三个方面的因素确定的。在一些实施例中，所述Vstep可根据需求选择调节。
上述不同电压偏置下的电容测试方法，使用微分原理的测试方法，可以方便地测试计算出不同电压偏置下待测器件的电容值，能够解决目前集成电路芯片前端电容在不同电压偏置下C-V曲线难以得到的技术难题。
如图5、图9所示为适用于上述电容测试方法的测试芯片，包括寻址电路、QVCM测试电路、不同测试项转换电路、若干测试器件以及若干连接到各电路的焊盘，QVCM测试电路经过不同测试项转换电路连接到待测器件的电流测试端。
如图6所示，不同测试项转换电路包括两个MUX21选择器，其中一个MUX21选择器与所有待测器件DUT的衬底B端相连，另一个MUX21选择器与所有待测器件DUT的源极S、漏极D端相连；每个MUX21选择器由两个传输门构成，两个传输门的输出端共同连接到待测器件DUT，其中一个传输门的输入端连接到测试芯片中的VB电压焊盘,另一个传输门的输入端连接到QVCM测试电路的VE端。通过该不同测试项转换电路可以控制实现同一个测试结构电路覆盖待测器件的门极总电容Cg-g、待测器件的门极对衬底的电容Cg-b和不同Vb电压偏置下待测器件的门极对源极及漏极的电容Cg-sd@Vb三个测试项的测试。
如图6-8所示，对不同测试项的转换方法如下：定义S、D端MUX21选择器的数字信号为Signal-6；B端MUX21选择器的数字信号为Signal-5，当控制信号为1时，传输门选择连接到VE端，接入电容充放电电路中；当控制信号为0时，传输门选择连接到VB端，VB焊盘的电压值根据测试项具体选择。待测器件的S、D端MUX21选择器中连接VE端的传输门导通、连接VB电压焊盘的传输门断开，B端MUX21选择器中连接VE端的传输门导通、连接VB电压焊盘的传输门断开，此时Signal-6＝1、Signal-5＝1，待测器件的D、S、B端共接到VE端，在D/S/B端测量出Cg-g；待测器件的S、D端MUX21选择器中连接VE端的传输门导通、连接VB电压焊盘的传输门断开，B端MUX21选择器中连接VB端的传输门导通、连接VE端的传输门断开，此时Signal-6＝1、Signal-5＝0，此时DUT的D、S共接到一个测试点，DUT的B端连接到VB端，根据Cg-sd测量时对B端电压的要求，对VB端施加电压VB，在D/S端测量出Cg-sd@VB；待测器件的S、D端MUX21选择器中连接VB端的传输门导通、连接VE端的传输门断开，B端MUX21选择器中连接VE端的传输门导通、连接VB端的传输门断开，此时Signal-6＝0、Signal-5＝1，DUT的D、S共接到一个测试点，DUT的B连接一个测试点，在B端测试点测量出Cg-b。
所述寻址电路至少包括一个译码器、N个MUX21选择器,其中N与待测器件的数量相同。所述译码器的选择也需要根据待测器件的数量，因为译码器是产生地址位的器件，当有N个待测器件时需要N个选址信号输出以选择特定的待测器件用于测试，根据数字电路的基本原理每个数字信号输入有两个状态1或0，生成N个寻址信号则需要译码器数字信号输入端为X个，X＝log2N，且当log2N不是整数时，则X取比log2N大且差值小于1的整数。
如图5所示，本实施例中有8个待测器件，因此需要8个选址信号，8个选址信号可以由log28＝3个地址信号产生，因此选取3×8译码器，所以该寻址电路中包括8个MUX21选择器，这8个MUX21选择器分别与8个待测器件(DUT)的栅极相连，是所述8个待测器件是否工作的选择器，当译码器输出一个选址信号时，则对应着唯一一个待测器件被选中，响应于充电电压VG，该待测器件在构成的等效电压偏置电路中被测试，而其他DUT栅极的MUX21选择器选择与禁止焊盘(Disable)相连，该焊盘上的电压与QVCM测试电路输出端(OUT)加的电压值一样，使其他DUT上无电压偏置不构成完整的电路通路而不干扰被选中DUT的测试以提升测试精度。
如图9所示是本实施例中的整个测试芯片电路示意图：
地址译码器与多个焊盘以及控制DUT是否工作的MUX21选择器相连，地址译码器连接的焊盘包括地址焊盘(Signal-5、Signal-6、Signal-7、Signal-8和Signal-9)和电源焊盘(VDDG和GNDG)。
QVCM时钟输入焊盘Signal-2与QVCM测试电路相连，QVCM测试电路还分别连接：连接在所有DUT衬底B端的MUX21-DUT_B、连接在所有DUT S/D端的MUX21-DUT_SD、充电电流测试焊盘和放电电流测试焊盘。MUX21-DUT_B和MUX21-DUT_SD还与VB焊盘相连，所有的DUT通过MUX21-DUT_B和MUX21-DUT_SD也连接到QVCM测试电路，所有的DUT还与控制其是否工作的MUX21选择器相连。控制DUT是否工作的MUX21选择器还与Signal-1焊盘和Disable焊盘相连，Signal-1焊盘还与外部的电压产生模块的输出端连接。在该测试芯片电路中，控制DUT是否工作的MUX21选择器采用3-8译码器。所述电压产生模块可采用常用的函数发生器实现，也可以采用电路功能模块实现。
电源焊盘VDDE和GNDE为DUT左边的VE部分电路供电，包括QVCM测试电路、MUX21-DUT_B和MUX21-DUT_SD；电源焊盘VDDG和GNDG为DUT右边的VG部分电路供电，包括地址选择器电路。
在上述测试芯片中，采用两组电源供电，是为了将DUT左右两边的供电电压分开，一方面能够确保供电电压的稳定性，另一方面能够满足一些特殊测试条件下，左右两边不同的电源供电电压要求。
通过上述基于QVCM电路的测试芯片，一方面，使用微分原理的测试方法，可以方便地测试计算出不同电压偏置下待测器件的电容值，以精确测量保证C-V曲线的可靠性；另一方面，该电路经过优化设计可以完成Cg-g/Cg-b/Cg-sd@Vb三个测试项的测试，极大地节省了测试芯片制造成本和测试效率。
本实施例还提供一种测试系统，包括待测器件、探针卡、电压产生模块和测试机。探针卡是根据测试芯片的焊盘排布进行定制的一块PCB板，探针卡上集成有测试待测器件的所需电路和若干探针，探针能穿透焊盘表面的薄氧化层，与焊盘之间形成低寄生阻抗实现可靠的欧姆接触。所述测试待测器件的所需电路即指测试芯片上除待测器件外的电路结构，包括寻址电路、QVCM测试电路、不同测试项转换电路和若干焊盘；寻址电路的MUX21选择器，与电压产生模块的输出端连接，电压产生模块采用函数发生器。探针卡用于充当接口，测试机与探针卡相连，探针卡通过探针将待测器件的所需电路与待测器件相连，从而实现测试通路；测试机向待测器件阵列提供激励，并将片上待测器件阵列产生的电信号反馈给测试机。
本实施例还提供一种测试系统，包括测试机、探针卡和所述测试芯片。探针卡是根据测试芯片的焊盘排布进行定制的一块PCB板，探针卡上有若干探针，探针能穿透焊盘表面的薄氧化层，与焊盘之间形成低寄生阻抗实现可靠的欧姆接触。探针卡上还集成有电压产生模块，电压产生模块的输出端与Signal-1焊盘相连，用于提供充电电压。测试机通过探针卡上的探针连接到测试芯片的焊盘上，实现测试机、探针卡、测试芯片三者之间的电学通路，从而进行不同等效电压偏置下的电容测试。
上述测试系统，一方面适用于上述不同电压偏置下的电容测试方法，且在不改变内部芯片电路结构的基础上，就可以完成Cg-g/Cg-b/Cg-sd@Vb三个测试项的测试，优化了测试系统，提高了测试效率；另一方面，将充电电压VG的电压产生模块集成在探针卡上，不但可以减少测试芯片的片上面积，而且由于探针卡制造工艺相对于集成电路芯片先进工艺更成熟，将电压产生模块集成在探针卡上有利于电压信号更稳定地输出，同时该模块不在测试芯片中制造也可以节约集成电路企业的生产制造成本。
最后，需要注意的是，以上列举的仅是本发明的具体实施例。显然，本发明不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形，均应认为是本发明的保护范围。
Claims (7)
1.一种测试芯片，其特征在于，适用于一种不同电压偏置下的电容测试方法，所述方法具体包括下述步骤：
步骤a：在等效电压偏置范围内，使用相邻间隔为△V 的M个电压分割点等分该等效电压偏置，M为大于1的整数；
步骤b：提供频率为f、振幅为Vstep、中心点为Vbias的方波电压VG，作为充电电压；
步骤c：在每一个电压分割点的充电电压振幅Vstep=△V、Vbias=-Vdd~Vdd的条件下测得充电电流I1_1与放电电流I2_1；
步骤d：改变方波电压VG为直流电压Vbias，在此条件下测得背景噪声充电电流I1_2与放电电流I2_2；
步骤e：通过公式 ，计算得出该等效电压偏
置下的C(Vbias)；
步骤f：在下一个电压分割点重复步骤b至步骤e，直到所有电压分割点均测量完成；
步骤g：根据每个电压分割点的电压与该电压条件下测试计算得出的电容值，绘制出C-V曲线；
所述测试芯片包括寻址电路、QVCM测试电路、不同测试项转换电路和若干连接到各电路的焊盘；QVCM测试电路经过不同测试项转换电路连接到待测器件的电流测试端；利用不同测试项转换电路，能通过同一个测试结构电路对待测器件的三个测试项：门极总电容Cg-g、门极对衬底的电容Cg-b和衬底电压下门极对源极及漏极的电容Cg-sd@Vb，进行转换测试；
所述不同测试项转换电路包括两个MUX21选择器，其中一个MUX21选择器与所有待测器件的衬底B端相连，另一个MUX21选择器与所有待测器件的源极S、漏极D端相连；
每个MUX21选择器由两个传输门构成，两个传输门的输出端共同连接到待测器件，其中一个传输门的输入端连接到测试芯片中的VB电压焊盘,另一个传输门的输入端连接到QVCM测试电路的VE端；
所述QVCM测试电路还连接：QVCM时钟输入焊盘、充电电流测试焊盘和放电电流测试焊盘；
所述寻址电路至少包括一个译码器和N个MUX21选择器，N的值和待测器件的数量相同，即每个MUX21选择器的输出端与一个对应的待测器件连接，用于控制待测器件是否工作；每个MUX21选择器有两个输入端，一个输入端用于充电电压输入，另一个输入端通过信号线连接到测试芯片中的禁止焊盘。
2.根据权利要求1所述的一种测试芯片，其特征在于，每个待测器件的栅极连接有一个对应的寻址电路中的MUX21选择器。
3.根据权利要求1所述的一种测试芯片，其特征在于，所述禁止焊盘上的电压与测试芯片中QVCM测试电路输出端电压值相同，使得未被选中的待测器件上无电压偏置，不干扰被选中的待测器件的测试精度。
4.根据权利要求1所述的一种测试芯片，其特征在于，所述译码器的数字信号输入端为X个，X=log2N，且当log2N不是整数时，则X取比log2N大且差值小于1的整数。
5.根据权利要求1所述的一种测试芯片，其特征在于，所述测试芯片采用两组电源供电，将待测器件左右两边的供电电压分开。
6.一种测试系统，其特征在于，包括测试机、探针卡和如权利要求1至5中任意一项所述的测试芯片；测试机通过探针卡与测试芯片连接并实现测试。
7.根据权利要求6所述的一种测试系统，其特征在于，所述探针卡上集成有电压产生模块，电压产生模块用于提供充电电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2017114865388 | 2017-12-30 | ||
| CN201711486538 | 2017-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109991526A CN109991526A (zh) | 2019-07-09 |
| CN109991526B true CN109991526B (zh) | 2024-05-03 |
Family
ID=67128844
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821949132.9U Active CN209327519U (zh) | 2017-12-30 | 2018-11-23 | 一种测试芯片及系统 |
| CN201811413014.0A Active CN109991526B (zh) | 2017-12-30 | 2018-11-23 | 不同电压偏置下的电容测试方法及其测试芯片、系统 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821949132.9U Active CN209327519U (zh) | 2017-12-30 | 2018-11-23 | 一种测试芯片及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN209327519U (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114646813A (zh) * | 2022-05-13 | 2022-06-21 | 之江实验室 | 一种光电二极管结电容测量装置及方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08285901A (ja) * | 1995-04-13 | 1996-11-01 | Nippon Telegr & Teleph Corp <Ntt> | 電圧測定方法及び電圧測定装置 |
| KR19990025314A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 디바이스 핀을 이용하여 반도체 장치의 내부 전압을 측정하기위한 회로 |
| CN101655526A (zh) * | 2009-09-10 | 2010-02-24 | 复旦大学 | 一种快速电压扫描测量铁电薄膜微分电容的方法 |
| CN102072989A (zh) * | 2010-11-03 | 2011-05-25 | 北京普源精电科技有限公司 | 一种具有电容测量功能的测量装置 |
| CN102368683A (zh) * | 2010-12-16 | 2012-03-07 | 中国科学院电子学研究所 | 一种低功耗微弱信号放大整形电路 |
| CN102435862A (zh) * | 2011-10-29 | 2012-05-02 | 中北大学 | 微小电容的测试方法 |
| CN205544931U (zh) * | 2016-03-16 | 2016-08-31 | 豪威科技(上海)有限公司 | 衬底偏置电路、倍压器以及包含所述倍压器的系统 |
| CN106771954A (zh) * | 2017-03-09 | 2017-05-31 | 广州市昆德科技有限公司 | 对pn结进行自动测量的电容电压特性测试仪及其测试方法 |
| CN206369766U (zh) * | 2016-12-26 | 2017-08-01 | 杭州广立微电子有限公司 | 基于qvcm电路的电容测试芯片 |
| CN206542391U (zh) * | 2017-02-23 | 2017-10-03 | 广州芯世物信息科技有限公司 | 一种电荷泵 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866499B2 (en) * | 2009-08-27 | 2014-10-21 | Analog Devices, Inc. | System and method for measuring capacitance |
-
2018
- 2018-11-23 CN CN201821949132.9U patent/CN209327519U/zh active Active
- 2018-11-23 CN CN201811413014.0A patent/CN109991526B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08285901A (ja) * | 1995-04-13 | 1996-11-01 | Nippon Telegr & Teleph Corp <Ntt> | 電圧測定方法及び電圧測定装置 |
| KR19990025314A (ko) * | 1997-09-11 | 1999-04-06 | 윤종용 | 디바이스 핀을 이용하여 반도체 장치의 내부 전압을 측정하기위한 회로 |
| CN101655526A (zh) * | 2009-09-10 | 2010-02-24 | 复旦大学 | 一种快速电压扫描测量铁电薄膜微分电容的方法 |
| CN102072989A (zh) * | 2010-11-03 | 2011-05-25 | 北京普源精电科技有限公司 | 一种具有电容测量功能的测量装置 |
| CN102368683A (zh) * | 2010-12-16 | 2012-03-07 | 中国科学院电子学研究所 | 一种低功耗微弱信号放大整形电路 |
| CN102435862A (zh) * | 2011-10-29 | 2012-05-02 | 中北大学 | 微小电容的测试方法 |
| CN205544931U (zh) * | 2016-03-16 | 2016-08-31 | 豪威科技(上海)有限公司 | 衬底偏置电路、倍压器以及包含所述倍压器的系统 |
| CN206369766U (zh) * | 2016-12-26 | 2017-08-01 | 杭州广立微电子有限公司 | 基于qvcm电路的电容测试芯片 |
| CN206542391U (zh) * | 2017-02-23 | 2017-10-03 | 广州芯世物信息科技有限公司 | 一种电荷泵 |
| CN106771954A (zh) * | 2017-03-09 | 2017-05-31 | 广州市昆德科技有限公司 | 对pn结进行自动测量的电容电压特性测试仪及其测试方法 |
Non-Patent Citations (3)
| Title |
|---|
| All Regimes Parasitic Capacitances Extraction Using a Multi-Channel CBCM Technique;Peiyong Zhang;《IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING》;第30卷(第2期);第121-125页 * |
| Gate Capacitance Measurement Using a Self-Differential Charge-Based Capacitance Measurement Method;Peiyong Zhang;《IEEE ELECTRON DEVICE LETTERS》;第36卷(第12期);第1271-1273页 * |
| 基于CBCM方法的MOSFET寄生电容测量方法设计;万青;《中国优秀硕士学位论文全文数据库 信息科技辑》;正文第9-35页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN209327519U (zh) | 2019-08-30 |
| CN109991526A (zh) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9632126B2 (en) | Circuit of measuring leakage current in a semiconductor integrated circuit | |
| US10725102B2 (en) | Addressable test chip with sensing circuit | |
| US7397259B1 (en) | Method and apparatus for statistical CMOS device characterization | |
| US7443186B2 (en) | On-wafer test structures for differential signals | |
| US7126359B2 (en) | Device monitor for RF and DC measurement | |
| US8779790B2 (en) | Probing structure for evaluation of slow slew-rate square wave signals in low power circuits | |
| US8860455B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
| CN109991526B (zh) | 不同电压偏置下的电容测试方法及其测试芯片、系统 | |
| US20240175920A1 (en) | Benchmark circuit on a semiconductor wafer and method for operating the same | |
| CN208399596U (zh) | 一种基于电荷的电容测量装置 | |
| US7106073B1 (en) | Method and system for area efficient charge-based capacitance measurement | |
| KR0180062B1 (ko) | 반도체 집적회로 | |
| EP3201639A1 (en) | In-die transistor characterization in an ic | |
| US9194909B2 (en) | Single level of metal test structure for differential timing and variability measurements of integrated circuits | |
| US10145896B2 (en) | Electronic device, performance binning system and method, voltage automatic calibration system | |
| EP2413149A1 (en) | Capacitance measurement in microchips | |
| US6777708B1 (en) | Apparatus and methods for determining floating body effects in SOI devices | |
| JP2001083214A (ja) | 半導体集積回路およびその特性測定方法 | |
| US8729954B2 (en) | MOFSET mismatch characterization circuit | |
| CN106249034B (zh) | 一种用于协同动态电压频率调整系统的片上电压降报警器 | |
| Zhang et al. | Gate capacitance measurement using a self-differential charge-based capacitance measurement method | |
| CN103197222B (zh) | 晶体管漏电流的测试方法 | |
| Baruch et al. | A simple system for on-die measurement of atto-Farad capacitance | |
| US20060109021A1 (en) | Method for modeling inductive effects on circuit performance | |
| CN206369766U (zh) | 基于qvcm电路的电容测试芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant before: Semitronix Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |