KR100991408B1 - 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치 - Google Patents

테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치 Download PDF

Info

Publication number
KR100991408B1
KR100991408B1 KR1020077021630A KR20077021630A KR100991408B1 KR 100991408 B1 KR100991408 B1 KR 100991408B1 KR 1020077021630 A KR1020077021630 A KR 1020077021630A KR 20077021630 A KR20077021630 A KR 20077021630A KR 100991408 B1 KR100991408 B1 KR 100991408B1
Authority
KR
South Korea
Prior art keywords
voltage
under measurement
transistors
transistor
gate
Prior art date
Application number
KR1020077021630A
Other languages
English (en)
Other versions
KR20070120964A (ko
Inventor
시게토시 스가와
아키노부 테라모토
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20070120964A publication Critical patent/KR20070120964A/ko
Application granted granted Critical
Publication of KR100991408B1 publication Critical patent/KR100991408B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전기적으로 병렬로 설치된 복수의 피측정 트랜지스터와, 각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부와, 선택부가 순차적으로 선택한 피측정 트랜지스터의 소스 전압을 순차적으로 출력하는 출력부를 구비한 테스트용 회로를 제공한다.

Description

테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및 표시장치{TESTING CIRCUIT, WAFER, MEASURING APPARATUS, DEVICE MANUFACTURING METHOD AND DISPLAY DEVICE}
본 발명은, 반도체 회로 등 복수의 전자 디바이스가 형성되는 웨이퍼, 이 웨이퍼의 전기적 특성을 측정하는 측정장치, 해당 웨이퍼의 전기적 특성의 불균형에 따라 전자 디바이스를 선별하는 디바이스 제조방법 및 해당 전기적 특성의 불균형을 표시하는 표시장치에 관한 것이다. 특히, 본 발명은 TEG(Test Element Group) 등의 테스트용 회로를 설치한 웨이퍼에 관한 것이다.
최근, 반도체 소자의 물리적인 치수의 미세화가 현저하다. 또, 소자의 미세화와 함께 소자의 특성에 영향을 미치는 결함 치수도 감소하고 있다. 이러한 반도체 소자 및 결함의 미세화에 의해 소자 특성의 불균형이 증대하고 있으며 회로 제조시 문제가 되고 있다. 예를 들어, MOS 트랜지스터의 역치 전압, 전류 전압 특성 등의 불균형 크기가 회로 전체의 신뢰성 및 회로 제조시의 수율에 크게 기여하고 있다.
또한, 상술한 통계적 불균형에 더하여 1만 ~ 100만 개에 몇 개의 비율로 발생하는 비트(bit) 불량, 스폿(spot) 불량 등의 국소적인 불량도 회로의 신뢰성, 수 율을 지배하는 원인이 되며 회로 제조시의 과제가 되고 있다.
디바이스의 신뢰성 및 제조시 수율을 향상시키는 방법으로 소자 특성의 불균형에 따라 회로 설계를 행하는 것을 생각할 수 있다. 즉, 해당 불균형을 허용하는 설계를 함으로써 디바이스의 신뢰성 및 수율을 향상시킬 수 있다.
종래에는 소자 불균형을 측정하는 방법으로 복수의 반도체 회로를 형성하는 웨이퍼에 복수의 TEG를 설치해 각 TEG에 포함되는 복수의 단체 소자의 특성을 평가하는 방법이 알려져 있다. 즉, TEG에 포함되는 단체 소자를 회로의 실 동작시에 사용되는 소자와 동일한 프로세스(process)로 형성해 TEG에 포함되는 단체 소자의 특성의 불균형을 바탕으로 실 동작 소자의 특성의 불균형을 추정하고 있다.
관련 특허 문헌 등은 현재 인식하고 있지 않기 때문에 이에 관한 기재를 생략한다.
[발명이 해결하고자 하는 과제]
하지만, 종래의 TEG는 TEG에 포함되는 동일 프로세스, 동일 디바이스 사이즈의 단체 소자가 웨이퍼 내에 수십 개 정도 밖에 설치되어 있지 않고, 다수 소자의 특성을 측정할 수 없으며, 특성의 불균형을 정밀도 좋게 평가할 수 없었다. 이 때문에 종래의 디바이스 설계에서는 불균형의 허용도를 과도하게 고려한 설계(워스트 케이스(wortst case) 설계)를 행할 필요가 있다. 그 결과, 소자의 면적 효율이 악화되어 회로의 제조 비용이 증대하는 문제가 발생하고 있다. 또, 미세화가 진행되는 최근의 반도체 소자는 이러한 워스트 케이스 설계로는 회로를 설계할 수 없는 경우가 있다.
또한, 종래의 TEG는 실 동작 회로에서 국소적으로 발생하는 불량 원인을 특정할 수 없다. 이 때문에 국소적으로 발생하는 불량의 특정은 모든 제조공정을 행한 후 실 동작 회로를 평가해 특정할 필요가 있어 많은 비용과 시간을 필요로 했었다.
이 때문에 본 발명은 상술한 과제를 해결할 수 있는 웨이퍼, 측정장치, 디바이스 제조방법 및 표시장치를 제공하는 것을 목적으로 한다. 이 목적은 청구범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또 종속항은 본 발명의 다른 유리한 구체적인 예를 규정한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해서 본 발명의 제1 형태에서는, 복수의 전자 디바이스 및 테스트용 회로가 형성되는 웨이퍼에 있어서, 테스트용 회로가 전기적으로 병렬로 설치된 복수의 피측정 트랜지스터와, 각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부와, 선택부를 순차적으로 선택한 피측정 트랜지스터의 소소 전압을 순차적으로 출력하는 출력부를 갖는 웨이퍼를 제공한다.
테스트용 회로는 복수의 피측정 트랜지스터와 대응해서 설치되며 대응하는 피측정 트랜지스터의 소스 드레인 간의 전류를 규정하는 복수의 전류원과, 복수의 피측정 트랜지스터와 대응해서 설치되며 미리 정해진 게이트 전압을 각각 대응하는 피측정 트랜지스터 게이트 단자에 인가하는 복수의 게이트 전압 제어부를 더 구비하고, 출력부는 선택부가 순차적으로 선택한 피측정 트랜지스터의 소스 전압을 순차적으로 출력할 수 있다.
복수의 피측정 트랜지스터는 웨이퍼 면 내에서 직교하는 행 방향 및 열 방향에 따라 각각이 전기적으로 병렬로 설치되며, 선택부는 행 방향의 피측정 트랜지스터 위치를 선택하는 행 방향 선택부와 열 방향의 피측정 트랜지스터 위치를 선택하는 열 방향 선택부를 구비할 수 있다.
행 방향 선택부 및 열 방향 선택부는 공급받은 선택신호를 피측정 트랜지스터 위치를 나타내는 위치 신호로 변환하는 디코더(decoder) 또는 쉬프트 레지스터(shift register) 등의 회로를 각각 가질 수 있다. 테스트용 회로는 복수의 피측정 트랜지스터와 대응해 설치되어 대응하는 피측정 트랜지스터의 소스 전압을 드레인 단자에 수취하는 복수의 열 방향 선택 트랜지스터와, 피측정 트랜지스터가 설치되는 행 방향 위치별로 설치되어 각각의 행 방향의 위치에 설치된 열 방향 선택 트랜지스터의 소스 전압을 특성 측정부에 공급할지 안할지를 선택하는 복수의 열 방향 선택 트랜지스터를 더 구비하고, 열 방향 선택부는 열 방향의 위치별로 복수의 열 방향 선택 트랜지스터를 순차적으로 온 상태로 제어하고 행 방향 선택부는 복수의 행 방향 선택 트랜지스터를 순차적으로 온 상태로 제어할 수 있다.
전류원은 행 방향에서 거의 동일한 위치에 설치되는 복수의 피측정 트랜지스터에 대해 공통으로 설치될 수 있다. 복수의 피측정 트랜지스터는 행 방향의 위치별로 미리 설정된 프로세스 룰, 디바이스 사이즈로 형성되어도 된다.
테스트용 회로의 각각의 게이트 전압 제어부는 피측정 트랜지스터의 게이트 단자와 접속되는 PN 접합을 갖는 스위치용 트랜지스터를 구비며 스위치용 트랜지스터는 피측정 트랜지스터를 온 상태로 하는 게이트 전압과 피측정 트랜지스터를 오프 상태로 하는 게이트 전압을 피측정 트랜지스터에 순차적으로 인가할 수 있다.
테스트용 회로는 반도체 회로 간의 경계에 설치되어도 된다. 복수의 반도체 회로와 대응해 테스트용 회로를 복수 개 구비하고, 각각의 테스트용 회로는 대응하는 반도체 회로의 내부에 설치될 수 있다. 또한, 복수의 테스트용 회로만을 웨이퍼 내에 설치할 수 있다.
본 발명의 제2 형태에서는, 상술한 제1 형태의 웨이퍼의 전기적 특성을 측정하는 측정장치에 있어서, 각각의 게이트 전압 제어부에 대응하는 피측정 트랜지스터를 온 상태로 제어하는 게이트 전압을 대응하는 피측정 트랜지스터의 게이트 단자에 인가시키는 게이트 제어부와, 각각의 피측정 트랜지스터의 게이트 전압 및 출력부가 출력하는 각각의 소스 전압을 바탕으로 각각의 피측정 트랜지스터의 역치 전압을 산출하는 특성 측정부를 구비하는 측정장치를 제공한다.
측정장치는 각각의 전류원에 거의 동일한 소스드레인 간의 전류를 생성시키는 전류 제어부를 더 구비하며, 특성 측정부는 각각의 피측정 트랜지스터의 역치 전압의 불균형을 산출할 수 있다.
측정장치는 각각의 전류원이 생성하는 소스 드레인 간의 전류를 순차적으로 변화시키는 전류 제어부를 더 구비하며, 특성 측정부는 각각의 피측정 트랜지스터에 대해 전류 제어부가 순차적으로 변화시키는 소스 드레인 간의 전류별로 소스 전압을 측정해 각각의 피측정 트랜지스터의 전류 전압 특성을 산출할 수 있다.
본 발명의 제3 형태에서는, 제1 형태에 관한 웨이퍼의 전기적 특성을 측정하는 측정장치에 있어서, 각각의 스위치용 트랜지스터에 대응하는 피측정 트랜지스터를 온 상태로 하는 게이트 전압과 피측정 트랜지스터를 오프 상태로 하는 게이트 전압을 피측정 트랜지스터에 순차적으로 인가시키는 게이트 제어부와, 각각의 피측정 트랜지스터에 대해 온 상태일 때의 소스 전압과 온 상태에서 오프 상태로 전환되고 소정의 시간이 경과한 후의 소스 전압을 측정해 소스 전압 변화를 바탕으로 PN 접합의 리크 전류를 산출하는 특성 측정부를 구비하는 측정장치를 제공한다.
본 발명의 제 4 형태에서는, 복수의 전자 디바이스 및 테스트용 회로가 형성되는 웨이퍼에 있어서, 테스트용 회로가 전기적으로 병렬로 설치된 복수의 피측정 트랜지스터와 복수의 피측정 트랜지스터와, 대응해서 설치되어 대응하는 피측정 트랜지스터 게이트 단자에 소정의 게이트 전압을 인가하는 복수의 게이트 전압 제어부와, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 소스 단자 및 드레인 단자에 전압을 인가해 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 거의 일정하게 제어하는 복수의 전압 인가부와, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 소스 단자 및 드레인 단자에서 출력되는 게이트 리크 전류를 적분하는 적분용량과, 각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부와, 선택부가 순차적으로 선택하는 피측정 트랜지스터에 대응하는 적분용량의 전압을 순차적으로 출력하는 출력부를 갖는 웨이퍼를 제공한다.
테스트용 회로는 각각의 피측정 트랜지스터의 게이트 절연막에 전기적 스트레스를 인가하는 스트레스 인가부와 스트레스 인가부가 전기적 스트레스를 인가한 후에 피측정 트랜지스터의 소스 단자 및 드레인 단자와 적분용량을 전기적으로 접속하는 스위치부를 더 구비할 수 있다.
전압 인가부는 피측정 트랜지스터의 소스 단자 및 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압이 공급되고 소스 단자가 스위치부를 통해 피측정 트랜지스터의 소스 단자 및 드레인 단자에 접속되어 드레인 단자가 적분용량에 접속되는 NMOS 트랜지스터와, NMOS 트랜지스터와 병렬로 설치되어 피측정 트랜지스터의 소스 단자 및 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압이 공급되고 드레인 단자가 스위치부를 통해 피측정 트랜지스터의 소스 단자 및 드레인 단자에 접속되어 소스 단자가 적분용량에 접속되는 PMOS 트랜지스터를 구비할 수 있다.
스위치부는 피측정 트랜지스터의 소스 단자 및 드레인 단자를 스트레스 인가부에 접속할지 안할지를 스위칭하는 제1 스위치와 피측정 트랜지스터의 소스 단자 및 드레인 단자를 적분용량에 접속할지 안할지를 스위칭하는 제2 스위치를 구비할 수 있다.
본 발명의 제5 형태에서는, 제4 형태의 웨이퍼의 특성을 측정하는 측정장치에 있어서, 게이트 전압 제어부에서 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가시켜 전압 인가부에서 피측정 트랜지스터의 게이트 절연막에 인가되는 전계를 거의 일정하게 제어시키는 제어부와 소정 기간 동안 출력부가 출력하는 전압의 변화량을 바탕으로 각각의 피측정 트랜지스터의 게이트 리크 전류를 산출하는 특성 측정부를 구비하는 측정장치를 제공한다.
제어부는 게이트 전압 제어부에 약 0V의 게이트 압력과 정(正) 또는 부(負)의 전압값의 게이트 전압을 순차적으로 피측정 트랜지스터에 인가시키고, 특성 측정부는 선택부가 선택한 피측정 트랜지스터에 약 0V의 게이트 전압이 인가된 상태에서 소정 기간 동안 출력부가 출력하는 전압의 변화량을 바탕으로 백그라운드 전류의 제1 전류값을 산출하고, 해당 피측정 트랜지스터에 정 또는 부의 전압값의 게이트 전압이 인가된 상태에서 소정 기간 동안 출력부가 출력하는 전압의 변화량을 바탕으로 백그라운드 전류와 게이트 리크 전류의 합인 제2 전류값을 산출하고, 제1 전류값과 제2 전류값의 편차를 바탕으로 해당 피측정 트랜지스터의 게이트 리크 전류의 전류값을 산출할 수 있다.
본 발명의 제6 형태에서는, 웨이퍼 상에 복수의 전자 디바이스를 형성하는 디바이스 제조방법에 있어서, 웨이퍼 상에 복수의 전자 디바이스를 형성하는 단계와, 웨이퍼 상에 복수의 테스트용 회로를 형성하는 단계와, 복수의 테스트용 회로의 전기적 특성을 측정하는 단계와, 복수의 테스트용 회로가 설치된 위치와 각각의 테스트용 회로의 전기적 특성을 바탕으로 각각의 전자 디바이스의 양호 여부를 판정하는 단계를 구비하는 디바이스 제조방법을 제공한다.
테스트용 회로를 형성하는 단계는, 전기적으로 병렬로 설치된 복수의 피측정 트랜지스터를 각각의 테스트용 회로에 대해 형성하는 단계와, 각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부를 각각의 테스트용 회로에 대해 형성하는 단계와, 선택부가 순차적으로 선택한 피측정 트랜지스터의 소스 전압을 순차적으로 출력하는 출력부를 각각의 테스트용 회로에 대해 형성하는 단계를 구비할 수 있다.
테스트용 회로를 형성하는 단계는, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 소스 드레인 간의 전류를 규정하는 복수의 전류원을 각각의 테스트용 회로에 대해 형성하는 단계와, 복수의 피측정 트랜지스터와 대응해서 설치되어 미리 정해진 게이트 압력을 각각 대응하는 피측정 트랜지스터의 게이트 단자에 인가하는 복수의 게이트 전압 제어부를 각각의 테스트용 회로에 대해 형성하는 단계를 더 구비할 수 있다.
전기적 특성을 특정하는 단계는, 각각의 테스트용 회로에 대해 선택부가 순차적으로 선택한 피측정 트랜지스터의 소스 전압을 출력부에 순차적으로 출력시키는 단계와, 각각의 테스트용 회로에 대해 각각의 게이트 전압 제어부에서 대응하는 피측정 트랜지스터를 온 상태로 제어하는 게이트 전압을 대응하는 피측정 트랜지스터의 게이트 단자에 인가시키는 단계와, 각각의 테스트용 회로에 대해 각각의 피측정 트랜지스터의 게이트 전압 및 출력부가 출력하는 각각의 소스 전압을 바탕으로 각각의 피측정 트랜지스터의 역치 전압을 산출하는 단계를 구비할 수 있다.
테스트용 회로를 형성하는 단계는, 전기적으로 병렬로 설치된 복수의 피측정 트랜지스터를 각각의 테스트용 회로에 대해 형성하는 단계와, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가하는 복수의 게이트 전압 제어부를 각각의 테스트용 회로에 형성하는 단계와, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 소스 단자 및 드레인 단자에 전압을 인가해 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 거의 일정하게 제어하는 복수의 전압 인가부를 각각의 테스트용 회로에 대해 형성하는 단계와, 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 피측정 트랜지스터의 소스 단자 및 드레인 단자에서 출력되는 게이트 리크 전류를 적분하는 복수의 적분용량을 각각의 테스트용 회로에 대해 형성하는 단계와, 각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부를 각각의 테스트용 회로에 대해 형성하는 단계와, 선택부가 순차적으로 선택하는 피측정 트랜지스터에 대응하는 적분용량의 전압을 순차적으로 출력하는 출력부를 각각의 테스트용 회로에 대해 형성하는 단계를 구비할 수 있다.
전기적 특성을 측정하는 단계는, 각각의 테스트용 회로에 대해 게이트 전압 제어부에서 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가시켜 전압 인가부에서 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 거의 일정하게 제어시키는 단계와, 각각의 테스트용 회로에 대해 소정의 기간 동안 출력부가 출력하는 전압의 변화량을 바탕으로 각각의 피측정 트랜지스터의 게이트 리크 전류를 산출하는 단계를 구비할 수 있다.
본 발명의 제7 형태에서는, 웨이퍼에 설치된 복수의 피측정 트랜지스터의 역치 전압의 불균형을 표시하는 표시장치에 있어서, 각각의 피측정 트랜지스터의 역치 전압을 측정하는 측정장치와, 측정장치가 측정한 피측정 트랜지스터의 역치 전압과 웨이퍼 면 내의 각각의 피측정 트랜지스터의 위치를 대응시켜 격납(格納)하는 격납부와, 웨이퍼 면 내와 대응하는 표시면에 각각의 피측정 트랜지스터의 위치와 대응하는 좌표에 각각의 피측정 트랜지스터의 역치 전압의 전압값에 따른 특성 정보를 표시하는 표시부를 구비하는 표시장치를 제공한다.
표시부는 각각의 피측정 트랜지스터와 대응하는 표시면의 좌표에 각각의 역치 전압의 전압값에 따른 명도를 갖는 특성 정보를 표시할 수 있다. 표시부는 각각의 피측정 트랜지스터와 대응하는 표시면의 좌표에 각각의 리크 전류의 전류값에 따른 색상을 갖는 특성 정보를 표시할 수 있다.
본 발명의 제8 형태에서는, 웨이퍼에 설치된 복수의 피측정 트랜지스터의 리크 전류의 불균형을 표시하는 표시장치에 있어서, 각각의 피측정 트랜지스터의 리크 전류를 측정하는 측정장치와, 측정장치가 측정한 피측정 트랜지스터 리크 전류와 웨이퍼 면 내의 각각의 피측정 트랜지스터 위치를 대응시켜 격납하는 격납부와 웨이퍼 면 내와 대응하는 표시면에 각각의 피측정 트랜지스터의 위치와 대응하는 좌표에 각각의 피측정 트랜지스터의 리크 전류의 전류값에 따른 특정 정보를 표시하는 표시부를 구비하는 표시장치를 제공한다.
또한 상기의 발명 개요는 본 발명의 필요한 특징 전부를 열거한 것이 아니며 이들 특징군의 서브 콤비네이션(sub combination)도 또한 발명이 될 수 있다.
[발명의 효과]
본 발명에 따르면 웨이퍼 면 내에 설치된 다수의 피측정 트랜지스터의 역치 전압, 전류 전압 특성, 리크 전류의 불균형을 높은 정밀도 및 단시간에 측정할 수 있다. 또, 웨이퍼 면 내의 특성의 불균형의 분포를 표시해 결함 개소의 특정과 원인 해석을 용이하게 할 수 있다.
도 1은 본 발명의 실시형태에 관한 측정장치(100)의 구성을 도시한 도면이다.
도 2는 웨이퍼(500)의 표면의 일례를 도시한 도면이다.
도 3은 테스트용 회로(300)의 회로 레이아웃(layout)의 일례를 도시한 도면이다.
도 4는 영역(330)의 회로 구성의 일례를 도시한 도면이다.
도 5는 각각의 피측정 트랜지스터(314)의 역치 전압을 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트이다.
도 6은 피측정 트랜지스터(314) 역치 전압의 불균형의 일례를 도시한 도면이다.
도 7은 표시장치(18)의 표시부가 표시하는 역치 전압의 불균형을 도시한 도면이다.
도 8은 각각의 피측정 트랜지스터(314)의 전류 전압 특성을 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트이다.
도 9는 각각의 셀(310)의 PN 접합 리크 전류를 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트이다.
도 10은 게이트 리크 전류 측정 영역(370)에 배치되는 하나의 셀(310)의 회로 구성의 일례를 도시한 도면이다.
도 11은 피측정 트랜지스터(372)의 게이트 리크 전류를 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트이다.
도 12는 게이트 리크 전류 측정 영역(370)의 회로 구성의 다른 예를 도시한 도면이다.
도 13은 표시장치(18)의 표시부가 표시하는 게이트 리크 전류의 불균형을 도시한 도면이다.
도 14는 웨이퍼(500) 상에 복수의 전자 디바이스(510)를 형성하는 디바이스 제조방법의 일례를 나타내는 플로우 차트이다.
[부호의 설명]
10 테스트 헤드(test head) 12 ADC
14 제어부 16 특성 측정부
18 표시장치 100 측정장치
300 테스트용 회로 302 행 방향 선택부
304 열 방향 선택부 306 행 방향 선택 트랜지스터
310 셀 312 스위치용 트랜지스터
314 피측정 트랜지스터 316 열 방향 트랜지스터
318 전류원 320 출력부
330 영역 370 게이트 리크 전류 측정 영역
371 게이트 전압 제어부 372 피측정 트랜지스터
374 제1 스위치 376 제2 스위치
378,380 리셋용 트랜지스터 382 전압 인가부
384 NMOS 트랜지스터 386 PMOS 트랜지스터
388 적분용량 390 출력용 트랜지스터
392 열 방향 트랜지스터 394 스트레스 인가부
395,397 트랜지스터 396 열 방향 선택 트랜지스터
500 웨이퍼 510 전자 디바이스
이하, 발명의 실시형태를 통해 본 발명을 설명하지만, 이하의 실시형태는 청구범위에 관한 발명을 한정하는 것이 아니며, 또한 실시형태에서 설명하는 특징의 조합 전부가 발명의 해결 수단에 필수적인 것으로 한정하지는 않는다
도 1은 본 발명의 실시형태에 관한 측정장치(100)의 구성을 도시한 도면이다. 측정장치(100)는 복수의 전자 디바이스가 형성되는 웨이퍼(500)의 전기적 특성을 측정하는 장치이며, 테스트 헤드(10), ADC(12), 제어부(14), 특성 측정부(16) 및 표시장치(18)를 구비한다.
테스트 헤드(10)는 웨이퍼(500)에 설치되는 테스트용 회로와 전기적으로 접속되어 해당 테스트용 회로와 신호의 주고 받는다. 제어부(14)는 테스트 헤드(10)를 통해 웨이퍼(500)의 테스트용 회로를 제어한다. ADC(12)는 테스트 헤드(10)를 통해 웨이퍼(500)의 테스트용 회로가 출력하는 신호를 디지털 데이터로 변환한다.
특성 측정부(16)는 ADC(12)가 출력하는 디지털 데이터를 바탕으로 웨이퍼(500)의 테스트용 회로의 전기적 특성을 측정한다. 예를 들어, 특성 측정부(16)는 이 테스트용 회로에 포함되는 각각의 피시험 트랜지스터의 역치 전압, 전류 전압 특성, 리크 전류 등을 측정한다.
표시장치(18)는 각 피시험 트랜지스터의 전기적 특성을 표시한다. 예를 들어, 표시장치(18)는 각 피시험 트랜지스터의 역치 전압의 전압값에 따른 특성 정보 를 표시장치(18)의 표시면에서 각 피시험 트랜지스터에 대응하는 좌표에 표시한다.
　도 2는 웨이퍼(500) 표면의 일례를 도시한 도면이다. 웨이퍼(500)의 표면에는 복수의 전자 디바이스(510)와 테스트용 회로(300)가 형성된다. 전자 디바이스(510)는 실 동작 디바이스로 출하되어야 하는 디바이스이다. 테스트용 회로(300)는 전자 디바이스(510)별로 전자 디바이스(510) 내부에 설치될 수 있다. 또 다른 예에서는, 웨이퍼(500) 표면에 복수의 테스트용 회로(300)만을 형성할 수 있다. 또 다른 예에서는, 도 2에 도시된 바와 같이, 각 전자 디바이스(510)의 경계별로 설치될 수 있다.
도 3은 테스트용 회로(300)의 회로 레이아웃의 일례를 도시한 도면이다. 테스트용 회로(300)는 동일 또는 복수의 프로세스 룰, 디바이스 사이즈로 형성한 복수의 피측정 트랜지스터가 설치되는 영역(330)과 게이트 리크 전류 측정 영역(370)을 가진다. 영역(330)에 복수의 프로세스 룰 또는 디바이스 사이즈의 피측정 트랜지스터를 설치하는 경우에는 영역(330)은 수평 방향으로 복수로 분할되며 분할 영역별로 다른 프로세스 룰 또는 디바이스 사이즈로 피측정 트랜지스터가 형성된다.
도 4는 영역(330)의 회로 구성의 일례를 도시한 도면이다. 영역(330)에서 테스트용 회로(300)는 행 방향 선택부(302), 열 방향 선택부(304), 복수의 행 방향 선택 트랜지스터(306-1, 306-2, 이하, 306이라 총칭함), 복수의 전류원(318-1, 318-2, 이하, 318이라 총칭함), 출력부(320) 및 복수의 셀(310-1~310-4, 이하, 310이라 총칭함)을 갖는다. 행 방향 선택 트랜지스터(306) 및 전류원(318)은 행 방향에 따라 설치되는 셀(310)군별로 설치된다.
복수의 셀(310)은 웨이퍼(500)의 면 내에서 행 열의 매트릭스를 구성하는 행 방향 및 열 방향에 따라 각각이 병렬로 설치된다. 본 예에서는 행 방향 및 열 방향에 2개씩의 셀(310)을 설치한 회로를 나타내지만 행 방향 및 열 방향에 더 많은 수의 셀(310)을 설치할 수 있다. 또한, 복수의 셀(310)은 도 3에서 설명한 복수의 분할 영역에 걸쳐 설치된다. 예를 들어, 각 분할 영역은 행 방향에 128열, 열 방향에 512행의 셀(310)을 갖는다. 이 경우, 셀(310)에 포함되는 소자의 프로세스 룰 또는 디바이스 사이즈는 분할 영역별로 다르다.
각 셀(310)은 피측정 트랜지스터(314), 스위치용 트랜지스터(312) 및 열 방향 선택 트랜지스터(316)를 갖는다. 각 셀(310)의 트랜지스터는 전자 디바이스(510)가 갖는 실 동작 트랜지스터와 동일한 프로세스에 의해 형성되는 MOS 트랜지스터여도 된다.
각 셀(310)의 피측정 트랜지스터(314)는 서로 전기적으로 병렬로 설치된다. 각각의 피측정 트랜지스터(314)의 소스 단자에는 미리 정해진 전압(VDD)이 공급된다. 피측정 트랜지스터(314)의 웰(well) 전압을 공급하는 단자는 도시되지 않았지만 웰 전압 단자는 접지 전위에 접속해도 되고, 또 웰 전압을 트랜지스터별로 독립적으로 제어할 수 있도록 해서 피측정 트랜지스터(314)의 웰 전압 단자와 소스 단자를 접속해도 된다. 또한, 피측정 트랜지스터(314)는 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 어느 하나여도 된다. 도 4에 나타낸 전압(VDD), 전압(VG), 전압(Φj) 및 전압(VREF)는 도 1에 도시된 제어부(14)가 테스트용 회로(300)에 공급해도 된다.
각 셀(310)의 스위치용 트랜지스터(312)는 각 셀의 피측정 트랜지스터(314)와 대응해서 설치되어 미리 정해진 게이트 전압을 각각 대응하는 피측정 트랜지스터(314)의 게이트 단자에 인가하는 게이트 전압 제어부로 기능한다. 본 예에서 스위치용 트랜지스터(312)의 소스 단자에는 미리 정해진 전압(VG)이 공급되며, 게이트 단자에는 스위치용 트랜지스터(312)의 동작을 제어하는 전압(Φj)이 공급되며, 소스 단자는 피측정 트랜지스터(314)의 게이트 단자에 접속된다. 즉, 스위치용 트랜지스터(312)는 전압(Φj)에 의해 온(on) 상태로 제어된 경우 전압(VG)과 거의 같은 전압을 피측정 트랜지스터(314)의 게이트 단자에 인가하고 오프(off) 상태로 제어된 경우 초기 전압이 대략 VG인 부유상태의 전압을 피측정 트랜지스터(314)의 게이트 단자에 인가한다.
도 4에서는 전압(Φj)을 전 셀(310)을 일괄해서 인가하는 예를 도시하고 있지만, 다른 예에서는 PN 접합 리크 전류 측정시의 리크 시간을 전 셀에 동일하게 하기 위해서 전압(Φj)을 열 방향 선택부(304)에서 행 방향으로 늘어선 셀(310)별로 펄스(pulse) 신호로 순차적으로 인가해도 된다.
각 셀(310)의 열 방향 선택 트랜지스터(316)는 각 셀의 피측정 트랜지스터와 대응해서 설치된다. 본 예에서 각각의 열 방향 선택 트랜지스터(316)의 소스 단자는 피측정 트랜지스터(314)의 드레인 단자에 접속된다. 또, 열 방향 선택 트랜지스터(316)의 드레인 단자는 대응하는 행 방향 선택 트랜지스터(306)의 드레인 단자에 접속된다. 즉, 각각의 행 방향 선택 트랜지스터(306)의 드레인 단자는 대응하는 복수의 열 방향 선택 트랜지스터(316)의 드레인 단자와 접속된다.
열 방향 선택부(304)는 열 방향에 따라 설치되는 복수의 셀(310)군(본 예에서는 셀군(310-1, 310-2) 및 셀군(310-3, 310-4-4))을 순차적으로 선택한다. 또, 행 방향 선택부(302)는 행 방향에 따라 설치되는 복수의 셀(310)군(본 예에서는 셀군(310-1, 310-3) 및 셀군(310-2, 310-4))을 순차적으로 선택한다. 이러한 구성에 의해 열 방향 선택부(304) 및 행 방향 선택부(302)는 각 셀(310)을 순차적으로 선택한다.
본 예에서 열 방향 선택부(304)는 제어부(14)에서 공급되는 선택 신호에 따라 열 방향의 위치별로 각 열 방향의 셀군에 설치된 열 방향 선택 트랜지스터(316)를 순차적으로 온 상태로 제어한다. 또한, 행 방향 선택부(302)는 제어부(14)에서 공급받은 선택 신호에 따라 행 방향의 위치별로 각 행 방향의 셀군에 대응해서 설치된 행 방향 선택 트랜지스터(306)를 순차적으로 온 상태로 제어한다. 제어부(14)는 각 셀(310)을 순차적으로 선택하는 선택 신호를 열 방향 선택부(304) 및 행 방향 선택부(302)에 공급한다. 또, 행 방향 선택부(302) 및 열 방향 선택부(304)는 공급되는 선택 신호를 선택해야 하는 셀(310)의 위치를 나타내는 위치 신호로 변환하는 디코더 또는 쉬프트레지스터 등의 회로여도 된다. 여기서, 위치 신호란 선택 신호에 따라 선택해야 하는 셀(310)에 대응하는 행 방향 선택 트랜지스터(306) 및 열 방향 선택 트랜지스터(316)를 온 상태로 제어하는 신호이다.
이러한 구성에 의해 각 셀(310)에 설치된 피측정 트랜지스터(314)를 순차적 으로 선택한다. 그리고 순차적으로 선택된 피측정 트랜지스터(314)의 소스 전압이 출력부(320)에 순차적으로 공급된다. 출력부(320)는 공급된 소스 전압을 테스트 헤드(10)에 순차적으로 출력한다. 출력부(320)는, 예를 들어, 전압 팔로워 버퍼(voltage follower buffer)이다. 측정장치(100)는 각각의 피측정 트랜지스터(314)의 소스 전압을 바탕으로 피측정 트랜지스터(314)의 역치 전압, 전류 전압 특성, 저주파 잡음, PN 접합 리크 전류 등의 전기적 특성을 측정한다.
또, 각 전류원(318)은 미리 정해진 전압(VREF)을 게이트 단자에서 받는 MOS 트랜지스터이다. 각 전류원(318)의 소스 단자는 대응하는 복수의 열 방향 선택 트랜지스터(316)의 드레인 단자에 접속된다. 즉, 각 전류원(318)은 행 방향에서 거의 동일한 위치에 설치되는 복수의 피측정 트랜지스터(314)에 대해 공통으로 설치되어 대응하는 피측정 트랜지스터(314)로 들어가는 소스 드레인 간의 전류을 규정한다.
도 3에 나타낸 회로 구성에 의하면, 각각의 테스트용 회로(300)에서 복수의 피측정 트랜지스터(314)를 전기적으로 순차적으로 선택하고 선택한 피측정 트랜지스터(314)의 소스 전압을 순차적으로 출력할 수 있기 때문에 각각의 피측정 트랜지스터(314)의 소스 전압을 단시간에 고속으로 측정할 수 있다. 이 때문에 다수의 피측정 트랜지스터(314)를 웨이퍼(500)에 설치한 경우라도 단시간에 모든 피측정 트랜지스터(314)에 대해 측정할 수 있다. 본 예에서는 웨이퍼(500) 면 내에 1만~1000만 개 정도의 피측정 트랜지스터(314)를 설치해도 된다. 다수의 피측정 트랜지스터(314)에 대해 측정을 행함으로써 피측정 트랜지스터(314)의 특성의 불균형을 정 밀도가 좋게 산출할 수 있다.
도 5는 각각의 피측정 트랜지스터(314)의 역치 전압을 측정하는 경우의 측정장치(100) 동작의 일례를 나타내는 플로우 차트이다. 우선, 제어부(14)는 테스트용 회로(300)에 도 4에서 설명한 전압(VDD), 전압(VG), 전압(Φj), 전압(VREF)을 공급한다(S440). 이 때, 제어부(14)는 일정한 전압(VREF)을 각 전류원(318)에 공급하고 각 전류원(318)에 동일한 정전류를 생성시키는 전류 제어부로 기능한다. 또, 제어부(14)는 피측정 트랜지스터(314)를 온 상태로 제어하는 게이트 전압(VG)을 공급해 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압(Φj)을 공급한다. 이러한 제어에 의해 제어부(14)는 각각의 피측정 트랜지스터(314)의 게이트 단자에 해당 피측정 트랜지스터(314)를 온 상태로 제어하는 게이트 전압을 인가시키는 게이트 제어부로 기능한다.
다음으로 제어부(14)는 역치 전압을 측정해야 하는 피측정 트랜지스터(314)를 선택하는 선택 신호를 행 방향 선택부(302) 및 열 방향 선택부(304)에 공급한다(S442). 그리고 ADC(12)는 출력부(320)의 출력 전압을 측정한다(S444). ADC(12)는 해당 출력 전압을 측정한 내용을 제어부(14)에 통지해도 된다. 제어부(14)는 해당 통지를 받은 경우에 다음 피측정 트랜지스터(314)를 선택해도 된다.
다음으로 특성 측정부(16)는 해당 피측정 트랜지스터(314)에 인가되는 게이트 전압(VG) 및 출력부(320)의 출력 전압을 바탕으로 각각의 피측정 트랜지스 터(314)의 역치 전압을 산출한다(S446). 피측정 트랜지스터(314)의 역치 전압은 예를 들어, 게이트 전압(VG)과 출력 전압의 편차, 즉, 피측정 트랜지스터(314)의 게이트 소스(gate-source) 간 전압을 산출해서 얻을 수 있다.
다음으로 제어부(14)는 모든 피측정 트랜지스터(314)에 대해 역치 전압을 측정했는지 아닌지를 판단하고(S448) 또, 측정하지 않은 피측정 트랜지스터(314)가 있는 경우에는 다음 피측정 트랜지스터(314)을 선택하고 S444및 S446의 처리를 반복한다. 모든 피측정 트랜지스터(314)에 대해 역치 전압을 측정한 경우 특성 측정부(16)는 역치 전압의 불균형을 산출한다(S450). 그리고 표시장치(18)는 특성 측정부(16)가 산출한 역치 전압의 불균형을 표시한다(S452).
이러한 동작에 의해, 복수의 피측정 트랜지스터(314)의 역치 전압의 불균형을 효율 좋게 측정할 수 있다. 또, 프로세스 룰별로 피측정 트랜지스터(314)의 역치 전압의 불균형을 측정할 수 있다. 또, 웨이퍼(500)에 설치된 복수의 테스트용 회로(300)에 대해 측정을 행함으로써 웨이퍼(500) 표면의 역치 전압 불균형의 분포를 측정할 수 있다.
도 6은 피측정 트랜지스터(314)의 역치 전압 불균형의 일례를 도시한 도면이다. 도 6에서 횡축은 역치 전압을 도시하고 종축은 각 역치 전압이 나타나는 빈도를 도시한다. 또, 도 6에서는 역치 전압의 분포를 피측정 트랜지스터(314)의 디바이스 사이즈별로 도시한다. 디바이스 사이즈가 다른 피측정 트랜지스터(314)는 게이트장 등이 다르기 때문에 역치 전압은 변화한다. 이 때문에 각 디바이스 사이즈 에 대한 역치 전압의 분포는 피크치가 각각 다르다.
도 6에 도시 바와 같이, 측정장치(100)에 의하면 각 디바이스 사이즈로 형성한 피측정 트랜지스터(314)의 역치 전압의 불균형을 정밀도 좋게 측정할 수 있기 때문에 각 디바이스 사이즈로 실 동작 회로를 설계하는 경우에 설계 마진(margin)을 저감할 수 있다. 이 때문에 실 동작 회로의 면적 효율을 향상시켜 설계 비용을 저감할 수 있다.
또한, 실 동작 회로인 각각의 전자 디바이스(510) 내부에 테스트용 회로(300)를 설치한 경우, 테스트용 회로(300)에 포함되는 피측정 트랜지스터(314)의 특성의 불균형을 측정함으로써 전자 디바이스(510)에 포함되는 실 동작 트랜지스터의 특성의 불균형을 추정할 수 있다. 이 때문에 피측정 트랜지스터(314)의 특성의 불균형을 바탕으로 전자 디바이스(510)의 양호 여부를 효율 좋게 판정할 수 있다.
도 7은 표시장치(18)의 표시부가 표시하는 역치 전압의 불균형을 도시한 도면이다. 표시장치(18)는 측정장치(100)가 측정한 각각의 피측정 트랜지스터(314)의 역치 전압과 웨이퍼(500) 내부의 각각의 피측정 트랜지스터(314) 위치를 대응시켜 격납하는 격납부와 역치 전압의 불균형을 표시하는 표시부를 갖는다. 격납부는 특성 측정부(16)에서 역치 전압을 수취해 제어부(14)에서 이 역치 전압에 대응하는 피측정 트랜지스터(314)의 위치 정보을 수취해도 된다. 제어부(14)는 테스트용 회로(300)에 공급하는 선택 신호를 피측정 트랜지스터(314)의 위치 정보로 격납부에 공급해도 된다.
도 7에 나타낸 것과 같이 표시부는 도 3에서 설명한 영역(330)을 표시한다. 또한, 표시부는 웨이퍼(500) 내부와 대응하는 표시면에서 각각의 피측정 트랜지스터(314)의 위치와 대응하는 좌표에 각각의 피측정 트랜지스터(314)의 역치 전압의 전압값에 따른 특성 정보를 표시한다.
여기서, 특성 정보는 각각의 피측정 트랜지스터(314)와 대응하는 표시면의 좌표에 각각의 역치 전압의 전압값에 따른 명도를 갖는 도트(dot)를 표시하는 것이어도 된다. 또한, 특성 정보는 각각의 피측정 트랜지스터(314)과 대응하는 표시면의 좌표에 각각의 역치 전압의 전압값에 따른 색상을 갖는 도트를 표시해도 된다.
이와 같이, 피측정 트랜지스터(314)의 역치 전압의 불균형을 각각의 피측정 트랜지스터(314)의 위치에 따라 표시함으로써 회로 상의 역치 전압의 불균형의 분석을 가시화할 수 있다. 이에 의해, 행 결함과 점 결함 등을 용이하게 발견할 수 있다.
도 8은 각각의 피측정 트랜지스터(314)의 전류 전압 특성을 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트다. 우선, 제어부(14)는 테스트용 회로(300)에 도 4에서 설명한 전압(VDD), 전압(VG), 전압(φj), 전압(VREF)을 공급한다(S400). 이 때, 제어부(14)는 일정한 전압(VREF)을 각 전류원(318)에 공급해 각 전류원(318)에 동일한 정전류를 생성시킨다. 또, 제어부(14)는 피측정 트랜지스터(314)를 온 상태로 제어하는 게이트 전압(VG)을 공급하고 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압(φj)을 공급한다.
다음으로, 제어부(14)는 전류 전압 특성을 측정해야 하는 피측정 트랜지스 터(314)를 선택하는 선택 신호를 행 방향 선택부(302) 및 열 방향 선택부(304)에 공급한다(S402). 그리고 제어부(14)는 소정의 범위 내에서 소정의 분해능으로 VREF를 변화시킨다(S406~S408). 이때, ADC(12)는 각각의 VREF별로 출력부(320)의 출력 전압을 측정한다(S404). 즉, 측정장치(100)는 전류원(318)이 생성하는 소스 드레인 간 전류를 순차적으로 변화시켜 소스 드레인 간 전류별로 피측정 트랜지스터(314)의 소스 전압을 측정한다. 이에 의해, 피측정 트랜지스터(314)의 전류 전압 특성을 측정할 수 있다.
그리고, 모든 피측정 트랜지스터(314)에 대해 전류 전압 특성을 측정했는지 아닌지를 판단한다(S410). 측정하지 않은 피측정 트랜지스터(314)를 갖는 경우 S400~S410의 처리를 반복한다. 이 때, S402에서 다음 피측정 트랜지스터(314)를 선택한다.
모든 피측정 트랜지스터(314)에 대해 전류 전압 특성을 측정한 경우 특성 측정부(16)는 전류 전압 특성의 불균형을 산출한다(S412). 예를 들어, 특성 측정부(16)는 각 전류 전압 특성인 상호 컨덕턴스(gm)을 산출해 이 상호 컨덕턴스(gm)의 불균형을 산출한다. 또, 서브 트레쉬홀드(sub threshold) 영역의 전류 전압 특성에서 기울기 스윙(swing)과 실리콘 게이트의 절연막 계면 준위 밀도를 산출해 불균형을 산출한다. 그리고 표시장치(18)는 특성 측정부(16)가 산출한 특성의 불균형을 표시한다(S414). 표시장치(18)의 동작은 도 7에서 설명한 경우와 같다. 도 7에서는 역치 전압의 전압값에 따른 특성 정보를 표시했지만 본 예의 표시장치(18)는 전류 전압 특성의 상호 컨덕턴스(gm) 등에 따른 특성 정보를 표시한다. 이러한 동작에 의해 전류 전압 특성의 불균형을 용이하게 파악할 수 있다.
도 9는 각각의 셀(310)의 PN 접합 리크 전류를 측정하는 경우의 측정장치(100)의 동작의 일례를 나타내는 플로우 차트다. 각각의 스위치용 트랜지스터(312)는 대응하는 피측정 트랜지스터(314)의 게이트 단자와 접속되는 PN 접합을 갖는다. 본 예에서는 해당 PN 접합의 리크 전류를 측정한다.
우선 제어부(14)는 테스트용 회로(300)에 도 4에서 설명한 전압(VDD), 전압(VG), 전압(φj), 전압(VREF)을 공급한다(S460). 이 때, 제어부(14)는 일정한 전압(VREF)을 각 전류원(318)에 공급해 각 전류원(318)에 동일한 정전류를 생성시킨다. 또, 제어부(14)는 피측정 트랜지스터(314)를 온 상태로 제어하는 게이트 전압(VG)을 공급하고 각각의 스위치용 트랜지스터(312)를 온 상태로 제어하는 전압(φj)을 공급한다. 또, 열 방향 선택부(304)에서 행 방향으로 늘어선 셀(310)별로 펄스 신호를 순차적으로 공급함으로써 모든 셀의 리크 전류 측정 시간을 동일하게 할 수 있다.
다음으로 제어부(14)는 PN 리크 전류를 측정해야 하는 피측정 트랜지스터(314)를 선택하는 선택 신호를 행 방향 선택부(302) 및 열 방향 선택부(304)에 공급한다(S462). 그리고 제어부(14)는 선택한 피측정 트랜지스터(314)에 대응하는 스위치용 트랜지스터(312)를 오프 상태로 제어한다(S464). 즉, 제어부(14)는 각각 의 스위치용 트랜지스터(312)에 대응하는 피측정 트랜지스터(314)를 온 상태로 하는 게이트 전압과 피측정 트랜지스터(314)를 오프 상태로 하는 게이트 전압을 피측정 트랜지스터(314)에 순차적으로 인가시킨다.
다음으로 특성 측정부(16)는 해당 피측정 트랜지스터(314)에 대해 온 상태 일 때의 소스 전압과 온 상태에서 오프 상태로 전환되고 소정의 시간이 경과한 후의 소스 전압을 측정한다(S466). 본 예에서는 특성 측정부(16)는 해당 소정 시간의 출력부(320)의 출력 전압 변화를 측정한다.
다음으로 모든 피측정 트랜지스터(314)에 대해 PN 접합 리크 전류를 측정했는지 안 했는지를 판단한다(S470). 측정하지 않은 피측정 트랜지스터(314)를 갖는 경우 S462~S470의 처리를 반복한다. 이때, S462에서 다음 피측정 트랜지스터(314)를 선택한다.
모든 피측정 트랜지스터(314)에 대해 PN 접합 리크 전류를 측정한 경우 특성 측정부(16)는 PN 접합 리크 전류의 불균형을 산출한다(S472). 그리고 표시장치(18)는 특성 측정부(16)가 산출한 특성의 불균형을 표시한다(S474). 표시장치(18)의 동작은 도 7에서 설명한 경우와 같다. 도 7에서는 역치 전압의 전압값에 따른 특성 정보를 표시하지만 본 예의 표시장치(18)는 PN 접합 리크 전류의 전류값에 따른 특성 정보를 표시한다. 이러한 동작에 의해 PN 접합 리크 전류의 불균형을 용이하게 파악할 수 있다.
도 10은 게이트 리크 전류 측정 영역(370)에 배치된 하나의 셀(310)의 회로 구성의 일례를 도시한 도면이다. 본 예의 회로는 피측정 트랜지스터(372)에 전기적 스트레스를 인가하고 피측정 트랜지스터(372)의 게이트 절연막에 일정한 전계를 인가한 상태의 트랜지스터(372)의 게이트 리크 전류에 의해 적분용량(388)을 충방전한다. 그리고 측정장치(100)는 소정 시간 동안의 적분용량(388)의 전압값의 변화를 바탕으로 각각의 피측정 트랜지스터(372)의 게이트 리크 전류를 산출한다.
게이트 리크 전류 측정 영역(370)의 회로 구성은 영역(330)의 회로 구성에 대해 각 셀(310)의 구성이 다르다. 도 10에서는 게이트 리크 전류 측정 영역(370)의 각 셀(310)의 구성을 도시하 행 방향 선택부(302), 열 방향 선택부(304), 복수의 행 방향 선택 트랜지스터(306-1, 306-2, 이하 306이라 총칭함), 복수의 전류원(318-1, 318-2, 이하 318이라 총칭함）및 출력부(320)에 대해서는 도 4와 같기 때문에 생략한다.
각 셀(310)은 스트레스 인가부(394), 피측정 트랜지스터(372), 게이트 전압 제어부(371), 제1 스위치(374), 제2 스위치(376), 전압 인가부(382), 적분용량(388), 열 방향 선택 트랜지스터(392), 리셋용 트랜지스터(378, 380) 및 출력용 트랜지스터(390)를 갖는다.
스트레스 인가부(394)는 제1 스위치(374)를 통해 피측정 트랜지스터(372)의 게이트 절연막에 전기적 스트레스를 인가한다. 예를 들어, 피측정 트랜지스터(372)를 플래쉬 메모리의 기억 셀로 본 경우에 스트레스 인가부(394)는 피측정 트랜지스터(372)에 대해 데이터의 기입, 데이터의 삭제를 행하게 하기 위한 전압을 인가한다.
스트레스 인가부(394)가 스트레스를 인가하는 경우 제1 스위치(374)는 피측 정 트랜지스터(372)의 소스 단자 및 드레인 단자를 스트레스 인가부(394)에 각각 접속하고 제2 스위치(376)는 오프 상태가 된다. 이러한 제어에 의해 피측정 트랜지스터(372)의 각 단자에 원하는 전압을 인가하고 스트레스를 인가할 수 있다.
본 예에서 스트레스 인가부(394)는 이하 4종류의 스트레스를 피측정 트랜지스터(314)에 대해 독립적으로 또는 순차적으로 인가한다.
(1）FN(Flower-Nordheim）게이트 주입(Gate injection)
(2）FN 기판 주입(Substrate injection)
(3）고온 전자 주입(Hot Electron injection_
(4）소스 삭제(Source Erase)
상기 (1)~(4)는 피측정 트랜지스터(372)에 데이터를 기입 또는 피측정 트랜지스터(372)의 데이터를 삭제함으로써 피측정 트랜지스터(372)에 스트레스를 인가하는 방법이다. 여기서, 스트레스 인가부(394)는 실 동작 시에 피측정 트랜지스터(372)에 데이터를 기입 또는 피측정 트랜지스터(372)의 데이터를 삭제하는 경우에 인가해야 하는 전압을 피측정 트랜지스터(372)의 각 단자에 인가해도 되고 또는 실 동작 시에 인가해야 하는 전압보다 큰 전압을 피측정 트랜지스터(372)의 각 단자에 인가해도 된다.
또, 각 셀(310)에는 제어부(14)에서 리셋 신호(φRES), 제어 전압(VRN, VRP, VR1, VR2, VDD) 및 게이트 전압(VG)이 공급된다. 게이트 전압 제어부(371)는 제어부(14)에서 공급받은 소정의 게이트 전압(VG)을 피측정 트랜지스터(372)의 게이트 단자에 인가한다.
제2 스위치(376)는 피측정 트랜지스터의 소스 단자 및 드레인 단자를 전압 인가부(382)를 통해 적분용량에 접속할지 안 할지를 스위칭한다. 전압 인가부(382)는 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 대해 제2 스위치(376)를 통해 일정한 전압을 인가한다. 제2 스위치(376)가 온 상태의 경우 전압 인가부(382)가 생성하는 전압이 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 인가된다. 즉, 전압 인가부(382)는 일정한 전압을 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 인가함으로써 피측정 트랜지스터(372)의 게이트 절연막에 인가되는 전계를 거의 일정하게 제어한다.
전압 인가부(382)는 NMOS 트랜지스터(384) 및 PMOS 트랜지스터(386)를 갖는다. NMOS 트랜지스터(384)는 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압(VRN)이 공급되고, 소스 단자가 제2 스위치(376)를 통해 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 접속되며 드레인 단자가 적분용량(388)에 접속된다. 또, PMOS 트랜지스터(386)는 NMOS 트랜지스터(384)와 병렬로 설치되어 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압(VRP)이 공급되고, 드레인 단자가 제2 스위치(376)를 통해 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 접속되며 소스 단자가 적분용량(388)에 접속된다. NMOS 트랜지스터(384) 및 PMOS 트랜지스터(386)는 적분용량(388)에 게이트 리크 전류가 적분되어 전위가 변화해도 피측 정 트랜지스터(372)의 게이트 소스 또는 게이트 드레인(gate-drain) 간에 인가되는 전압을 거의 일정하게 유지하는 작용을 한다.
이러한 구성에 의해 피측정 트랜지스터(372)가 P형 또는 N형 중 어느 하나여도 피측정 트랜지스터(372)의 게이트 절연막에 일정한 전계를 인가할 수 있고, 또한, 피측정 트랜지스터(372)의 게이트 리크 전류에 의해 적분용량(388)을 충방전시킬 수 있다.
적분용량(388)은 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에서 출력되는 게이트 리크 전류에 의해 충방전된다. 즉, 적분용량(388)은 해당 게이트 리크 전류를 적분하고 전압값으로 변환한다. 또, 리셋용 트랜지스터(378, 380)는 게이트 단자에서 리셋 신호(φRES)를 수취한 경우 적분용량(388)의 전압값을 소정의 전압(VR1)으로 초기화한다.
출력용 트랜지스터(390)는 게이트 단자에 적분용량(388)의 전압을 수취하고 이 전압에 따른 소스 전압을 출력한다. 열 방향 선택 트랜지스터(392)는 열 방향 선택부(VSR)(304)로부터의 신호에 따라 출력용 트랜지스터(390)의 소스 전압을 행 방향 선택 트랜지스터(306)에 출력한다.
도 11은 피측정 트랜지스터(372)의 게이트 리크 전류를 측정하는 경우 측정장치(100)의 동작의 일례를 나타내는 플로우 차트다. 각각의 피측정 트랜지스터(372)의 게이트 리크 전류를 측정하기 전에, 우선, 제어부(14)는 각 셀(310)의 피측정 트랜지스터(372)에 전기적 스트레스를 인가한다.
이 때, 제어부(14)는 제1 스위치(374)를 온 상태로 제어하고 제2 스위치(376)를 오프 상태로 제어한다. 그리고 제어부(14)는 각 셀(310)의 스트레스 인가부(394)를 제어하여 피측정 트랜지스터(372)에 스트레스를 인가시킨다. 또, 제어부(14)는 도 10에서 설명한 (1)~(4） 스트레스를 독립적으로 또는 순차적으로 피측정 트랜지스터(372)에 인가시켜도 된다. 또한, 제어부(14)는 각 셀(310)의 피측정 트랜지스터(372)에 대해 거의 동시에 스트레스를 인가한다.
이상의 동작을 행한 후, 제어부(14)는 각각의 피측정 트랜지스터(372)를 순차적으로 선택하는 경우, 선택한 피측정 트랜지스터(372)의 게이트 리크 전류를 측정하지만 피측정 트랜지스터(372)의 선택 동작은 도 5 및 도 8에서 설명한 선택 동작과 동일하기 때문에 그 설명을 생략한다. 본 예에서는 하나의 피측정 트랜지스터(372)의 게이트 리크 전류를 측정하는 동작에 대해 설명한다.
우선, 제어부(14)는 제1 스위치(374)를 오프 상태로 제어하고 제2 스위치(376)를 온 상태로 제어한다. 그리고 제어부(14)는 피측정 트랜지스터(372)의 게이트 단자에 약 0V의 게이트 전압을 인가한다(S416). 이 때, 피측정 트랜지스터(372)에 게이트 리크 전류는 발생하지 않는다.
다음으로, 제어부(14)는 적분용량(388)의 전압을 소정의 초기 전압값으로 설정한다. 이때, 제어부(14)는 리셋용 트랜지스터(380)를 제어하고 적분용량(388)에 초기 전압(VR1)을 설정한다. 이 설정은 리셋용 트랜지스터(378, 380)를 온 상태로 제어하는 리셋 신호(φRES)를 공급함으로써 행한다.
다음으로, 특성 측정부(16)는 적분용량(388)의 전압을 초기 전압값으로 설정한 후, 소정 시간 동안의 적분용량(388)의 전압값의 변화를 읽는다(S418). 이때, 제어부(14)는 행 방향 선택부(302) 및 열 방향 선택부(304)에 이 셀(310)을 선택시킨다. 또, 특성 측정부(16)는 출력부(320)가 출력하는 전압을 적분용량(388)의 전압으로 수취한다.
다음으로, 특성 측정부(16)는 이 소정 기간 동안 출력부(320)가 출력하는 전압의 변화량을 바탕으로 셀(310)의 백그라운드 전류의 전류값(제1 전류값)을 산출한다(S420). 이 때, 피측정 트랜지스터(372)에는 게이트 리크 전류가 발생하지 않기 때문에 적분용량(388)은 백그라운드 전류에 의해 충방전된다. 이 때문에 소정 기간 동안의 적분용량(388)의 전압 변화를 바탕으로 백그라운드 전류를 측정할 수 있다.
다음으로, 제어부(14)는 피측정 트랜지스터(372)의 게이트 단자에 정 또는 부의 게이트 전압을 인가한다(S422). 이 때, 전압(VRN, VRP)를 제어하고 피측정 트랜지스터(372)의 게이트 소스 또는 게이트 드레인 간에 인가되는 전압을 거의 일정하게 유지한다. 이 때, 피측정 트랜지스터(372)에는 게이트 전압에 따른 게이트 리크 전류가 발생한다.
다음으로, 제어부(14)는 적분용량(388)의 전압을 소정의 초기 전압값으로 설정한다. 그리고 특성 측정부(16)는 적분용량(388)의 전압을 초기 전압값으로 설정한 후, 상술한 소정 기간 동안 적분용량(388)의 전압값의 변화를 읽는다(S424).
다음으로 특성 측정부(16)는 이 소정 기간 동안 적분용량(388)의 전압값의 변화량을 바탕으로 백그라운드 전류와 게이트 리크 전류의 합을 나타내는 제2 전류값을 산출한다(S426). 이 때, 적분용량(388)은 백그라운드 전류와 게이트 리크 전류의 합 전류에 의해 충방전된다. 이 때문에 소정 기간 동안의 적분용량(388)의 전압 변화를 바탕으로 백그라운드 전류와 게이트 리크 전류의 합 전류를 측정할 수 있다.
다음으로, 특성 측정부(16)는 산출한 제2 전류값에서 제1 전류값을 감산함으로써 게이트 리크 전류의 전류값을 산출한다(S428). 이러한 제어로 백그라운드 전류의 영향을 배재해 피측정 트랜지스터(372)의 게이트 리크 전류를 정밀도 좋게 측정할 수 있다. 또, 게이트 리크 전류를 적분해 측정하기 때문에 아주 작은 게이트 리크 전류를 측정할 수 있다.
도 12는 게이트 리크 전류 측정 영역(370)의 회로 구성의 다른 예를 도시한 도면이다. 도 12에서도 도 10과 같이 게이트 리크 전류 측정 영역(370)의 각 셀(310)의 구성을 나타낸다. 각 셀(310)에는 제어부(14)에서 전압(VDD, VSE, VG), 신호(φSE, φS, φD, φHE)가 공급되고, 열 방향 선택부(VSR)(304)에서 선택 신호를 전환한 위치 신호가 공급된다.
각 셀(310)은 피측정 트랜지스터(372), 스트레스 인가부(394) 및 열 방향 선택 트랜지스터(396)를 갖는다. 스트레스 인가부(394)에는 전압(VSE, VDD)이 공급되며 신호(φSE, φS, φD, φHE)가 공급된다. 스트레스 인가부(394)는 피측정 트랜지스 터(372)의 소스 단자 및 드레인 단자에 접속되어 공급되는 신호에 따라 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 전압을 인가한다.
본 예에서 스트레스 인가부(394)는 피측정 트랜지스터(372)의 소스 단자에 접속되는 소스측 스트레스 인가부(394-1)와 피측정 트랜지스터(372)의 드레인 단자측에 접속되는 드레인측 스트레스 인가부(394-2)를 갖는다.
소스측 스트레스 인가부(394-1)는 전압(VSE)이 공급되는 버스 라인과 접지전위의 사이에 직렬로 설치된 두 개의 트랜지스터(395-1, 395-2)를 갖는다. 또, 두 개의 트랜지스터(395-1, 395-2)를 접속하는 소스 드레인 접속점이 피측정 트랜지스터(372)의 소스 단자에 접속된다. 또, 버스 라인측의 트랜지스터(395-1)의 게이트 단자에는 신호(φSE)가 공급된다. 또, 접지전위측의 트랜지스터(395-2)의 게이트 단자에는 신호(φS)가 공급된다.
드레인측 스트레스 인가부(394-2)는 전압(VDD)이 공급되는 버스 라인과 접지전위 간에 직렬로 설치된 두 개의 트랜지스터(397-1, 397-2)를 갖는다. 또, 두 개의 트랜지스터(397-1, 397-2)를 접속하는 소스 드레인 접속점이 피측정 트랜지스터(372)의 드레인 단자에 접속된다. 또한, 버스 라인(busline)측의 트랜지스터(397-1)의 게이트 단자에는 신호(φHE)가 공급된다. 또한, 접지전위측 트랜지스터(397-2)의 게이트 단자에는 신호(φD)가 공급된다.
제어부(14)는 신호(φSE, φS, φD, φHE)를 스트레스 인가부(394)에 인가한 다. 스트레스 인가부(394)는 공급되는 신호에 따라 도 10에서 설명한 (1)~(4)의 스트레스를 피측정 트랜지스터(372)에 인가한다. 예를 들어, (4）소스 삭제(Source Earse)의 스트레스를 피측정 트랜지스터(372)에 인가한 경우 제어부(14)는 H 레벨를 나타내는 신호(φS)를 스트레스 인가부(394)에 공급한다.
또, 제어부(14)는 (2）FN 기판 주입(Substrate injection)의 스트레스를 인가한 경우 H레벨을 나타내는 신호(φSE)를 공급해도 된다. 또, 제어부(14)는 (3）고온 전자 주입(Hot Electron injection)의 스트레스를 인가한 경우 H 레벨을 나타내는 신호(φHE)를 공급해도 된다. 또, 제어부(14)는 (1）FN 게이트 주입(Gate injection)의 스트레스를 인가한 경우 H 레벨이 되는 신호(φD)를 인가해도 된다.
이와 같이 제어부(14)가 인가해야 하는 스트레스에 따라 신호(φSE), 신호(φS), 신호(φD), 신호(φHE)를 제어해서 피측정 트랜지스터(372)의 소스 단자 및 드레인 단자에 인가해야 하는 스트레스에 따른 전압을 각각 인가할 수 있다.
측정장치(100)는 스트레스 인가부(394)에 상술한 스트레스를 순차적으로 인가시킨 후 피측정 트랜지스터(372)의 게이트 리크 전류를 측정한다. 이 때, 피측정 트랜지스터(372)의 게이트 단자에는 소정의 게이트 전압(VG)가 인가된다. 그리고 열 방향 선택부(304)는 열 방향 선택 트랜지스터(396)를 온 상태로 제어한다.
열 방향 선택 트랜지스터(396)는 피측정 트랜지스터(372)의 소스 단자에 접속되어 소스 전류를 통과시킬 것인지 아닌지를 스위치하는 트랜지스터와 드레인 단 자에 접속되어 드레인 전류를 통과시킬 것인지 아닌지를 스위칭하는 트랜지스터를 갖는다. 이러한 구성에 의해 피측정 트랜지스터(372)가 P형 또는 N형 중 어느 하나이어도 게이트 리크 전류를 통과시킬 수 있다.
또한, 각 셀(310)이 도 12에 도시된 구성을 갖는 경우 출력부(320)에는 게이트 리크 전류가 공급된다. 본 예에서 출력부(320)는 전류값을 출력하는 기능을 갖는다. 또한, 특성 측정부(16)는 출력부(320)가 출력한 전류값을 바탕으로 피측정 트랜지스터(372)의 게이트 리크 전류 특성을 검출한다. 이러한 구성에 의해서도 각각의 피측정 트랜지스터(372)의 게이트 리크 전류를 측정해 게이트 리크 전류의 불균형을 산출할 수 있다.
도 13은 표시장치(18)의 표시부가 표시하는 게이트 리크 전류의 불균형을 도시한 도면이다. 표시장치(18)는 측정장치(100)가 측정한 각각의 피측정 트랜지스터(372)의 게이트 리크 전류와 웨이퍼(500)의 면 내의 각각의 피측정 트랜지스터(372)의 위치를 대응시켜 격납하는 격납부와 게이트 리크 전류의 불균형을 표시하는 표시부를 갖는다. 격납부는 특성 측정부(16)에서 게이트 리크 전류를 수취해 제어부(14)에서 해당 게이트 리크 전류에 대응하는 피측정 트랜지스터(372)의 위치 정보를 수취해도 된다. 제어부(14)는 테스트용 회로(300)에 공급하는 선택 신호를 피측정 트랜지스터(372)의 위치 정보로 격납부에 공급해도 된다.
도 13에 도시된 바와 같이, 표시부는 도 3에서 설명한 웨이퍼(500)에 설치되는 각각의 테스트용 회로(300)의 게이트 리크 전류 측정 영역(370)을 표시한다. 본 예에서 각각의 테스트용 회로(300)는 각각의 전자 디바이스(510) 내부에 설치된다. 표시부는 웨이퍼(500)의 면 내와 대응하는 표시면에서 각각의 게이트 리크 전류 측정 영역(370)의 위치와 대응하는 좌표에 각각의 게이트 리크 전류 측정 영역(370)을 표시한다. 또, 표시부는 각각의 피측정 트랜지스터(372)의 위치와 대응하는 좌표에 각각의 피측정 트랜지스터(372)의 게이트 리크 전류의 전류값에 따른 특성 정보를 표시한다.
여기서, 특성 정보는 각각의 피측정 트랜지스터(372)와 대응하는 표시면의 좌표에 각각의 게이트 리크 전류의 전류값에 따른 명도를 갖는 도트를 표시하는 것이어도 된다. 또, 특성 정보는 각각의 피측정 트랜지스터(372)와 대응하는 표시면의 좌표에 각각의 게이트 리크 전류의 전류값에 따른 색상을 나타내는 도트를 표시하는 것이어도 된다. 　
이와 같이, 피측정 트랜지스터(372)의 역치 전압의 불균형을 각각의 피측정 트랜지스터(372)의 위치에 따라 표시해 회로 상의 게이트 리크 전류의 불균형의 분포를 가시화할 수 있다. 또, 웨이퍼(500)의 면 내의 게이트 리크 전류의 불균형을 표시해 불량 디바이스의 추출, 불균형 요인의 해석 등을 용이하게 할 수 있다.
예를 들어, 도 13에서 A로 나타낸 것과 같이 피측정 트랜지스터(372)의 게이트 리크 전류가 게이트 리크 전류 측정 영역(370)의 전체에 걸쳐 큰 경우 해당 게이트 리크 전류 측정 영역(370)이 설치된 전자 디바이스(510) 전체가 불량이라고 추정할 수 있다. 또한, 도 13에서 B로 나타낸 것과 같이 복수의 게이트 리크 전류 측정 영역(370)에 걸쳐 소정의 형상에 따라 게이트 리크 전류가 큰 영역과 작은 영역으로 나타나는 경우 웨이퍼(500)에 소자를 형성하는 세정공정 등에서 세정처리의 불균일성이 생겼다고 추정할 수 있다.
도 14는 웨이퍼(500) 상에 복수의 전자 디바이스(510)를 형성하는 디바이스 제조방법의 일례를 나타내는 플로우 차트다. 우선 웨이퍼(500) 상에 복수의 전자 디바이스(510)를 형성한다(S600). 또한, 웨이퍼(500) 상에 복수의 테스트용 회로(300)를 형성한다(S602). S600 및 S602에서는 동일한 프로세스로 전자 디바이스(510)와 테스트용 회로(300)를 형성한다. 또, 테스트용 회로(300)는 각각의 전자 디바이스(510) 내부에 형성된다.
또, S602에서는 도 4, 10 또는 12에서 설명한 테스트용 회로(300)를 형성한다. 예를 들어, 도 4에서 설명한 테스트용 회로(300)를 형성하는 경우 S602는 각각의 테스트용 회로(300)에 대해 복수의 피측정 트랜지스터(314), 선택부(302, 304） 및 출력부(320) 등의 도 4에 도시된 각 소자를 형성하는 단계를 갖는다.
그리고, 테스트용 회로(300)의 전기적 특성을 측정한다(S604). S604에서는 도 5, 8, 9 또는 11에서 설명한 바와 같이, 각각의 테스트용 회로(300)에 설치되는 피측정 트랜지스터의 역치 전압, 전류 전압 특성, PN 접합 리크 전류, 게이트 리크 전류 등의 불균형을 측정한다. 그리고 각 테스트용 회로(300)의 상술한 특성의 불균형을 바탕으로 대응하는 전자 디바이스(510)의 양호 여부를 판정한다.
이러한 방법에 의해 전자 디바이스(510)의 실 동작 소자를 동작시키지 않고 전자 디바이스(510)의 양호 여부를 판정할 수 있다. 또, 도 13에서 설명한 것과 같이 웨이퍼(500) 상의 각 소자의 특성의 불균형을 각 소자의 위치에 따라 표시해 불량의 해석을 용이하게 행할 수 있다. 또, 이 해석 결과를 전자 디바이스(510)의 설 계에 피드백을 할 수 있다.
이상으로 실시형태를 이용해 본 발명을 설명했으나 본 발명의 기술적 범위는 상기 실시형태에 기재된 범위에 한정되지 않는다. 상기 실시형태에 다양한 변형 또는 개량을 할 수 있다. 이와 같은 변형 또는 개량을 한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것은 청구 범위의 기재에서 분명히 알 수 있다.
이상의 설명으로 분명하듯이, 본 발명에 의하면, 웨이퍼 면 내에 설치된 다수의 피측정 트랜지스터의 역치 전압, 전류 전압 특성, 리크 전류의 불균형을 높은 정밀도로 단시간에 측정할 수 있다. 또한, 웨이퍼 면 내의 특성의 불균형의 분포를 표시해 결함 개소의 특정과 원인의 해석을 용이하게 행할 수 있다.

Claims (36)

  1. 전기적으로 병렬로 설치되고, 게이트 전압이 인가되는 복수의 피측정 트랜지스터;
    각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부; 및
    상기 선택부가 순차적으로 선택한 상기 피측정 트랜지스터의 소스 전압을 순차적으로 출력하는 출력부;
    를 구비한 테스트용 회로.
  2. 제1항에 있어서,
    상기 테스트용 회로는,
    상기 복수의 피측정 트랜지스터와 대응해서 설계되어 대응하는 상기 피측정 트랜지스터의 소스 드레인 간 전류를 규정하는 복수의 전류원; 및
    상기 복수의 피측정 트랜지스터와 대응해서 설계되어 미리 정해진 게이트 전압을 각각 대응하는 상기 피측정 트랜지스터의 게이트 단자에 인가하는 복수의 게이트 전압 제어부;
    를 더 구비하고,
    상기 출력부는 상기 선택부가 순차적으로 선택한 상기 피측정 트랜지스터의 소스 전압을 순차적으로 출력하는 것을 특징으로 하는 테스트용 회로.
  3. 제1항에 있어서,
    상기 복수의 피측정 트랜지스터가 각 열에 전기적으로 병렬로 설치되어 상기 피측정 트랜지스터가 행과 열의 매트릭스를 구성하고,
    상기 선택부는,
    상기 행 방향의 상기 피측정 트랜지스터의 위치를 선택하는 행 방향 선택부; 및
    상기 열 방향의 상기 피측정 트랜지스터의 위치를 선택하는 열 방향 선택부;
    를 구비한 것을 특징으로 하는 테스트용 회로.
  4. 제3항에 있어서,
    상기 행 방향 선택부 및 상기 열 방향 선택부는 공급받은 선택 신호를 상기 피측정 트랜지스터의 위치를 나타내는 위치 신호로 변환하는 회로를 구비한 것을 특징으로 하는 테스트용 회로.
  5. 제3항에 있어서,
    상기 테스트용 회로는,
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 상기 소스 전압을 드레인 단자에서 수취하는 복수의 열 방향 선택 트랜지스터; 및
    상기 피측정 트랜지스터가 설치되는 상기 행 방향의 위치별로 설치되어 각각의 상기 행 방향의 위치에 설치된 상기 열 방향 선택 트랜지스터의 소스 전압을 특성 측정부에 공급할지 안 할지를 선택하는 복수의 행 방향 선택 트랜지스터;
    를 더 구비하고,
    상기 열 방향 선택부는 상기 열 방향의 위치별로 복수의 상기 열 방향 선택 트랜지스터를 순차적으로 온 상태로 제어하고,
    상기 행 방향 선택부는 상기 복수의 행 방향 선택 트랜지스터를 순차적으로 온 상태로 제어하는 것을 특징으로 하는 테스트용 회로.
  6. 제3항에 있어서,
    상기 복수의 피측정 트랜지스터와 대응해서 설계되어 대응하는 상기 피측정 트랜지스터의 소스 드레인 간 전류를 규정하는 복수의 전류원;
    을 더 포함하며,
    상기 복수의 전류원은 상기 열 방향에 설치되는 복수의 상기 피측정 트랜지스터에 대해 공통으로 설치되는 것을 특징으로 하는 테스트용 회로.
  7. 제3항에 있어서,
    상기 복수의 피측정 트랜지스터는 상기 행 방향의 위치별로 미리 정해진 프로세스 룰 또는 디바이스 사이즈로 형성되는 것을 특징으로 하는 테스트용 회로.
  8. 제2항에 있어서,
    상기 테스트용 회로의 각각의 상기 게이트 전압 제어부는, 상기 피측정 트랜지스터의 게이트 단자와 접속되는 PN 접합을 갖는 스위치용 트랜지스터를 구비하며,
    상기 스위치용 트랜지스터는 상기 피측정 트랜지스터를 온 상태로 하는 상기 게이트 전압과 상기 피측정 트랜지스터를 오프 상태로 하는 상기 게이트 전압을 상기 피측정 트랜지스터에 인가하는 것을 특징으로 하는 테스트용 회로.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 상기 테스트용 회로를 각 반도체 회로 간 경계에 설치한 웨이퍼.
  10. 복수의 반도체 회로에 대응해 제1항 내지 제8항 중 어느 한 항에 기재된 상기 테스트용 회로를 복수 개 구비하고,
    각각의 상기 테스트용 회로는 대응하는 상기 반도체 회로의 내부에 설치되는 웨이퍼.
  11. 제2항에 기재된 상기 테스트용 회로의 전기적 특성을 측정하는 측정장치에 있어서,
    각각의 상기 게이트 전압 제어부에 대응하는 상기 피측정 트랜지스터를 온 상태로 제어하는 상기 게이트 전압을 대응하는 상기 피측정 트랜지스터의 게이트 단자에 인가시키는 게이트 제어부; 및
    각각의 상기 피측정 트랜지스터의 상기 게이트 전압 및 상기 출력부가 출력하는 각각의 상기 소스 전압을 바탕으로 각각의 상기 피측정 트랜지스터의 역치 전압을 산출하는 특성 측정부;
    를 구비하는 측정장치.
  12. 제11항에 있어서,
    각각의 상기 전류원에 동일한 상기 소스 드레인 간 전류를 생성시키는 전류 제어부를 더 구비하고,
    상기 특성 측정부는 각각의 상기 피측정 트랜지스터의 상기 역치 전압의 불균형을 산출하는 것을 특징으로 하는 측정장치.
  13. 제11항에 있어서,
    각각의 상기 전류원이 생성하는 상기 소스 드레인 간 전류를 순차적으로 변화시키는 전류 제어부를 더 구비하고,
    상기 특성 측정부는 각각의 상기 피측정 트랜지스터에 대해 상기 전류 제어부가 순차적으로 변화시키는 상기 소스 드레인 간 전류별로 상기 소스 전압을 측정해 각각의 상기 피측정 트랜지스터의 전류 전압 특성을 산출하는 것을 특징으로 하는 측정장치.
  14. 제8항에 기재된 상기 테스트용 회로의 전기적 특성을 측정하는 측정장치에 있어서,
    각각의 상기 스위치용 트랜지스터에서 대응하는 상기 피측정 트랜지스터를 온 상태로 하는 상기 게이트 전압과 상기 피측정 트랜지스터를 오프 상태로 하는 상기 게이트 전압을 상기 피측정 트랜지스터에 순차적으로 인가시키는 게이트 제어 부; 및
    각각의 상기 피측정 트랜지스터에 대해 온 상태일 때의 상기 소스 전압과 온 상태에서 오프 상태로 전환되고 소정의 시간이 경과한 후의 상기 소스 전압를 측정해 상기 소스 전압의 변화를 바탕으로 상기 PN 접합의 리크 전류를 산출하는 특성 측정부;
    를 구비한 측정장치.
  15. 전기적으로 병렬로 설치된 복수의 피측정 트랜지스터와,
    상기 복수의 피측정 트랜지스터에 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가하는 복수의 게이트 전압제어부;
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 소스 단자 및 드레인 단자에 전압을 인가해 상기 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 일정하게 제어하는 복수의 전압 인가부;
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 상기 소스 단자 및 상기 드레인 단자에서 출력되는 게이트 리크 전류를 적분하는 적분용량;
    각각의 상기 피측정 트랜지스터를 순차적으로 선택하는 선택부; 및
    상기 선택부가 순차적으로 선택하는 상기 피측정 트랜지스터에 대응하는 상기 적분용량의 전압을 순차적으로 출력하는 출력부;
    를 구비한 테스트용 회로.
  16. 제15항에 있어서,
    상기 테스트용 회로는,
    각각의 상기 피측정 트랜지스터의 상기 게이트 절연막에 전기적 스트레스를 인가하는 스트레스 인가부; 및
    상기 스트레스 인가부가 상기 전기적 스트레스를 인가한 후에 상기 피측정 트랜지스터의 상기 소스 단자 및 상기 드레인 단자와 상기 적분용량을 전기적으로 접속하는 스위치부;
    를 더 구비한 것을 특징으로 하는 테스트용 회로.
  17. 제16항에 있어서,
    상기 전압 인가부는,
    상기 피측정 트랜지스터의 상기 소스 단자 및 상기 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압이 공급되고 소스 단자가 상기 스위치부를 통해 상기 피측정 트랜지스터의 소스 단자 및 드레인 단자에 접속되어 드레인 단자가 상기 적분용량에 접속되는 NMOS 트랜지스터; 및
    상기 NMOS 트랜지스터와 병렬로 설치되어 상기 피측정 트랜지스터의 상기 소스 단자 및 상기 드레인 단자에 인가해야 하는 전압에 따른 게이트 전압이 공급되고 드레인 단자가 상기 스위치부를 통해 상기 피측정 트랜지스터의 소스 단자 및 드레인 단자에 접속되어 소스 단자가 상기 적분용량에 접속되는 PMOS 트랜지스터;
    를 더 구비한 것을 특징으로 하는 테스트용 회로.
  18. 제16항에 있어서,
    상기 스위치부는,
    상기 피측정 트랜지스터의 소스 단자 및 드레인 단자를 상기 스트레스 인가부에 접속할지 안할지를 스위칭하는 제1 스위치; 및
    상기 피측정 트랜지스터의 소스 단자 및 드레인 단자를 상기 적분용량에 접속할지 안할지를 스위칭하는 제2 스위치;
    를 구비한 것을 특징으로 하는 테스트용 회로.
  19. 제15항에 기재된 상기 테스트용 회로의 특성을 측정하는 측정장치에 있어서,
    상기 게이트 전압 제어부에서 상기 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가시켜 상기 전압 인가부에서 상기 피측정 트랜지스터의 게이트 절연막에 인가되는 전계를 일정하게 제어시키는 제어부; 및
    소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 각각의 상기 피측정 트랜지스터의 게이트 리크 전류를 산출하는 특성 측정부;
    를 구비하는 측정장치.
  20. 제19항에 있어서,
    상기 제어부는 상기 게이트 전압 제어부에 0V의 상기 게이트 전압과 정 또는 부의 전압값의 상기 게이트 전압을 순차적으로 상기 피측정 트랜지스터에 인가시키고,
    상기 특성 측정부는, 상기 선택부가 선택한 상기 피측정 트랜지스터에 0V의 상기 게이트 전압이 인가된 상태에서 소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 백그라운드 전류의 제1 전류값을 산출하고, 해당 피측정 트랜지스터에 정 또는 부의 전압값의 상기 게이트 전압이 인가된 상태에서 소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 상기 백그라운드 전류와 상기 게이트 리크 전류의 합인 제2 전류값을 산출하고, 상기 제1 전류값과 상기 제2 전류값의 편차를 바탕으로 해당 피측정 트랜지스터의 상기 게이트 리크 전류의 전류값을 산출하는 것을 특징으로 하는 측정장치.
  21. 웨이퍼 상에 복수의 전자 디바이스를 형성하는 단계;
    상기 웨이퍼 상에 복수의 제1항에 기재된 테스트용 회로를 형성하는 단계;
    상기 복수의 테스트용 회로의 전기적 특성을 측정하는 단계; 및
    상기 복수의 테스트용 회로가 설치된 위치와 각각의 상기 테스트용 회로의 상기 전기적 특성을 바탕으로 각각의 상기 전자 디바이스의 양호 여부를 판정하는 단계;
    를 구비한 테스트용 회로의 제조방법.
  22. 제21항에 있어서,
    상기 테스트용 회로를 형성하는 단계는,
    전기적으로 병렬로 설치된 복수의 피측정 트랜지스터를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    각각의 피측정 트랜지스터를 순차적으로 선택하는 선택부를 각각의 상기 테스트용 회로에 대해 형성하는 단계; 및
    상기 선택부가 순차적으로 선택한 상기 피측정 트랜지스터의 소스 전압을 순차적으로 출력하는 출력부를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    를 구비한 것을 특징으로 하는 테스트용 회로의 제조방법.
  23. 제22항에 있어서,
    상기 테스트용 회로를 형성하는 단계는,
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 소스 드레인 간 전류를 규정하는 복수의 전류원을 각각의 상기 테스트용 회로에 대해 형성하는 단계; 및
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 미리 정해진 게이트 전압을 각각 대응하는 상기 피측정 트랜지스터의 게이트 단자에 인가하는 복수의 게이트 전압 제어부를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    를 더 구비한 것을 특징으로 하는 테스트용 회로의 제조방법.
  24. 제23항에 있어서,
    상기 전기적 특성을 측정하는 단계는,
    각각의 상기 테스트용 회로에 대해 상기 선택부가 순차적으로 선택한 상기 피측정 트랜지스터의 소스 전압을 상기 출력부에 순차적으로 출력시키는 단계;
    각각의 상기 테스트용 회로에 대해 각각의 상기 게이트 전압 제어부에서 대응하는 상기 피측정 트랜지스터를 온 상태로 제어하는 상기 게이트 전압을 대응하는 상기 피측정 트랜지스터의 게이트 단자에 인가시키는 단계; 및
    각각의 상기 테스트용 회로에 대해 각각의 상기 피측정 트랜지스터의 상기 게이트 전압 및 상기 출력부가 출력하는 각각의 상기 소스 전압을 바탕으로 각각의 상기 피측정 트랜지스터의 역치 전압을 산출하는 단계;
    를 구비한 것을 특징으로 하는 테스트용 회로의 제조방법.
  25. 제21항에 있어서,
    상기 테스트용 회로를 형성하는 단계는,
    전기적으로 병렬로 설치된 복수의 피측정 트랜지스터를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가하는 복수의 게이트 전압 제어부를 각각의 상기 테스트용 회로에 형성하는 단계;
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 소스 단자 및 드레인 단자에 전압을 인가하고 상기 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 일정하게 제어하는 복수의 전압 인가부를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    상기 복수의 피측정 트랜지스터와 대응해서 설치되어 대응하는 상기 피측정 트랜지스터의 상기 소스 단자 및 상기 드레인 단자에서 출력되는 게이트 리크 전류를 적분하는 복수의 적분용량을 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    각각의 상기 피측정 트랜지스터를 순차적으로 선택하는 선택부를 각각의 상기 테스트용 회로에 대해 형성하는 단계; 및
    상기 선택부가 순차적으로 선택하는 상기 피측정 트랜지스터에 대응하는 상기 적분용량의 전압을 순차적으로 출력하는 출력부를 각각의 상기 테스트용 회로에 대해 형성하는 단계;
    를 구비한 것을 특징으로 하는 테스트용 회로의 제조방법.
  26. 제25항에 있어서,
    상기 전기적 특성을 측정하는 단계는,
    각각의 상기 테스트용 회로에 대해 상기 게이트 전압 제어부에서 상기 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가시켜 상기 전압 인가부에서 상기 피측정 트랜지스터의 게이트 절연막에 인가되는 전압을 일정하게 제어시키는 단계; 및
    각각의 상기 테스트용 회로에 대해 소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 각각의 상기 피측정 트랜지스터의 게이트 리크 전류를 산출하는 단계;
    를 구비한 것을 특징으로 하는 테스트용 회로 제조방법.
  27. 기판에 설치된 복수의 피측정 트랜지스터의 역치 전압의 불균형을 표시하는 표시장치에 있어서,
    각각의 상기 피측정 트랜지스터에 인가되는 게이트 전압과 해당 게이트 전압을 인가했을 때의 소스 전압에 기초하여, 각각의 상기 피측정 트랜지스터의 역치 전압을 측정하는 측정장치;
    상기 측정장치가 측정한 상기 피측정 트랜지스터의 역치 전압과 상기 기판의 면 내의 각각의 상기 피측정 트랜지스터의 위치를 대응시켜 격납하는 격납부; 및
    상기 기판의 면 내와 대응하는 표시면에 각각의 상기 피측정 트랜지스터의 상기 위치와 대응시켜서 각각의 상기 피측정 트랜지스터의 역치 전압의 전압값에 따른 특성 정보을 표시하는 표시부;
    를 구비하는 표시장치.
  28. 제27항에 있어서,
    상기 표시부는 각각의 상기 피측정 트랜지스터의 상기 특성 정보를 색 또는 밝기에 따라 표시하는 것을 특징으로 하는 표시장치.
  29. 제27항에 있어서,
    상기 표시부는 각각의 상기 피측정 트랜지스터의 위치와 대응시켜 각각의 상기 피측정 트랜지스터의 리크 전류의 전류값 정보를 더 표시하는 것을 특징으로 하는 표시장치.
  30. 기판에 설치된 복수의 피측정 트랜지스터의 리크 전류의 불균형을 표시하는 표시장치에 있어서,
    각각의 상기 피측정 트랜지스터의 리크 전류를 측정하는 측정장치;
    상기 측정장치가 측정한 상기 피측정 트랜지스터의 리크 전류와 상기 기판 면 내의 각각의 상기 피측정 트랜지스터의 위치를 대응시켜 격납하는 격납부; 및
    상기 기판의 면 내와 대응하는 표시면에 각각의 상기 피측정 트랜지스터의 상기 위치와 대응시켜 각각의 상기 피측정 트랜지스터의 리크 전류의 전류값에 따른 특성 정보를 표시하는 표시부;
    를 구비하는 표시장치.
  31. 제2항에 기재된 상기 테스트용 회로의 전기적 특성을 측정하는 측정 방법에 있어서,
    각각의 상기 게이트 전압 제어부에 대응하는 상기 피측정 트랜지스터를 온 상태로 제어하는 상기 게이트 전압을 대응하는 상기 피측정 트랜지스터의 게이트 단자에 인가시키는 게이트 제어 단계; 및
    각각의 상기 피측정 트랜지스터의 상기 게이트 전압 및 상기 출력부가 출력 하는 각각의 상기 소스 전압을 바탕으로 각각의 상기 피측정 트랜지스터의 역치 전압을 산출하는 특성 측정 단계;
    를 구비하는 측정 방법.
  32. 제31항에 있어서,
    각각의 상기 전류원에 동일한 상기 소스 드레인 간 전류를 생성시키는 전류 제어 단계를 더 구비하고,
    상기 특성 측정 단계에서 각각의 상기 피측정 트랜지스터의 상기 역치 전압의 불균형을 산출하는 것을 특징으로 하는 측정 방법.
  33. 제31항에 있어서,
    각각의 상기 전류원이 생성하는 상기 소스 드레인 간 전류를 순차적으로 변화시키는 전류 제어 단계를 더 구비하고,
    상기 특성 측정 단계에서 각각의 상기 피측정 트랜지스터에 대해 상기 전류 제어 단계에서 순차적으로 변화시키는 상기 소스 드레인 간 전류별로 상기 소스 전압을 측정해 각각의 상기 피측정 트랜지스터의 전류 전압 특성을 산출하는 것을 특징으로 하는 측정 방법.
  34. 제8항에 기재된 상기 테스트용 회로의 전기적 특성을 측정하는 측정 방법에 있어서,
    각각의 상기 스위치용 트랜지스터에서 대응하는 상기 피측정 트랜지스터를 온 상태로 하는 상기 게이트 전압과 상기 피측정 트랜지스터를 오프 상태로 하는 상기 게이트 전압을 상기 피측정 트랜지스터에 순차적으로 인가시키는 게이트 제어 단계; 및
    각각의 상기 피측정 트랜지스터에 대해 온 상태일 때의 상기 소스 전압과 온 상태에서 오프 상태로 전환되고 소정의 시간이 경과한 후의 상기 소스 전압을 측정해 상기 소스 전압의 변화를 바탕으로 상기 PN 접합의 리크 전류를 산출하는 특성 측정 단계;
    를 구비한 측정 방법.
  35. 제15항에 기재된 상기 테스트용 회로의 특성을 측정하는 측정 방법에 있어서,
    상기 게이트 전압 제어부에서 상기 피측정 트랜지스터의 게이트 단자에 소정의 게이트 전압을 인가시켜 상기 전압 인가부에서 상기 피측정 트랜지스터의 게이트 절연막에 인가되는 전계를 일정하게 제어시키는 제어 단계; 및
    소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 각각의 상기 피측정 트랜지스터의 게이트 리크 전류를 산출하는 특성 측정 단계;
    를 구비한 측정 방법.
  36. 제35항에 있어서,
    상기 제어 단계에서 상기 게이트 전압 제어부에 0V의 상기 게이트 전압과 정 또는 부의 전압값의 상기 게이트 전압을 순차적으로 상기 피측정 트랜지스터에 인가시키고,
    상기 특성 측정 단계는,
    상기 선택부가 선택한 상기 피측정 트랜지스터에 0V의 상기 게이트 전압이 인가된 상태에서 소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 백그라운드 전류인 제1 전류값을 산출하는 단계;
    해당 피측정 트랜지스터에 정 또는 부의 전압값의 상기 게이트 전압이 인가된 상태에서 소정 기간 동안 상기 출력부가 출력하는 전압의 변화량을 바탕으로 상기 백그라운드 전류와 상기 게이트 리크 전류의 합인 제2 전류값을 산출하는 단계; 및
    상기 제1 전류값과 상기 제2 전류값의 편차를 바탕으로 해당 피측정 트랜지스터의 상기 게이트 리크 전류의 전류값을 산출하는 단계;
    를 구비한 것을 특징으로 하는 측정 방법.
KR1020077021630A 2005-07-04 2005-07-04 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치 KR100991408B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012359 WO2007004289A1 (ja) 2005-07-04 2005-07-04 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置

Publications (2)

Publication Number Publication Date
KR20070120964A KR20070120964A (ko) 2007-12-26
KR100991408B1 true KR100991408B1 (ko) 2010-11-03

Family

ID=37604169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021630A KR100991408B1 (ko) 2005-07-04 2005-07-04 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치

Country Status (7)

Country Link
US (4) US7863925B2 (ko)
EP (2) EP1901356A4 (ko)
JP (1) JP3972076B2 (ko)
KR (1) KR100991408B1 (ko)
CN (1) CN101147264B (ko)
TW (1) TWI459004B (ko)
WO (1) WO2007004289A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1901356A4 (en) * 2005-07-04 2012-03-07 Nat University Corp Tohoku Unversity TEST CIRCUIT, WAFER, MEASURING DEVICE, COMPONENT MANUFACTURING METHOD AND DISPLAY EQUIPMENT
DE102008015211B4 (de) * 2008-03-20 2011-01-05 Infineon Technologies Ag Messanordnung und Verfahren zum Betreiben der Messanordnung
KR101085565B1 (ko) * 2008-06-02 2011-11-24 가부시키가이샤 어드밴티스트 시험용 웨이퍼 유닛, 및 시험 시스템
JP5433187B2 (ja) * 2008-08-28 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びそのテスト方法
US8169844B2 (en) * 2009-06-30 2012-05-01 Agere Systems Inc. Memory built-in self-characterization
CN103033728B (zh) * 2011-10-08 2015-07-29 中芯国际集成电路制造(上海)有限公司 经时击穿矩阵测试电路及测试方法
CN103134438A (zh) * 2011-12-02 2013-06-05 宁波中嘉科贸有限公司 复合式量测治具
CN103197222B (zh) * 2013-03-22 2016-04-06 上海华虹宏力半导体制造有限公司 晶体管漏电流的测试方法
CN106124832B (zh) * 2016-08-08 2019-04-30 武汉新芯集成电路制造有限公司 一种元器件饱和电流的量测方法和量测系统
CN106935570B (zh) 2017-03-31 2019-04-26 京东方科技集团股份有限公司 测试电路、测试方法、阵列基板及其制造方法
KR102413192B1 (ko) * 2017-11-03 2022-06-24 삼성전자주식회사 Nbti 또는 pbit를 모니터링하는 테스트 회로
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
CN109541427B (zh) * 2018-12-05 2021-04-13 上海华力微电子有限公司 晶体管电性测试结构及测试方法
US11217684B2 (en) * 2019-05-19 2022-01-04 Mikro Mesa Technology Co., Ltd. Method for rapidly gathering sub-threshold swing from thin film transistor
US11237205B2 (en) * 2020-05-06 2022-02-01 Nanya Technology Corporation Test array structure, wafer structure and wafer testing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223707A (ja) 1997-02-10 1998-08-21 Ricoh Co Ltd ウエハテスト方法及び装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
DE69027828T2 (de) * 1989-10-13 1996-11-21 Fujitsu Ltd Integrierte Halbleiter-Schaltungs-Vorrichtungen
JPH0770620B2 (ja) * 1990-12-26 1995-07-31 株式会社東芝 半導体記憶装置
US5666080A (en) * 1993-06-17 1997-09-09 Yozan, Inc. Computational circuit
JP3265129B2 (ja) * 1994-08-10 2002-03-11 株式会社東芝 不揮発性半導体記憶装置のセル特性測定回路
US6348806B1 (en) * 1999-03-18 2002-02-19 Motorola, Inc. Method and apparatus for measuring gate leakage current in an integrated circuit
DE10028145C2 (de) * 2000-06-07 2002-04-18 Infineon Technologies Ag Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
JP3707404B2 (ja) * 2001-08-03 2005-10-19 ソニー株式会社 検査方法、半導体装置、及び表示装置
KR100395880B1 (ko) * 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
US7019545B2 (en) * 2002-10-17 2006-03-28 United Microelectronics Corp. Method for monitoring quality of an insulation layer
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
KR100497246B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
US6897674B2 (en) * 2003-06-30 2005-05-24 International Business Machines Corporation Adaptive integrated circuit based on transistor current measurements
CN100387997C (zh) * 2003-10-31 2008-05-14 华昀科技股份有限公司 薄膜晶体管显示器数组的测试电路及方法
EP1901356A4 (en) * 2005-07-04 2012-03-07 Nat University Corp Tohoku Unversity TEST CIRCUIT, WAFER, MEASURING DEVICE, COMPONENT MANUFACTURING METHOD AND DISPLAY EQUIPMENT
WO2007032061A1 (ja) * 2005-09-13 2007-03-22 Advantest Corporation 製造システム、製造方法、管理装置、管理方法、およびプログラム
WO2007036985A1 (ja) * 2005-09-27 2007-04-05 Advantest Corporation 管理方法、及び管理装置
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
JP4483884B2 (ja) * 2007-03-28 2010-06-16 セイコーエプソン株式会社 駆動信号生成装置、液体吐出装置、及び、駆動信号生成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223707A (ja) 1997-02-10 1998-08-21 Ricoh Co Ltd ウエハテスト方法及び装置

Also Published As

Publication number Publication date
TW200706892A (en) 2007-02-16
TWI459004B (zh) 2014-11-01
US20110212552A1 (en) 2011-09-01
US20110209567A1 (en) 2011-09-01
JPWO2007004289A1 (ja) 2009-01-22
EP1901356A4 (en) 2012-03-07
CN101147264A (zh) 2008-03-19
US7863925B2 (en) 2011-01-04
JP3972076B2 (ja) 2007-09-05
US20110018577A1 (en) 2011-01-27
US7965097B2 (en) 2011-06-21
EP2660867A3 (en) 2014-02-12
EP1901356A1 (en) 2008-03-19
CN101147264B (zh) 2012-06-20
WO2007004289A1 (ja) 2007-01-11
US20080224725A1 (en) 2008-09-18
KR20070120964A (ko) 2007-12-26
EP2660867A2 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
KR100991408B1 (ko) 테스트용 회로, 웨이퍼, 측정장치, 디바이스 제조방법 및표시장치
KR100998324B1 (ko) 디바이스 식별 방법, 디바이스 제조 방법, 및 전자 디바이스
US7489151B2 (en) Layout for DUT arrays used in semiconductor wafer testing
CN102928763B (zh) 一种晶体管关键参数的可寻址测试电路及其测试方法
US20080238453A1 (en) High accuracy and universal on-chip switch matrix testline
KR100966479B1 (ko) 관리 방법 및 관리 장치
KR100973590B1 (ko) 제조 시스템, 제조 방법, 관리 장치, 관리 방법, 및프로그램
JP4813440B2 (ja) 電子デバイス及び解析方法
JP4776598B2 (ja) 管理方法、管理装置、及びデバイス製造方法
CN115565900A (zh) 测试电路及其操作方法
CN102110626A (zh) 确定晶圆中蛇形金属线的最小可测长度的方法
JP2006118910A (ja) トランジスタの評価装置及びそれを用いたトランジスタの評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7