JPH1038977A - 統合化集積回路 - Google Patents

Abstract

(57)【要約】 【課題】複数の集積回路を統合した集積回路において、
個々の集積回路を検査する際の集積回路内配線、入出力
端子、集積回路外配線上の制約、煩雑性を解消し、統合
化集積回路の構成を簡略化する。 【解決手段】組合せた複数の集積回路の間をつなぐ配線
から外部へテスト用の配線を導出するとともに、テスト
モードの信号入力に応じて複数の集積回路の間の結線を
高インピーダンス化して集積回路間を切り離すことによ
り、統合前の個々の集積回路としての検査設備・ソフト
を用いて、品質確認が実行できるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の集積回路を
組合わせて統合した統合化集積回路の試験を容易化する
構造に関する。

【０００２】

【従来の技術】集積回路は、微細な構造をもって構成さ
れており製造工程およびその後の取扱いプロセスで欠陥
が発生し混入する可能性があるため、集積回路製品の完
成時、および完成後電子機器に組込み使用されるまでの
工程において、品質不良品や完成後にうけた損傷品をを
排除するため試験、検査が行われている。ところで、電
子機器の小型化や新製品の開発に伴って、既に開発され
ている複数の集積回路を組合せ新たな集積回路として統
合し集積回路に構成する場合があるが、構成する個々の
集積回路を組合せ前と同様に試験、検査することが通常
必要となっている。本発明はこうした場面において、既
に開発されている複数の集積回路に対し保有している検
査設計および検査設備など既存の資源を活用して、統合
化後の集積回路の品質確認の容易化を図る、集積回路の
設計方法を請求しているが、これまでに行ってきた統合
化集積回路の試験、検査方法を、図６の事例で説明す
る。

【０００３】図６に例示した統合化集積回路３１では、
統合化する前の集積回路５と集積回路６の２つの集積回
路を主な構成要素とし、集積回路５と集積回路６の間は
必要な入出力を伝送する集積回路３１内の接続ラインに
より配線、接合する。実際には、図６に明確には図示し
ていないが、統合化集積回路３１は半導体基板上に集積
回路５、６およびスイッチング回路ＳＷ１、ＳＷ２を搭
載し、これらをパッケージ化したものである。

【０００４】まず電子機器の一部として作動する場合に
は、外部よりの制御入力で切替え可能なスイッチング回
路ＳＷ１、ＳＷ２の接続を選択し、集積回路５と集積回
路６の間を統合化集積回路３１の内部で直に接続する。
統合化集積回路３１の端子ｅ１に入力された信号は、内
部接続ラインＬ１、Ｌ２をとおり、集積回路５に入る。
この信号を基に処理した集積回路５の出力信号は接続ラ
インＬ４をとおりＳＷ１に入り、端子ｇ１の制御入力に
より選択された接点ａを経由して接続ラインＬ５をへて
集積回路６に入る。つぎに、この信号を基に処理した集
積回路６の出力信号は接続ラインＬ７をとおりＳＷ２に
入り、ｈ１端子よりの制御入力により選択された接点ｄ
を経由して接続ラインＬ８をへて端子ｆ１に導出され
る。

【０００５】統合化集積回路を構成する個別の集積回路
を試験する場合には、前述のスイッチング回路ＳＷ１、
ＳＷ２の接続を選択し、集積回路５または集積回路６を
個別に独立させ、個々の集積回路の端子を外部へ導出で
きるように内部の接続ラインを接続する。集積回路５の
試験時には、統合化集積回路３１の端子ｅ１に入力され
た試験用信号は、内部接続ラインＬ１、Ｌ２をとおり、
集積回路５に入る。この信号を基に処理した集積回路５
の出力信号は接続ラインＬ６をとおり、ＳＷ２に入り、
ｈ１端子よりの制御入力により選択された接点ｃを経由
して接続ラインＬ８をへて端子ｆ１に導出される。な
お、集積回路５の出力は同時に接続ラインＬ４をへてＳ
Ｗ１の接点ａに接続されるが、端子ｇ１の制御入力によ
り接点ｂが選択されているので、集積回路６による影響
はうけない。

【０００６】集積回路６の試験時には、統合化集積回路
３１の端子ｅ１に入力された試験用信号は、内部接続ラ
インＬ１、Ｌ９、ＳＷ１の接点ｂに入る。端子ｇ１の制
御入力により接点ｂを選択することにより、端子ｅ１の
入力は接続ラインＬ５をとおり、集積回路６に入力され
る。この信号を基に処理した集積回路６の出力信号は接
続ラインＬ７をとおり、ＳＷ２に入り、ｈ１端子よりの
制御入力により選択された接点ｄを経由し、接続ライン
Ｌ８をへて端子ｆ１に導出される。なお、集積回路５の
出力は同時に接続ラインＬ６をへてＳＷ１の接点ｃに導
出されるが、端子ｈ１の制御入力により接点ｄが選択さ
れているので、集積回路５に対し影響を及ぼさない。

【０００７】このように、スイッチング回路ＳＷ１、Ｓ
Ｗ２の接続を選択することにより、集積回路５および集
積回路６を個別に試験することができる。なお、図６で
は概念図のため接続ラインは一組の入出力接続ラインと
したが、通常用いられる集積回路５と集積回路６の間に
複数の接続ラインが存在し同時にスイッチング回路で選
択され、組合せ前の集積回路として試験される。スイッ
チング制御のｇ１、ｈ１の制御入力は、集積回路それぞ
れの複数の制御点に対して共通した入力端子より配設で
きる。

【０００８】図６の方法で統合化する場合は、集積回路
５および集積回路６の間を結ぶ接続ライン線に加えて、
試験時にのみ用いられる接続ラインＬ６、Ｌ９の配線が
必要となる。集積回路間には通常これらの配線が複数組
用いられるので、統合化された集積回路の内部配線を輻
輳させ、集積回路の設計を煩雑なものとさせている。

【０００９】

【発明が解決しようとする課題】電子機器製品の矮小化
や配線設計の簡略化などを目的に、従来プリント基板上
の回路に装着されていた複数の集積回路を、半導体基板
上に統合化することが行われているが、この複数の集積
回路が既存の製品である場合に、更めて検査設計および
検査装置を準備するのではなく、個別の集積回路につい
てそれまでに有している「検査設計および検査設備」を
活用するようにして、工期、生産準備コスト、検査工程
での新たなバグの発生防止が図られている。個別の集積
回路についての「検査設計および検査設備」を活用する
ために、従来は図５に例示した集積回路の統合化手法を
用いて、統合化集積回路内の個別の集積回路を試験でき
るようにしてきたが、前述のごとく統合化集積回路内で
の接続ラインやスイッチング回路が輻輳し実施上の困難
性が生じる場合があった。そこで、このような複数の集
積回路を統合する場合であっても、設計上の制約を軽減
する手法の開発が課題となっていた。

【００１０】

【課題を解決するための手段】本発明はこれらの課題を
解決するもので、第１の手段としては、複数の集積回路
をその内部に統合化した統合化集積回路において、少な
くとも２つの集積回路（１，２）の間に設けられ入出力
信号を伝送する接続ライン（Ｌ２）と、前記複数の集積
回路（１，２）に各々接続され、各集積回路（１，２）
を外部から高インピーダンス化するためのテスト端子
（ｕ１，ｖ１）とを設け、試験に際しては、前記複数の
集積回路（１，２）のうち少なくとも１つの集積回路
を、前記外部から前記テスト端子（ｕ１，ｖ１）を介し
て入力されたテスト信号により高インピーダンス化し、
他方の集積回路から入出力される信号を前記接続ライン
（Ｌ４）を介して前記外部へ出力して、試験できるよう
に構成する。

【００１１】第２の手段としては、複数の集積回路をそ
の内部に統合化した統合化集積回路において、少なくと
も２つの集積回路（３，４）の間に設けられ入出力信号
を伝送する複数の接続ライン（Ｌ３，Ｌ８，Ｌ８１）
と、前記複数の集積回路（３，４）に各々接続され、各
々の集積回路（３，４）を外部からのテスト信号により
高インピーダンス化するためのテスト端子（ｕ２，ｖ
２）と、前記外部と前記集積回路（３，４）との間で伝
送される信号を入出力するための少なくとも２つの第
１，第２の入出力端子（ｔ２，ｓ２）とを備え、試験に
際しては、前記接続ライン（Ｌ３，Ｌ８，Ｌ８１）のう
ち一方の接続ライン（Ｌ８，Ｌ８１）は一方の集積回路
（４）から第１の入出力端子（ｔ２）を介して外部へ延
長され、更に第２の入出力端子（ｓ２）を介して他方の
集積回路（３）へ接続されたものであって、前記複数の
集積回路（３，４）のうち、少なくとも１つの集積回路
を外部から前記テスト端子（ｕ２，ｖ２）を介して入力
したテスト信号により高インピーダンス化し、他方の集
積回路から入出力される信号を前記延長された接続ライ
ン（Ｌ８１）を介して外部へ出力して、試験できるよう
に構成する。

【００１２】第３の手段としては、複数の集積回路をそ
の内部に統合化した統合化集積回路において、少なくと
も２つの集積回路（３，４）の間に設けられ入出力信号
を伝送する接続ライン（Ｌ３，Ｌ８，Ｌ８１）と、前記
複数の集積回路（３，４）に各々接続され、各集積回路
（３，４）を外部からのテスト信号により高インピーダ
ンス化するためのテスト端子（ｕ２，ｖ２）と、前記外
部と前記集積回路（３，４）との間で伝送される信号を
入出力するための少なくとも３つの入出力端子（ｋ２，
ｓ２，ｔ２）とを備え、試験に際しては、前記接続ライ
ン（Ｌ３，Ｌ８，Ｌ８１）のうち一方の接続ライン（Ｌ
８，Ｌ８１）は一方の集積回路（４）から第１の入出力
端子（ｔ２）を介して外部へ延長され、更に第２の入出
力端子（ｓ２）を介して他方の集積回路（３）へ接続さ
れ、他方の接続ライン（Ｌ３）は第３の入出力端子（ｋ
２）を介して接続されたものであって、前記複数の集積
回路（３，４）のうち、少なくとも１つの集積回路を外
部から前記テスト端子（ｕ２，ｖ２）を介して入力され
たテスト信号により高インピーダンス化し、他方の集積
回路から入出力される信号を、前記延長された接続ライ
ン（Ｌ８１）から、又は／及び前記他方の接続ライン
（Ｌ３）を介して前記第３の入出力端子（ｋ２）を介し
て出力して、試験できるように構成する。

【００１３】第４の手段としては、複数の集積回路をそ
の内部に統合化した統合化集積回路において、少なくと
も２つの集積回路（３，４）の間に設けられ入出力信号
を伝送する接続ライン（Ｌ３，Ｌ３１，Ｌ８，Ｌ８１）
と、前記複数の集積回路（３，４）に各々接続され、各
集積回路（３，４）を外部からのテスト信号により高イ
ンピーダンス化するためのテスト端子（ｕ２，ｖ２）
と、前記外部と前記集積回路（３，４）との間で伝送さ
れる信号を入出力するための少なくとも４つの第１，第
２の入出力端子（ｔ２，ｓ２）及び第１，第２の入出力
端子（ｚ２，ｙ２）とを備え、試験に際しては、前記接
続ライン（Ｌ３，Ｌ３１，Ｌ８，Ｌ８１）のうち一方の
接続ライン（Ｌ８，Ｌ８１）は一方の集積回路（４）か
ら第１の入出力端子（ｔ２）を介して外部へ延長され、
更に第２の入出力端子（ｓ２）を介して他方の集積回路
（３）へ接続され、他方の接続ライン（Ｌ３，Ｌ３１）
は他方の集積回路（３）から第４の入出力端子（ｙ２）
を介して外部へ延長され、さらに第３の入出力端子（ｚ
２）を介して一方の集積回路（４）へ接続されたもので
あって、前記複数の集積回路（３，４）のうち、少なく
とも１つの集積回路を外部から前記テスト端子（ｕ２，
ｖ２）を介して入力したテスト信号により高インピーダ
ンス化し、他方の集積回路から入出力される信号を、前
記延長された接続ライン（Ｌ８１，Ｌ３１）を介して外
部へ出力して、試験できるように構成する。

【００１４】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１の実施例を示す。図１において、統
合化集積回路１１は複数の集積回路１、および集積回路
２を統合した構成であって、集積回路１、または集積回
路２にはテストモード入力端子ｕ１またはｖ１からの信
号により高インピーダンス化する回路を有している。集
積回路１は、接続ラインＬ１をへて外部入力端子ｍ１、
および外部出力端子ｐ１への接続を有し、集積回路２と
の入力および出力接続を接続ラインＬ２を介して有して
いる。同時に、接続ラインＬ２は接続ラインＬ４を介し
て外部入出力端子ｋ１、ｒ１への接続を有している。集
積回路２は、集積回路１との入力および出力接続を接続
ラインＬ２を介して有するとともに、接続ラインＬ２、
接続ラインＬ４をへて外部入出力端子ｋ１、ｒ１への接
続、さらに接続ラインＬ３をへて外部入力端子ｑ１、お
よび外部出力端子ｎ１への接続を有している。なお、接
続ラインＬ１、接続ラインＬ２、接続ラインＬ３は通常
の信号処理をするために設けられたものであり、接続ラ
インＬ４は試験用の信号処理と通常の信号処理とを兼ね
ているものである。

【００１５】集積回路１は、テストモードの入力により
高インピーダンス化するための信号端子ｕ１との接続
を、接続ラインＬ５を介して有している。集積回路２
は、テストモードの入力により高インピーダンス化する
ための信号端子ｖ１との接続を、接続ラインＬ６を介し
て有している。なお、図１では代表例での説明とし、集
積回路１および集積回路２の間の、および外部との複数
の接続ラインのうち、入力と出力の方向（矢印で示す）
ごとにそれぞれ一組の接続ラインを選んでいる。

【００１６】以上図１に示した接続ラインとすることに
より、従来例として図５に示した接続ラインの配設の煩
雑さは軽減されている。つぎに、図２により本発明の第
１の実施例の統合化集積回路を試験する際の、動作を説
明する。統合化集積回路の信号端子ｕ１よりテストモー
ド信号が入力されると、集積回路１が高インピーダンス
化され、集積回路１は集積回路２に対して図２で点線で
模したように絶縁状態となる。外部端子ｋ１および外部
端子ｑ１から入力された試験用信号は、接続ラインＬ
４、接続ラインＬ２および接続ラインＬ３を介して集積
回路２に入力される。この信号に基づき集積回路２によ
り処理された出力信号は、接続ラインＬ２、接続ライン
Ｌ４および接続ラインＬ３を介して、外部端子ｒ１、外
部端子ｎ１に流れる。この信号を外部で検査することに
より集積回路２が異常か否かが分かる。なお、入出力の
信号数は一部に限定し、例えば接続ラインＬ２、接続ラ
インＬ４、外部端子ｋ１、外部端子ｒ１のみで信号の入
出力を行うようにしてもよい。

【００１７】また、統合化集積回路にテストモード信号
が信号端子ｖ１より入力されると集積回路２を高インピ
ーダンス化され、集積回路２は集積回路１に対して絶縁
された状態となる。外部端子ｒ１、外部端子ｍ１から入
力された試験用信号は、接続ラインＬ４、接続ラインＬ
２、接続ラインＬ1 を介して集積回路１に入る。この信
号に基づき集積回路１より処理された出力信号は接続ラ
インＬ２、接続ラインＬ４および接続ラインＬ３を介し
て外部端子ｋ１、外部端子ｐ１に流れる。この信号を外
部で検査することにより、集積回路１が異常か否かが分
かる。なお、入出力の信号数は一部に限定し、例えば接
続ラインＬ２、接続ラインＬ４、外部端子ｋ１、外部端
子ｒ１のみで信号の入出力を行うようにしてもよい。こ
のように、接続ラインＬ４は１つのラインで入出力経路
を兼用している。

【００１８】なお、集積回路を高インピーダンス化する
方法について詳細に説明する。図３（ａ）は集積回路１
の内部構成図である。集積回路２も集積回路１と同様の
構成とし、説明を省略する。集積回路１には、端子ｕ１
からテストモード信号が入力される端子Ｃ、信号を入出
力するＩＮ端子、ＯＵＴ端子を備え、その内部には入力
した信号を処理し、さらに処理後の信号を出力端子ＯＴ
から出力する信号処理部１０１、出力端子ＯＴおよび前
記端子Ｃからの信号を入力し、高インピーダンス化を施
す出力制御部１０２を備えている。

【００１９】出力制御部１０２はアンド回路、オア回
路、Ｐｃｈトランジスタ、Ｎｃｈトランジスタ等から構
成された論理回路であり、その入出力の関係は図３
（ｂ）に示されるような論理となっている。なお、図中
の「Ｚ」は高インピーダンスを示しており、本図に示さ
れるように端子Ｃのレベルが「Ｌ」の場合は信号処理が
なされた出力端子ＯＴのレベルがそのまま出力端子Ｘに
出力される。また、端子Ｃのレベルが「Ｈ」の場合は信
号処理がなされた出力端子ＯＴのレベルに係わらず出力
端子Ｘに高インピーダンスが現れ、信号処理部１０１か
らの信号が無効化される。

【００２０】このように、端子Ｃのレベルが「Ｈ」とな
ると、テストモード信号が入力され、高インピーダンス
化されたことになる。以上、高インピーダンス化した上
でこのようにアクセス可能としたので、構成を簡略化し
て集積回路１あるいは集積回路２を個別に試験できる。
また、接続ラインＬ４の出力信号を検出しているので、
集積回路間の通信状態の検査を行うことができる。

【００２１】以上の実施例では、接続ラインＬ４と外部
端子ｋ１、外部端子ｒ１を基板の上に備えているものと
しているが、より構成を簡略化するために、接続ライン
Ｌ４外部端子ｋ１、外部端子ｒ１をなくし、統合化集積
回路１１をパッケージングする前に、直接試験用のピン
を接続ラインＬ２に当接させ、このピンから接続ライン
Ｌ１、あるいは接続ラインＬ２の出力信号を検出するよ
うにしてもよい。

【００２２】つぎに、図４に本発明の第２の実施例を示
す。統合化集積回路２１は、複数の集積回路３、および
集積回路４を統合した構成であって、集積回路３、また
は集積回路４にはテストモード入力端子ｕ２またはｖ２
からの信号により高インピーダンス化する回路を有して
いる。集積回路３は、接続ラインＬ１をへて外部入力端
子ｍ２、および外部出力端子ｐ２への接続を有し、集積
回路４への出力接続を接続ラインＬ３を介して有してい
るとともに、接続ラインＬ３は接続ラインＬ２を介して
外部入出力端子ｋ２への接続を有している。一方で、集
積回路４の出力を集積回路３に入力する接続は、集積回
路４より接続ラインＬ８、外部端子ｔ２、統合化集積回
路の外にある接続ラインＬ８１、外部端子ｓ２、接続ラ
インＬ８を経由して、集積回路３に至る接続経路を有し
ている。

【００２３】また、集積回路３はテストモードの入力に
より高インピーダンス化するための信号端子ｕ２との接
続を接続ラインＬ５を介して有している。集積回路４
は、テストモードの入力により高インピーダンス化する
ための信号端子ｖ２との接続を接続ラインＬ６を介して
有している。このように構成することにより、従来例と
して図６に示した接続ラインの配設が容易化される。

【００２４】つぎに、図４の本発明の第２の実施例の統
合化集積回路を試験する際の、動作を説明する。統合化
集積回路の信号端子ｕ２よりテストモード信号が入力さ
れると、集積回路３が高インピーダンス化されるので、
集積回路３は集積回路４に対して絶縁状態となる。外部
端子ｋ２および外部端子ｑ２から入力された試験用信号
は、接続ラインＬ２、接続ラインＬ３および接続ライン
Ｌ４を介して集積回路４に入力される。この信号に基づ
き集積回路４により処理された出力信号は、接続ライン
Ｌ８および接続ラインＬ４を介して、外部端子ｔ２（お
よび接続ラインＬ８１）、外部端子ｎ２に流れる。この
信号を外部で検査することにより集積回路４が異常か否
かが分かる。なお、入出力の信号数は一部に限定し、例
えば接続ラインＬ２、接続ラインＬ３、接続ラインＬ
８、外部端子ｋ２、外部端子ｔ２のみで信号の入出力を
行うようにしてもよい。また、統合化集積回路にテスト
モード信号が信号端子ｖ２より入力されると集積回路４
が高インピーダンス化され、集積回路４は集積回路３に
対して絶縁された状態となる。外部端子ｓ２、外部端子
ｍ２から入力された試験用信号は、接続ラインＬ８、接
続ラインＬ１を介して集積回路３に入る。この信号に基
づき集積回路３より処理された出力信号は接続ラインＬ
３、接続ラインＬ２および接続ラインＬ１を介して外部
端子ｋ２、外部端子ｐ２に流れる。この信号を外部で検
査することにより、集積回路３が異常か否かが分かる。
なお、入出力の信号数は一部に限定し、例えば接続ライ
ンＬ３、接続ラインＬ２を介して外部端子ｋ２、接続ラ
インＬ８を介して外部端子ｓ２のみで信号の入出力を行
うようにしてもよい。

【００２５】なお、集積回路を高インピーダンス化する
方法は、上述した図３（ａ），（ｂ）と同じであるため
説明を省略する。以上のように、事例では高インピーダ
ンス化した上でこのようにアクセス可能として、構成を
簡略化して集積回路３あるいは集積回路４を個別に試験
できる。また、接続ラインＬ２の出力信号を検出してい
るので、集積回路間の通信状態の検査を行うことができ
る。また、接続ラインＬ８１は常時外部に露出している
ため、統合化集積回路２１の実装後においても、試験を
行うことができる。

【００２６】つぎに、図５に本発明の第２の実施例の変
形例を示す。本例では第２実施例の接続ラインＬ３を統
合化集積回路２１から外部へ露出させるようにした例で
ある。統合化集積回路２１は、複数の集積回路３、およ
び集積回路４を統合した構成であって、集積回路３、ま
たは集積回路４にはテストモード入力端子ｕ２またはｖ
２からの信号により高インピーダンス化する回路を有し
ている。集積回路３は、接続ラインＬ１をへて外部入力
端子ｍ２、および外部出力端子ｐ２への接続を有し、集
積回路４への入出力接続となる接続ラインＬ３，Ｌ８を
介して外部入力端子ｓ２、外部出力端子ｙ２への接続を
有している。さらに、この入力端子ｓ２、外部出力端子
ｙ２からは統合化集積回路の外にある接続ラインＬ８，
Ｌ３１、外部端子ｚ２および外部端子ｔ２、接続ライン
Ｌ８，Ｌ３を経由して、集積回路４に至る接続経路とな
っている。集積回路４は、さらに接続ラインＬ４を介し
て外部端子ｑ２からの入力、外部端子ｎ２への出力を接
続し、外部端子ｚ２および外部端子ｔ２と合わせて統合
化集積回路の外部からアクセスを可能としている。

【００２７】また、集積回路３はテストモードの入力に
より高インピーダンス化するための信号端子ｕ２との接
続を接続ラインＬ５を介して有している。集積回路４
は、テストモードの入力により高インピーダンス化する
ための信号端子ｖ２との接続を接続ラインＬ６を介して
有している。このように構成することも、従来例として
図６に示した接続ラインの配設の支障の解消を図る手段
である。

【００２８】つぎに、図５の本発明の第２の実施例の変
形例の統合化集積回路を試験する際の、動作を説明す
る。統合化集積回路の信号端子ｕ２よりテストモード信
号が入力されると、集積回路３が高インピーダンス化さ
れ、集積回路３は集積回路４に対して絶縁状態となる。
外部端子ｚ２および外部端子ｑ２から入力された試験用
信号は、接続ラインＬ３および接続ラインＬ４を介して
集積回路４に入力される。この信号に基づき集積回路４
により処理された出力信号は、接続ラインＬ８および接
続ラインＬ４を介して、外部端子ｔ２（および接続ライ
ンＬ８１）、外部端子ｎ２に流れる。この信号を外部で
検査することにより集積回路４が異常か否かが分かる。
なお、入出力の信号数は一部に限定し、例えば接続ライ
ンＬ８，Ｌ３、外部端子ｚ２、外部端子ｔ２のみで信号
の入出力を行うようにしてもよい。

【００２９】また、統合化集積回路にテストモード信号
が信号端子ｖ２より入力されると、集積回路４が高イン
ピーダンス化され、集積回路４は集積回路３に対して絶
縁された状態となる。外部端子ｓ２、外部端子ｍ２から
入力された試験用信号は、接続ラインＬ８、接続ライン
Ｌ１を介して集積回路３に入る。この信号に基づき集積
回路３より処理された出力信号は接続ラインＬ３、およ
び接続ラインＬ１を介して外部端子ｙ２（および接続ラ
インＬ３１）、外部端子ｐ２に流れる。この信号を外部
で検査することにより、集積回路３が異常か否かが分か
る。なお、入出力の信号数は一部に限定し、例えば接続
ラインＬ８，Ｌ３を介して外部端子ｓ２、外部端子ｙ２
のみで信号の入出力を行うようにしてもよい。

【００３０】なお、集積回路を高インピーダンス化する
方法は、上述した図３（ａ），（ｂ）と同じであるため
その説明を省略する。以上のように、事例では高インピ
ーダンス化した上でこのようにアクセス可能としたの
で、構成を簡略化して集積回路３あるいは集積回路４を
個別に試験できる。また、接続ラインＬ８１，Ｌ３１は
常時外部に露出しているため、統合化集積回路２１の実
装後においても集積回路間の通信状態の試験を行うこと
ができる。

【００３１】なお、図１、図４、図５において、構成す
る集積回路のポートが既に高インピーダンスである場合
には、その部分に対して更めて高インピーダンス化制御
回路をつけ加えなくともよい。

【００３２】

【発明の効果】複数の集積回路を統合した統合化集積回
路の設計において、構成する集積回路を個別に高インピ
ーダンス化し個別に検査できるようアクセス可能とした
ので、従来のように試験用のスイッチング回路を必要と
せず、統合化集積回路内の接続ラインや入出力端子の配
設、集積回路外の配線上の制約を解消し、統合化集積回
路の構成を簡略化できる。

【図面の簡単な説明】

【図１】本発明の第１実施例の統合化集積回路の接続を
示す説明図である。

【図２】本発明の高インピーダンス化による作用の説明
図である。

【図３】（ａ）集積回路１の内部構成を示す説明図であ
る。 （ｂ）集積回路１のフアンクシヨン テーブルである。

【図４】本発明の第２実施例の統合化集積回路の接続を
示す説明図である。

【図５】本発明の第２実施例の変形例である統合化集積
回路の接続を示す説明図である。

【図６】従来の統合化集積回路の接続を示す説明図であ
る。

【符号の説明】

１１ ・・・・統合化集積回路 １、２ ・・・・集積回路 L1,L2,L3,L4,L5,L6,L8 ・・・・接続ライン L31,L81 ・・・・統合化集積回路の外部に設けた接続ラ
イン m1,q1 ・・・・入力端子 n1,p1 ・・・・出力端子 k1,r1 ・・・・試験用入出力端子 u1,v1 ・・・・高インピーダンス化信号端子 SW1,SW2 ・・・・スイッチング回路 a,b,c,d ・・・・スイッチング回路接点 L10,L11 ・・・・スイッチング回路の制御入力の接続ラ
イン

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の集積回路をその内部に統合化した
   統合化集積回路において、 少なくとも２つの集積回路（１，２）の間に設けられ入
   出力信号を伝送する接続ライン（Ｌ２）と、前記複数の
   集積回路（１，２）に各々接続され、各集積回路（１，
   ２）を外部から高インピーダンス化するためのテスト端
   子（ｕ１，ｖ１）と、 前記複数の集積回路（１，２）のうち、少なくとも１つ
   の集積回路を前記外部から前記テスト端子（ｕ１，ｖ
   １）を介して入力されたテスト信号により高インピーダ
   ンス化し、他方の集積回路から入出力される信号を前記
   接続ライン（Ｌ４）を介して前記外部へ出力してなるこ
   とを特徴とする統合化集積回路。
2. 【請求項２】 複数の集積回路をその内部に統合化した
   統合化集積回路において、 少なくとも２つの集積回路（３，４）の間に設けられ入
   出力信号を伝送する複数の接続ライン（Ｌ３，Ｌ８，Ｌ
   ８１）と、前記複数の集積回路（３，４）に各々接続さ
   れ、各々の集積回路（３，４）を外部からのテスト信号
   により高インピーダンス化するためのテスト端子（ｕ
   ２，ｖ２）と、前記外部と前記集積回路（３，４）との
   間で伝送される信号を入出力するための少なくとも２つ
   の第１，第２の入出力端子（ｔ２，ｓ２）とを備え、 前記接続ライン（Ｌ３，Ｌ８，Ｌ８１）のうち一方の接
   続ライン（Ｌ８，Ｌ８１）は一方の集積回路（４）から
   第１の入出力端子（ｔ２）を介して外部へ延長され、更
   に第２の入出力端子（ｓ２）を介して他方の集積回路
   （３）へ接続されたものであって、前記複数の集積回路
   （３，４）のうち、少なくとも１つの集積回路を外部か
   ら前記テスト端子（ｕ２，ｖ２）を介して入力したテス
   ト信号により高インピーダンス化し、他方の集積回路か
   ら入出力される信号を前記延長された接続ライン（Ｌ８
   １）を介して外部へ出力してなることを特徴とする統合
   化集積回路。
3. 【請求項３】 複数の集積回路をその内部に統合化した
   統合化集積回路において、 少なくとも２つの集積回路（３，４）の間に設けられ入
   出力信号を伝送する接続ライン（Ｌ３，Ｌ８，Ｌ８１）
   と、前記複数の集積回路（３，４）に各々接続され、各
   集積回路（３，４）を外部からのテスト信号により高イ
   ンピーダンス化するためのテスト端子（ｕ２，ｖ２）
   と、前記外部と前記集積回路（３，４）との間で伝送さ
   れる信号を入出力するための少なくとも３つの入出力端
   子（ｋ２，ｓ２，ｔ２）とを備え、 前記接続ライン（Ｌ３，Ｌ８，Ｌ８１）のうち一方の接
   続ライン（Ｌ８，Ｌ８１）は一方の集積回路（４）から
   第１の入出力端子（ｔ２）を介して外部へ延長され、更
   に第２の入出力端子（ｓ２）を介して他方の集積回路
   （３）へ接続され、他方の接続ライン（Ｌ３）は第３の
   入出力端子（ｋ２）を介して接続されたものであって、 前記複数の集積回路（３，４）のうち、少なくとも１つ
   の集積回路を外部から前記テスト端子（ｕ２，ｖ２）を
   介して入力されたテスト信号により高インピーダンス化
   し、他方の集積回路から入出力される信号を、前記延長
   された接続ライン（Ｌ８１）から、又は／及び前記他方
   の接続ライン（Ｌ３）を介して前記第３の入出力端子
   （ｋ２）を介して出力してなることを特徴とする統合化
   集積回路。
4. 【請求項４】 複数の集積回路をその内部に統合化した
   統合化集積回路において、 少なくとも２つの集積回路（３，４）の間に設けられ入
   出力信号を伝送する接続ライン（Ｌ３，Ｌ３１，Ｌ８，
   Ｌ８１）と、前記複数の集積回路（３，４）に各々接続
   され、各集積回路（３，４）を外部からのテスト信号に
   より高インピーダンス化するためのテスト端子（ｕ２，
   ｖ２）と、前記外部と前記集積回路（３，４）との間で
   伝送される信号を入出力するための少なくとも４つの第
   １，第２の入出力端子（ｔ２，ｓ２）及び第１，第２の
   入出力端子（ｚ２，ｙ２）とを備え、 前記接続ライン（Ｌ３，Ｌ３１，Ｌ８，Ｌ８１）のうち
   一方の接続ライン（Ｌ８，Ｌ８１）は一方の集積回路
   （４）から第１の入出力端子（ｔ２）を介して外部へ延
   長され、更に第２の入出力端子（ｓ２）を介して他方の
   集積回路（３）へ接続され、他方の接続ライン（Ｌ３，
   Ｌ３１）は他方の集積回路（３）から第４の入出力端子
   （ｙ２）を介して外部へ延長され、さらに第３の入出力
   端子（ｚ２）を介して一方の集積回路（４）へ接続され
   たものであって、 前記複数の集積回路（３，４）のうち、少なくとも１つ
   の集積回路を外部から前記テスト端子（ｕ２，ｖ２）を
   介して入力したテスト信号により高インピーダンス化
   し、他方の集積回路から入出力される信号を、前記延長
   された接続ライン（Ｌ８１，Ｌ３１）を介して外部へ出
   力してなることを特徴とする統合化集積回路。