JP2944325B2 - スキャンパス診断回路 - Google Patents
スキャンパス診断回路Info
- Publication number
- JP2944325B2 JP2944325B2 JP4228209A JP22820992A JP2944325B2 JP 2944325 B2 JP2944325 B2 JP 2944325B2 JP 4228209 A JP4228209 A JP 4228209A JP 22820992 A JP22820992 A JP 22820992A JP 2944325 B2 JP2944325 B2 JP 2944325B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- scan path
- logic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩのスキャンパス
を含むスキャンパスを診断する回路に関する。
を含むスキャンパスを診断する回路に関する。
【０００２】
【従来の技術】従来のこの種のスキャンパス診断は、各
ＬＳＩでスキャンパスの入力データと、スキャンパスの
出力データを比較してスキャンパスの正常性を確認して
いる。
ＬＳＩでスキャンパスの入力データと、スキャンパスの
出力データを比較してスキャンパスの正常性を確認して
いる。
【０００３】
【発明が解決しようとする課題】この従来のスキャンパ
ス診断方式では、スキャンパス上の任意のフリップフロ
ップで論理“０”または“１”の縮退故障が発生してい
ると、スキャンアウトデータは全ビット論理“０”また
は“１”となってしまい期待値との比較結果から故障Ｌ
ＳＩを指摘できないという欠点がある。
ス診断方式では、スキャンパス上の任意のフリップフロ
ップで論理“０”または“１”の縮退故障が発生してい
ると、スキャンアウトデータは全ビット論理“０”また
は“１”となってしまい期待値との比較結果から故障Ｌ
ＳＩを指摘できないという欠点がある。
【０００４】
【課題を解決するための手段】本発明のスキャンパス診
断回路は、スキャンパスを備えたＬＳＩを複数有し前記
スキャンパスをシリアルに接続した装置におけるスキャ
ンパス診断回路であって、前記装置のスキャンインデー
タとして固定的に論理“１”或いは“０”を入力する手
段と、前記スキャンパス上のＬＳＩごとに、前記スキャ
ンパスのフリップフロップ数だけ前記装置のスキャンイ
ンデータをクロック信号によりシフトさせた時のＬＳＩ
スキャンアウトデータと前記装置のスキャンインデータ
をシフトモード時に比較し、これらが不一致の時にエラ
ー信号を出力するエラー検出回路とを設けたことを特徴
とする。
断回路は、スキャンパスを備えたＬＳＩを複数有し前記
スキャンパスをシリアルに接続した装置におけるスキャ
ンパス診断回路であって、前記装置のスキャンインデー
タとして固定的に論理“１”或いは“０”を入力する手
段と、前記スキャンパス上のＬＳＩごとに、前記スキャ
ンパスのフリップフロップ数だけ前記装置のスキャンイ
ンデータをクロック信号によりシフトさせた時のＬＳＩ
スキャンアウトデータと前記装置のスキャンインデータ
をシフトモード時に比較し、これらが不一致の時にエラ
ー信号を出力するエラー検出回路とを設けたことを特徴
とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図である。図中、Ｌ
ＳＩ１はｌビットのフリップフロップ（以下Ｆ／Ｆと記
す）を有し、ＬＳＩ２はｍビットのＦ／Ｆを有してい
る。
る。図１は本発明の一実施例を示す図である。図中、Ｌ
ＳＩ１はｌビットのフリップフロップ（以下Ｆ／Ｆと記
す）を有し、ＬＳＩ２はｍビットのＦ／Ｆを有してい
る。
【０００６】１４，２４はそれぞれＬＳＩ１，２のスキ
ャンインデータ入力端子、１６，２６はそれぞれＬＳＩ
１，２のスキャンアウトデータを出力端子、１２，２２
はそれぞれＬＳＩ１，２の比較スキャンインデータ入力
端子、１３，２３はそれぞれＬＳＩ１，２のシフトモー
ド信号入力端子、１７，２７はそれぞれＬＳＩ１，２の
比較データ入力端子、１１，２１はそれぞれＬＳＩ１，
２のエラー検出回路、１８，２８はそれぞれＬＳＩ１，
２のエラー信号出力端子である。又３は、装置のスキャ
ンイン端子、４は装置のスキャンアウト端子、５は装置
のシフトモード信号入力端子である。
ャンインデータ入力端子、１６，２６はそれぞれＬＳＩ
１，２のスキャンアウトデータを出力端子、１２，２２
はそれぞれＬＳＩ１，２の比較スキャンインデータ入力
端子、１３，２３はそれぞれＬＳＩ１，２のシフトモー
ド信号入力端子、１７，２７はそれぞれＬＳＩ１，２の
比較データ入力端子、１１，２１はそれぞれＬＳＩ１，
２のエラー検出回路、１８，２８はそれぞれＬＳＩ１，
２のエラー信号出力端子である。又３は、装置のスキャ
ンイン端子、４は装置のスキャンアウト端子、５は装置
のシフトモード信号入力端子である。
【０００７】本実施例においては、まず、シフトモード
でスキャンパスに論理“１”固定のデータを入力する場
合、シフトモード入力端子５には論理“１”の値が入力
され、スキャンイン端子３には論理“１”の値が入力さ
れる。この時、クロック信号により論理“１”のスキャ
インデータをスキャンパスのＦ／Ｆの数だけシフトさせ
る。
でスキャンパスに論理“１”固定のデータを入力する場
合、シフトモード入力端子５には論理“１”の値が入力
され、スキャンイン端子３には論理“１”の値が入力さ
れる。この時、クロック信号により論理“１”のスキャ
インデータをスキャンパスのＦ／Ｆの数だけシフトさせ
る。
【０００８】従って、比較スキャンインデータ入力端子
１２には論理“１”の値が入力され、比較データ入力端
子１７には、Ｆ／Ｆ１５−ｌに入っていた信号Ａが入力
され、シフトモード信号入力端子１３には論理“１”の
値が入力される。そして、信号Ａが論理“１”の値の
時、エラー信号出力端子１８には論理“０”の値が出力
され、信号Ａが論理“０”の値の時、エラー信号出力端
子１８には論理“１”の値が出力される。
１２には論理“１”の値が入力され、比較データ入力端
子１７には、Ｆ／Ｆ１５−ｌに入っていた信号Ａが入力
され、シフトモード信号入力端子１３には論理“１”の
値が入力される。そして、信号Ａが論理“１”の値の
時、エラー信号出力端子１８には論理“０”の値が出力
され、信号Ａが論理“０”の値の時、エラー信号出力端
子１８には論理“１”の値が出力される。
【０００９】また、シフトモードでスキャンパスに論理
“０”固定のデータを入力する場合、シフトモード入力
端子５には論理“１”の値が入力され、スキャンイン端
子３には論理“０”の値が入力される。この時クロック
信号により、論理“０”のスキャンインデータをスキャ
ンパスのＦ／Ｆの数だけシフトさせる。
“０”固定のデータを入力する場合、シフトモード入力
端子５には論理“１”の値が入力され、スキャンイン端
子３には論理“０”の値が入力される。この時クロック
信号により、論理“０”のスキャンインデータをスキャ
ンパスのＦ／Ｆの数だけシフトさせる。
【００１０】従って、比較スキャンインデータ入力端子
１２には論理“０”の値が入力され、比較データ入力端
子１７にはＦ／Ｆ１５−ｌに入っていた信号Ａが入力さ
れ、シフトモード信号入力端子１３には論理“１”の値
が入力される。そして、信号Ａが論理“０”の値の時、
エラー信号出力端子１８には論理“１”の値が出力さ
れ、信号Ａが論理“０”の時、エラー信号出力端子１８
には論理“０”の値が出力される。これは、スキャンパ
スを構成する他のＬＳＩでも同様の動作をする。
１２には論理“０”の値が入力され、比較データ入力端
子１７にはＦ／Ｆ１５−ｌに入っていた信号Ａが入力さ
れ、シフトモード信号入力端子１３には論理“１”の値
が入力される。そして、信号Ａが論理“０”の値の時、
エラー信号出力端子１８には論理“１”の値が出力さ
れ、信号Ａが論理“０”の時、エラー信号出力端子１８
には論理“０”の値が出力される。これは、スキャンパ
スを構成する他のＬＳＩでも同様の動作をする。
【００１１】
【発明の効果】以上説明したように、本発明は、ＬＳＩ
ごとに前記エラー検出回路を設けたことによって、シフ
トモード時に装置のスキャンインデータとＬＳＩのスキ
ャンアウトデータの比較をして、これらが不一致の場合
にはエラー信号を出力することにしたので、スキャンパ
スに異常のあるＬＳＩを指摘することができる。又、装
置のスキャンインデータとして固定的に論理“１”或い
は“０”を入力して上記検出を行なうのでいずれのスキ
ャンイン値で検出したかにより異常が“０”縮退或いは
“１”縮退か判定できる。
ごとに前記エラー検出回路を設けたことによって、シフ
トモード時に装置のスキャンインデータとＬＳＩのスキ
ャンアウトデータの比較をして、これらが不一致の場合
にはエラー信号を出力することにしたので、スキャンパ
スに異常のあるＬＳＩを指摘することができる。又、装
置のスキャンインデータとして固定的に論理“１”或い
は“０”を入力して上記検出を行なうのでいずれのスキ
ャンイン値で検出したかにより異常が“０”縮退或いは
“１”縮退か判定できる。
【００１２】また、エラー検出回路に入力するスキャン
インデータは装置のスキャンインデータであるため、Ｌ
ＳＩ内部のスキャンパスの異常と、ＬＳＩ間のスキャン
パスの異常を検出することができる。
インデータは装置のスキャンインデータであるため、Ｌ
ＳＩ内部のスキャンパスの異常と、ＬＳＩ間のスキャン
パスの異常を検出することができる。
【図１】本発明の一実施例のブロック図である。
１，２ ＬＳＩ ３ スキャンイン端子 ４ スキャンアウト端子 ５ シフトモード信号入力端子 １１，２１ エラー検出回路 １２，２２ 比較スキャンインデータ入力端子 １３，２３ シフトモード信号入力端子 １４，２４ スキャンインデータ入力端子 １５，２５ Ｆ／Ｆ １６，２６ スキャンアウトデータ出力端子 １７，２７ 比較データ入力端子 １８，２８ エラー信号出力端子
Claims (1)
- 【請求項１】 スキャンパスを備えたＬＳＩを複数有し
前記スキャンパスをシリアルに接続した装置におけるス
キャンパス診断回路であって、前記装置のスキャンイン
データとして固定的に論理“１”或いは“０”を入力す
る手段と、前記スキャンパス上のＬＳＩごとに、前記ス
キャンパスのフリップフロップ数だけ前記装置のスキャ
ンインデータをクロック信号によりシフトさせた時のＬ
ＳＩスキャンアウトデータと前記装置のスキャンインデ
ータをシフトモード時に比較し、これらが不一致の時に
エラー信号を出力するエラー検出回路とを設けたことを
特徴とするスキャンパス診断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228209A JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228209A JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675013A JPH0675013A (ja) | 1994-03-18 |
| JP2944325B2 true JP2944325B2 (ja) | 1999-09-06 |
Family
ID=16872903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228209A Expired - Lifetime JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944325B2 (ja) |
-
1992
- 1992-08-27 JP JP4228209A patent/JP2944325B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675013A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| US5450415A (en) | Boundary scan cell circuit and boundary scan test circuit | |
| JP2522140B2 (ja) | 論理回路 | |
| US4698830A (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
| JPH0450678A (ja) | テスト容易化回路 | |
| JPH04212524A (ja) | 半導体集積回路 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| EP0151694B1 (en) | Logic circuit with built-in self-test function | |
| JP2944325B2 (ja) | スキャンパス診断回路 | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| JP3003781B2 (ja) | 検査容易化設計方法、バスエラー回避設計方法及び集積回路 | |
| US7088091B2 (en) | Testing a multi-channel device | |
| JP4610919B2 (ja) | 半導体集積回路装置 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JP2938031B1 (ja) | 冗長故障検証によるスキャンパス方法及び集積論理回路 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JPH0989993A (ja) | スキャン回路 | |
| JP3312569B2 (ja) | 半導体集積回路装置 | |
| JP2003172768A (ja) | 集積回路 | |
| JP2002139546A (ja) | テスト回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH0560844A (ja) | 半導体集積回路 | |
| JP2001343432A (ja) | バウンダリスキャン回路およびその方法 | |
| JP2002082146A (ja) | スキャンテスト回路 | |
| JPS61265587A (ja) | Ｌｓｉ試験用回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |