JPH0675013A - スキャンパス診断方式 - Google Patents
スキャンパス診断方式Info
- Publication number
- JPH0675013A JPH0675013A JP4228209A JP22820992A JPH0675013A JP H0675013 A JPH0675013 A JP H0675013A JP 4228209 A JP4228209 A JP 4228209A JP 22820992 A JP22820992 A JP 22820992A JP H0675013 A JPH0675013 A JP H0675013A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- logic
- lsi
- data
- scan path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】スキャンパスを持つＬＳＩを有する装置におい
て、スキャンパスに異常のあるＬＳＩの指摘を行う。 【構成】ＬＳＩ１中のエラー検出回路１１で、シフトモ
ード時に比較スキャンインデータ入力端子１２上の信号
とＬＳＩのスキャンアウトデータである入力端子１７上
のデータを比較する。その結果、一致の場合にはエラー
信号出力端子１８に論理“０”の値を出力し、不一致の
場合にはエラー出力端子１８に論理“０”の値を出力す
る。ＬＳＩ２についても同様な動作を行う。
て、スキャンパスに異常のあるＬＳＩの指摘を行う。 【構成】ＬＳＩ１中のエラー検出回路１１で、シフトモ
ード時に比較スキャンインデータ入力端子１２上の信号
とＬＳＩのスキャンアウトデータである入力端子１７上
のデータを比較する。その結果、一致の場合にはエラー
信号出力端子１８に論理“０”の値を出力し、不一致の
場合にはエラー出力端子１８に論理“０”の値を出力す
る。ＬＳＩ２についても同様な動作を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩのスキャンパス
診断方式に関する。
診断方式に関する。
【０００２】
【従来の技術】従来のこの種のスキャンパス診断は、ス
キャンパスの入力データと、スキャンパスの出力データ
を比較してスキャンパスの正常性を確認している。
キャンパスの入力データと、スキャンパスの出力データ
を比較してスキャンパスの正常性を確認している。
【０００３】
【発明が解決しようとする課題】この従来のスキャンパ
ス診断方式では、スキャンパス上の任意のフリップフロ
ップで論理“０”または“１”の縮退故障が発生してい
ると、スキャンアウトデータは全ビット論理“０”また
は“１”となってしまい期待値との比較結果から故障Ｌ
ＳＩを指摘できないという欠点がある。
ス診断方式では、スキャンパス上の任意のフリップフロ
ップで論理“０”または“１”の縮退故障が発生してい
ると、スキャンアウトデータは全ビット論理“０”また
は“１”となってしまい期待値との比較結果から故障Ｌ
ＳＩを指摘できないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の方式は、スキャ
ンパスを備えたＬＳＩを有する装置におけるスキャンパ
ス診断方式において、スキャンパス上のＬＳＩごとに、
前記装置のスキャンインデータをクロック信号により該
ＬＳＩのスキャンパスのフリップフロップ数だけシフト
させた時スキャンアウトデータと前記装置のスキャンイ
ンデータをシフトモード時に比較し、一致した時に論理
“０”のエラー信号を出力し、不一致の時に論理“１”
のエラー信号を出力するエラー検出回路を設けたことを
特徴とする。
ンパスを備えたＬＳＩを有する装置におけるスキャンパ
ス診断方式において、スキャンパス上のＬＳＩごとに、
前記装置のスキャンインデータをクロック信号により該
ＬＳＩのスキャンパスのフリップフロップ数だけシフト
させた時スキャンアウトデータと前記装置のスキャンイ
ンデータをシフトモード時に比較し、一致した時に論理
“０”のエラー信号を出力し、不一致の時に論理“１”
のエラー信号を出力するエラー検出回路を設けたことを
特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図である。図中、Ｌ
ＳＩ１はｌビットのフリップフロップ（以下Ｆ／Ｆと記
す）を有し、ＬＳＩ２はｍビットのＦ／Ｆを有してい
る。
る。図１は本発明の一実施例を示す図である。図中、Ｌ
ＳＩ１はｌビットのフリップフロップ（以下Ｆ／Ｆと記
す）を有し、ＬＳＩ２はｍビットのＦ／Ｆを有してい
る。
【０００６】１４，２４はそれぞれＬＳＩ１，２のスキ
ャンインデータ入力端子、１６，２６はそれぞれＬＳＩ
１，２のスキャンアウトデータを出力端子、１２，２２
はそれぞれＬＳＩ１，２の比較スキャンインデータ入力
端子、１３，２３はそれぞれＬＳＩ１，２のシフトモー
ド信号入力端子、１７，２７はそれぞれＬＳＩ１，２の
比較データ入力端子、１１，２１はそれぞれＬＳＩ１，
２のエラー検出回路、１８，２８はそれぞれＬＳＩ１，
２のエラー信号出力端子である。又３は、装置のスキャ
ンイン端子、４は装置のスキャンアウト端子、５は装置
のシフトモード信号入力端子である。
ャンインデータ入力端子、１６，２６はそれぞれＬＳＩ
１，２のスキャンアウトデータを出力端子、１２，２２
はそれぞれＬＳＩ１，２の比較スキャンインデータ入力
端子、１３，２３はそれぞれＬＳＩ１，２のシフトモー
ド信号入力端子、１７，２７はそれぞれＬＳＩ１，２の
比較データ入力端子、１１，２１はそれぞれＬＳＩ１，
２のエラー検出回路、１８，２８はそれぞれＬＳＩ１，
２のエラー信号出力端子である。又３は、装置のスキャ
ンイン端子、４は装置のスキャンアウト端子、５は装置
のシフトモード信号入力端子である。
【０００７】本実施例においては、まず、シフトモード
でスキャンパス論理“１”固定のデータを入力する場
合、シフトモード入力端子５には論理“１”の値が入力
され、スキャンイン端子３には論理“１”の値が入力さ
れる。この時、クロック信号により論理“１”のスキャ
インデータをスキャンパスのＦ／Ｆの数だけシフトさせ
る。
でスキャンパス論理“１”固定のデータを入力する場
合、シフトモード入力端子５には論理“１”の値が入力
され、スキャンイン端子３には論理“１”の値が入力さ
れる。この時、クロック信号により論理“１”のスキャ
インデータをスキャンパスのＦ／Ｆの数だけシフトさせ
る。
【０００８】従って、比較スキャンインデータ入力端子
１２には論理“１”の値が入力され、比較データ入力端
子１７には、Ｆ／Ｆ１５−ｌに入っていた信号Ａが入力
され、シフトモード信号入力端子１３には論理“１”の
値が入力される。そして、信号Ａが論理“１”の値の
時、エラー信号出力端子１８には論理“０”の値が出力
され、信号Ａが論理“０”の値の時、エラー信号出力端
子１８には論理“１”の値が出力される。
１２には論理“１”の値が入力され、比較データ入力端
子１７には、Ｆ／Ｆ１５−ｌに入っていた信号Ａが入力
され、シフトモード信号入力端子１３には論理“１”の
値が入力される。そして、信号Ａが論理“１”の値の
時、エラー信号出力端子１８には論理“０”の値が出力
され、信号Ａが論理“０”の値の時、エラー信号出力端
子１８には論理“１”の値が出力される。
【０００９】また、シフトモードでスキャンパスに論理
“０”固定のデータを入力する場合、シフトモード入力
端子５には論理“１”の値が入力され、スキャンイン端
子３には論理“０”の値が入力される。この時クロック
信号により、論理“０”のスキャンインデータをスキャ
ンパスのＦ／Ｆの数だけシフトさせる。
“０”固定のデータを入力する場合、シフトモード入力
端子５には論理“１”の値が入力され、スキャンイン端
子３には論理“０”の値が入力される。この時クロック
信号により、論理“０”のスキャンインデータをスキャ
ンパスのＦ／Ｆの数だけシフトさせる。
【００１０】従って、比較スキャンインデータ入力端子
１２には論理“０”の値が入力され、比較データ入力端
子１７にはＦ／Ｆ１５−ｌに入っていた信号Ａが入力さ
れ、シフトモード信号入力端子１３には論理“１”の値
が入力される。そして、信号Ａが論理“０”の値の時、
エラー信号出力端子１８には論理“１”の値が出力さ
れ、信号Ａが論理“０”の時、エラー信号出力端子１８
には論理“０”の値が出力される。これは、スキャンパ
スを構成する他のＬＳＩでも同様の動作をする。
１２には論理“０”の値が入力され、比較データ入力端
子１７にはＦ／Ｆ１５−ｌに入っていた信号Ａが入力さ
れ、シフトモード信号入力端子１３には論理“１”の値
が入力される。そして、信号Ａが論理“０”の値の時、
エラー信号出力端子１８には論理“１”の値が出力さ
れ、信号Ａが論理“０”の時、エラー信号出力端子１８
には論理“０”の値が出力される。これは、スキャンパ
スを構成する他のＬＳＩでも同様の動作をする。
【００１１】
【発明の効果】以上説明したように、本発明は、ＬＳＩ
ごとにエラー検出回路を設けたことによって、シフトモ
ード時にスキャンインデータとＬＳＩのスキャンアウト
データの比較をして、一致した時にはエラー信号出力端
子の論理“０”の値を出力し、不一致の場合にはエラー
信号出力端子に論理“０”の値を出力することにしたの
で、スキャンパスに異常のあるＬＳＩを指摘することが
できる。
ごとにエラー検出回路を設けたことによって、シフトモ
ード時にスキャンインデータとＬＳＩのスキャンアウト
データの比較をして、一致した時にはエラー信号出力端
子の論理“０”の値を出力し、不一致の場合にはエラー
信号出力端子に論理“０”の値を出力することにしたの
で、スキャンパスに異常のあるＬＳＩを指摘することが
できる。
【００１２】また、エラー検出回路に入力するスキャン
インデータは装置のスキャンインデータであるため、Ｌ
ＳＩ内部のスキャンパスの異常と、ＬＳＩ間のスキャン
パスの異常を検出することができる。
インデータは装置のスキャンインデータであるため、Ｌ
ＳＩ内部のスキャンパスの異常と、ＬＳＩ間のスキャン
パスの異常を検出することができる。
【図１】本発明の一実施例のブロック図である。
【符号の説明】 １，２ ＬＳＩ ３ スキャンイン端子 ４ スキャンアウト端子 ５ シフトモード信号入力端子 １１，２１ エラー検出回路 １２，２２ 比較スキャンインデータ入力端子 １３，２３ シフトモード信号入力端子 １４，２４ スキャンインデータ入力端子 １５，２５ Ｆ／Ｆ １６，２６ スキャンアウトデータ出力端子 １７，２７ 比較データ入力端子 １８，２８ エラー信号出力端子
Claims (1)
- 【請求項１】 スキャンパスを備えたＬＳＩを有する装
置におけるスキャンパス診断方式において、 スキャンパス上のＬＳＩごとに、前記装置のスキャンイ
ンデータをクロック信号により該ＬＳＩのスキャンパス
のフリップフロップ数だけシフトさせた時スキャンアウ
トデータと前記装置のスキャンインデータをシフトモー
ド時に比較し、一致した時に論理“０”のエラー信号を
出力し、不一致の時に論理“１”のエラー信号を出力す
るエラー検出回路を設けたことを特徴とするスキャンパ
ス診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228209A JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228209A JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675013A true JPH0675013A (ja) | 1994-03-18 |
| JP2944325B2 JP2944325B2 (ja) | 1999-09-06 |
Family
ID=16872903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228209A Expired - Lifetime JP2944325B2 (ja) | 1992-08-27 | 1992-08-27 | スキャンパス診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944325B2 (ja) |
-
1992
- 1992-08-27 JP JP4228209A patent/JP2944325B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944325B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040017219A1 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JPH06160477A (ja) | 論理回路 | |
| JPH04212524A (ja) | 半導体集積回路 | |
| JPH06230075A (ja) | シリアルスキャンチェーンにおける不良フリップフロップの検出方法 | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| JPH0675013A (ja) | スキャンパス診断方式 | |
| JP2938031B1 (ja) | 冗長故障検証によるスキャンパス方法及び集積論理回路 | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| JPH0772219A (ja) | 半導体論理チップ | |
| JPH09166650A (ja) | 信号間スキュー診断方法および半導体集積回路 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JP2002139546A (ja) | テスト回路 | |
| JPH0560844A (ja) | 半導体集積回路 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JP2003172768A (ja) | 集積回路 | |
| JP2867930B2 (ja) | 半導体装置 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JP2003084045A (ja) | 半導体集積回路の試験装置および方法 | |
| JPH0989993A (ja) | スキャン回路 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPH11125661A (ja) | 半導体集積回路 | |
| JP2002311112A (ja) | 半導体試験方法 | |
| JPH01257363A (ja) | 半導体装置 | |
| JPH03128470A (ja) | テスト容易化回路 | |
| JPH06194419A (ja) | 半導体回路のテスト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |