JPH02105452A - 半導体集積回路の出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の出力回路に関し、特に多数の
信号入出力用の端子とテスト用の端子を有する半導体集
積回路の出力回路に関する。

〔従来の技術〕

最近、半導体集積回路の発展にともない、構成される素
子数も増加し、半導体集積回路に内蔵される回路規模及
び入出力用の端子数は増大し続けている。特に端子数の
増加は検査装置の大型化。

複雑化をまねき、半導体集積回路製造者にとっては大き
な負担となっている。

半導体集積回路の検査は、パッケージに組込む前にシリ
コン基板の状態で検査するウェハースブロービング検査
と称するものと、パッケージ組込み後の製品状態での検
査を行なう製品検査とがあるのが普通である。最近の大
規模集積回路では電気的に検査すべき端子の数が急増す
る傾向にあり、端子数が２００以上のものも珍らしくは
なく、半導体集積回路の出力回路においても、信号出力
用及びテスト用の端子やパッドの数が増加している。

このような多数の端子を有する半導体集積回路の検査は
、各端子に伝達される電気信号が正しい値か否かを判定
するのに、通常ＬＳＩテスタと称する検査装置を用いて
行っている。

〔発明が解決しようとする課題〕

上述した従来の半導体集積回路の出力回路は、信号出力
用及びテスト用の端子やパッドが多数ありその数は更に
増加する傾向となっているので、この半導体集積回路を
検査するＬＳＩテスタは、その入出力端子の数が増大し
、これに伴い構成が益々複雑になり、非常に高額になる
という欠点がある。

本発明の目的は、検査に必要な端子やパッドの数を低減
して検査装置の入出力端子の数を低減し、検査装置の価
格を低減することができる半導体集積回路の出力回路を
提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路の出力回路は、内部回路からの
複数の出力信号をそれぞれ伝達する複数の信号線と、こ
れら各信号線とそれぞれ対応して接続しラッチ信号によ
り対応する前記信号線に伝達された出力信号をラッチす
る複数のラッチ回路と、信号出力用の各端子及び前記各
ラッチ回路の出力端とそれぞれ対応して接続し対応する
前記ラッチ回路の出力信号を中継する複数の信号出力パ
ッドと、入力端を前記各信号出力パッドとそれぞれ対応
して接続し所定のタイミングで入力される切換信号によ
り順次導通して対応する前記信号出力パッドに中継され
た信号を出力端へ伝達する複数の切換回路と、テスト用
の端子及び前記各切換回路の出力端と接続しこれら各切
換回路の出力端に伝達された信号を中継するテスト用出
力パッドとを有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す回路図である。

この実施例は、内部回路１から出力される複数の出力信
号０ＵＴＩ〜０ＵＴ４をそれぞれ伝達する複数の信号線
２Ａ〜２ｏと、これら信号線２Ａ〜２Ｄとそれぞれ対応
して接続し、ラッチ信号ＶＬにより対応する信号！！（
２Ａ〜２ｏ）に伝達された出力信号（ＯＵＴＩ〜０ＵＴ
４）をラッチする複数のラッチ回路３Ａ〜３Ｄと、外部
回路と接続するための信号出力用の各端子及びラッチ回
路３＾〜３Ｄの出力端とそれぞれ対応して接続し、対応
するラッチ回路（３＾〜３ｏ）の出力信号（Ｖ　Ｏ＾〜
Ｖｏｏ）を中継する複数の信号出力パッド４Ａ〜４Ｄと
、入力端を信号出力パッド４Ａ〜４Ｄとそれぞれ対応し
て接続し所定のタイミングで入力される切換信号ＶｇＡ
〜ＶＳＤにより順次導通し、対応する信号出力パッド（
４Ａ〜４ｎ）に中継された信号を出力端へ伝達するトラ
ンジスタで形成された複数の切換回路５Ａ〜５Ｄと、外
部回路と接続するためのテスト用の端子及び切換回路５
Ａ〜５ｏの出力端と接続し、これら切換回路５Ａ〜５Ｄ
の出力端に伝達された信号を中継するテスト用出力パッ
ド６とを有する構成となっている。

第２図はこの実施例の動作を説明するための各部信号の
波形図である。

ラッチ回路３Ａ〜３ｏにラッチ信号ＶＬが入力されると
、そのラッチ信号■Ｌに応じてラッチ回路３＾〜３Ｄは
それぞれ信号線２＾〜２Ｄに伝達された信号（ＯＵＴＩ
〜０ＵＴ４）をラッチし、信号出力パッド４＾〜４Ｄへ
出力信号ＶｏＡ〜■ｏＤを伝達する。

この出力信号ｖｏＡ〜ＶＯＤは、通常動作時には、信号
出力パッド４Ａ〜４Ｄから信号出力用の各端子を介して
外部回路へ供給される。

テストモード時には、切換信号ＶｓＡ〜Ｖ５Ｄにより切
換回路５Ａ〜５Ｄが順次導通し、これら出力信号Ｖ。Ａ
〜ＶＯＤを順次切換えてテスト用出力パッド６へ伝達し
、テスト用の出力信号ＶＯとしてテスト用の端子を介し
て検査装置へ伝達する。

このように、製品検査時はもちろん、ウェハースプロー
ビング検査においても、信号出力用の各端子又は信号出
力パッド４Ａ〜４Ｄを使用せずにテスト用の端子又はテ
スト用出力パッド６により検査することができ、検査に
必要な端子やパッドの数を大幅に低減することができる
。従って、検査装置の入出力端子の数を低減することが
でき、これに伴い検査装置の構成も簡素化され価格を低
減することができる。

〔発明の効果〕

以上説明したように本発明は、各信号線と各信号出力パ
ッドとの間にそれぞれラッチ回路を設け、これらラッチ
回路の出力信号を順次切換えてテスト用出力パッド、テ
スト用の端子へ伝達する構成とすることにより、検査に
必要なパッドや端子を大幅に低減することができるので
、検査装置の入出力端子を低減することができ、検査装
置の価格を低減することができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示された実施例の動作を説明するための各部信号の
波形図である。 １・・・内部回路、２Ａ〜２ｏ・・・信号線、３Ａ〜３
Ｄ・・・ラッチ回路、４Ａ〜４Ｄ・・・信号出力バッド
、５Ａ〜５Ｄ・・・切換回路、６・・・テスト用出力パ
ッド。

Claims (1)

【特許請求の範囲】
1. 内部回路からの複数の出力信号をそれぞれ伝達する複数
   の信号線と、これら各信号線とそれぞれ対応して接続し
   ラッチ信号により対応する前記信号線に伝達された出力
   信号をラッチする複数のラッチ回路と、信号出力用の各
   端子及び前記各ラッチ回路の出力端とそれぞれ対応して
   接続し対応する前記ラッチ回路の出力信号を中継する複
   数の信号出力パッドと、入力端を前記各信号出力パッド
   とそれぞれ対応して接続し所定のタイミングで入力され
   る切換信号により順次導通して対応する前記信号出力パ
   ッドに中継された信号を出力端へ伝達する複数の切換回
   路と、テスト用の端子及び前記各切換回路の出力端と接
   続しこれら各切換回路の出力端に伝達された信号を中継
   するテスト用出力パッドとを有することを特徴とする半
   導体集積回路の出力回路。