JPS62274277A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、例え
ばコトロールド・コラプス・ボンディング技術（以下、
ＣＣＢ技術と称する）によってボンディングが行われる
半導体！！積回路装置に利用して有効な技術に関するも
のである。

〔従来の技術〕

半導体集積回路装置をＣＣＢ技術によってボンディング
することは、例えば、麹サンエンスフオーラム、昭和５
８年１１月２８日付「超ＬＳＩデバイスハンドブック１
頁２５３〜頁２３８により知られている。

〔発明が解決しようとする問題点〕

１つの配ｍ基板に複数の半導体集積回路装置を上記ＣＣ
Ｂ技術によってポンディグさせる場合、その接続が正常
に行われているか否かをチェックすることが極めて困難
となってしまう。すなわち、テストピンを用いるとピン
数が増大する。これとともに１つのビン当たり数ｇのよ
うな針圧が必要となるので、約数百本からなる超ＬＳＩ
では全体のピン圧力が膨大となってしまう、また、目視
では正確な判定ができない。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、外部端子の信号を所定のテストモード信号に
従ってフリップフロップ回路に取り込むゲート回路と、
上記フリップフロップ回路を単位回路とし、その保持情
報をシリアルに入力又は出力させるシフトレジスタを構
成する。

〔作　用〕

上記した手段によれば、外部入力端子に供給した信号を
シフトレジスタに取り込みこと及びシフトレジスタの信
号を外部出力端子へ送出することによって、バンプ電極
と配線基板との電気的接続を調べることができる。

（実施例１〕 第１図には、この発明が適用された半導体集積回路装置
の入力回路の一実施例の回路図が示されている。同図の
各回路は、公知の半導体集積回路の製造技術によって、
特に制限されないが、単結晶シリコンのような１個の半
導体基板上°において形成される。特に制限されないが
、同図の半導体集積回路は、ＥＣＬ　（エミッタ・カッ
プルド・ロジック）回路により構成される。

端子Ａ、Ｂ等は、半導体基板上に形成されるバンプ電極
のような電極とされる。この端子Ａ、　　Ｂ等は、面付
は技術のような半導体ペレット取り付は技術によって、
配線基板のような取付基板の電極と結合される。

入力端子Ａに対応された単位の入力回路ＩＮＩは、外部
信号を内部回路に伝える入力機能と、後述するようなテ
ストｍ能を持つようにされる。すなわち、外部端子Ａの
信号は、大力バッフ回路を構成するノア（ＮＯＲ）ゲー
ト回路Ｇ１の一方の入力端子に供給される。このノアゲ
ート回路Ｇ１の反転出力から反転の内部信号ａが送出さ
れ、非反転出力から非反転信号ａが送出される。

上記入力端子Ａの信号は、アンド（ＡＮＤ）ゲート回路
Ｇ３の一方の入力に供給される。このアンドゲート回路
Ｇ３の他方に入力には、テストモード端子ＭＯＤからの
テストモード信号を受けるノアゲート回路Ｇ５の非反転
出力信号が供給される。このゲート回路Ｇ５の反転出力
信号は、アンドゲート回路Ｇ４の一方の入力端子に供給
される。

このアンドゲート回路Ｇ４の他方の入力端子には、テス
ト端子ＴＤの信号を受けるノアゲート回路Ｇ１１の反転
出力信号が供給される。上記ゲート回路Ｇ３と０４の出
力端子は、特に制限されないが、ワイヤードオア構成に
接続され、フリップフロップ回路ＦＦＩの入力端子に結
合される。

このフリップフロップ回路ＦＦＩの出力信号は、一方に
おいて上記アンドアゲート回路Ｇ３と同じテストモード
信号によって制御されるアンドゲート回路Ｇ２を介して
上記入力バッファ回路を構成するノアゲート回路Ｇ１の
他方の入力端子に供給される。

入力端子Ｂに対応された単位の入力回路ＩＮ２も上記単
位回路と類似の回路により構成される。

すなわち、外部端子Ｂの信号は、入力パンツ回路を構成
するノア（ＮＯＲ）ゲート回路Ｇ６の一方の入力端子に
供給される。このノアゲート回路Ｇ６の反転出力から反
転の内部信号すが送出され、非反転出力から非反転信号
すが送出される。

上記入力端子Ｂの信号は、アンドゲート回路Ｇ８の一方
の入力に供給される。このアントゲート回路Ｇ８の他方
に入力には、テストモード端子ＭＯＤからの上記テスト
モード信号を受けるノアゲート、回路ＧＩＯの非反転出
力信号が供給される。

このゲート回路ＧＩＯの反転出力信号は、アンドゲート
回路Ｇ９の一方の入力端子に供給される。

このアンドゲート回路Ｇ９の他方の入力端子には、上記
フリップフロップ回路ＦＦＩの出力信号が供給される。

これにより、上記フリップフロップ回路ＦＦＩとＦＦ２
が縦列接続されることによってシフトレジスタ構成にさ
れる。

上記ゲート回路Ｇ８と０９の出力端子は、特に制限され
ないが、ワイヤードオア構成に接続され、フリップフロ
ップ回路ＦＦ２の入力端子に結合される。

このフリップフロップ回路ＦＦＩの出力信号は、一方に
おいて上記アンドアゲート回路Ｇ８と同じテストモード
信号によりて制御されるアンドゲート回路Ｇ７を介して
上記入力バッファ回路を構成するノアゲート回路Ｇ６の
他方の入力端子に供給される。

以下、他の外部入力端子も、上記単位回路ＩＮ２と同様
な単位回路が設けられ、そのフリップフロップ回路が上
記のように縦列接続される。そして、最終段とされた単
位回路の出力信号は、テスト出力回路を介して外部端子
へ送出される。これによって、端子Ａ、Ｂ等と取付基板
との間の接続チェックが可能となる。すなわち、後で更
に詳細に説明するように、取付基板の端子と図示の端子
Ａ、　Ｂとの接続が悪いなら、取付基板からの信号が端
子Ａ、Ｂ等に供給されなくなる。これに応じて、テスト
用出力回路から正常接続状態時に期待されるようなパタ
ーンの信号が出力されなくなる。

なお、上記フリップフロップ回路ＦＦ１．ＦＦ２等から
なるシフトレジスタのシフト動作を実現するためのクロ
ック信号線は、図面が複雑化されてしまうのを防ぐため
省略されている。

〔実施例２〕 第２図には、この発明が適用された半導体集積回路装置
の出力回路の一実施例の回路図が示されている。

出力端子Ｘに対応された単位の出力回路０ＵＴ１は、内
部信号を外部端子Ｘに伝える出力機能と、後述するよう
なテストａ能を持つようにされる。

すなわち、内部信号は、出力バッフ回路を構成するノア
ゲート回路Ｇ１６の入力に供給される。このノアゲート
回路Ｇ１６の出力信号が上記外部端子Ｘへ送出される。

上記ノアゲート回路Ｇ１６の出力端子の信号は、アンド
ゲート回路Ｇ１７の一方の入力端子に供給される。この
アンドゲート回路Ｇ１７の他方に入力には、上記１１慎
のテストモード信号ＭＯＤ’　を受けるノア・ゲート回
路０１９の非反転出力信号が供給される。このノアゲー
ト回路Ｇ１９の反転出力信号は、アンドゲート回路Ｇ１
８の一方の入力に供給される。これによって、上記アン
ドゲート回路Ｇ１７と０１８は、相補的に切り換えられ
る。上記アンドゲート回路Ｇ１７と０１８の出力端子は
、特に制限されないが、ワイヤードオア構成に接続され
、フリップフロップ回路ＦＦ３の入力端子に結合される
。

上記フリップフロップ回路ＦＦ３は、図示しない同様な
単位の出力回路のフリップフロップ回路の出力信号が上
記アンドゲート回路Ｇ１８を介して伝えられることによ
って縦列形態にされる。

出力端子Ｙに対応された単位の出力回路０ＵＴ２は、上
記単位回路０ＵＴＩと同様な回路により構成されろ。す
なわち、内部信号は、出力バッフ回路を構成するノアゲ
ート回路Ｇ１２の入力に供給される。このノアゲート回
路Ｇ１２の出力信号が上記外部端子Ｙへ送出される。上
記ノアゲート回路Ｇ１２の出力端子の信号は、アンドゲ
ート回路Ｇ１３の一方の入力端子に供給される。このア
ンドゲート回路Ｇ１３の他方に入力には、上記テストモ
ード信号ＭＯＤ’を受けるノアゲート回路Ｇ１５の非反
転出力信号が供給される。このノアゲート回路Ｃ，１５
の反転出力信号は、アンドゲート回路Ｇ１４の一方の入
力に供給される。これによって、上記アンドゲート回路
Ｇ　１３とＧ１４は、相補的に切り換えられる。上記ア
ンドゲート回路Ｇ１３とＧ１４の出力端子は、特に制限
されないが、ワイヤードオア構成に接読され、７９７１
７０７１回路ＦＦ４の入力端子に結合される。

上記フリップフロップ回路ＦＦ４は、上記単位回路ＯＵ
Ｔのフリップフロップ回路ＦＦ３の出力信号が上記アン
ドゲート回路Ｇ１４を介して伝えられることによって縦
列形態にされる。すなわち、出力側回路における各フリ
ップフロップ回路ＦＦ３、ＦＦ４等も前記同様にシフト
レジスタ構成とされる。

この実施例では、テストを容易にするために、上記各出
力バッファを構成するノアゲート回路Ｇ１２、Ｇ１６等
は、第３図に示すような出力レベル設定機能が設けられ
る。すなわち、入力信号を受けるトランジスタＴ１ない
しＴ３と、基準電圧■□を受けるトランジスタＴ６が差
動形態にされる。これらトランジスタＴ１ないしＴ３と
トランジスタＴ６の共通のエミッタに定電流源！０が設
けられ、トランジスタＴ１ないしＴ３の共通化さされた
コレクタには、負荷抵抗Ｒが設けられる。

上記トランジスタＴ１ないしＴ３のコレクタの信号は、
エミッタフォロワ出力トランジスタＴ７を介して上記外
部端子Ｘ　（Ｙ）に伝えられろ。以上構成のＥＣＬ回路
において、入力側トランジスタＴ１ないしＴ３及び基準
電位側トランジスタＴ６に対してそれぞれ並列形態にト
ランジスタＴ４とＴ５が設けられる。上記トランジスタ
Ｔ４のベースには、出力信号をロウレベルに設定する′
＠御信号ＤＬが供給され、トランジスタＴ５のベースに
は、出力信号をハイレベルに設定する制御信号ＤＨが供
給される。すなわち、上記基本電位に対して、制御信号
ＤＬをハイレベルにすると、トランジスタＴ４がオン状
態になって、出力信号を強制的にロウレベルにする。ま
た、入力信号のハイレベルに対して制御信号ＤＨをハイ
レベルにすると、入力信号に無関係にトランジスタＴ５
がオン状態になって、言い換えるならば、入力信号を受
けるトランジスタＴ１ないしＴ３を強制的にオフ状態に
して、出力信号をハイレベルにする。

上記第１図の入力回路と第２図の出力回路を備えた半導
体集積回路装置が、１つの配線基板にＣＣＢ技術により
ボンディングされている場合、次のようにしてそのテス
トを行うものである。

例えば、入力端子バンプと配線との電気的接続を調べる
場合、その入力端子に基板の配線を介して接続される他
の半導体集積回路装置の出力回路を利用して、上記のよ
うなハイレベル又はロウレベルの信号を設定する。第１
図のテスト端子をハイレベルにして、各入力単位回路Ｉ
Ｎ１．ＩＮ２等のアンドゲート回路Ｇ３．Ｇ８のゲート
を開いして、外部端子Ａ、Ｂ等の信号をフリップフロッ
プ回路ＦＦ１．ＦＦ２等に取り込む。この後テスト端子
ＭＯＤの信号をロウレベルにして、上記アンドゲート回
路Ｇ３．Ｇ８に代え、アンドゲート回路Ｇ２．Ｇ７のゲ
ートを開く、上記各単位回路ＩＮ１．ＩＮ２等のフリッ
プフロップ回路ＦＦＩ。

ＦＦ２等をシフトレジスタ構成にして、所定のクロック
信号を供給して、上記取り込んだ信号をシリアルに適当
な外部端子から送出させることによって、上記ハイレベ
ル又はロウレベルの取り込みが行われた否かの判定を行
うことができる。これによって、２つの半導体集積回路
装置における出力回路の外部端子と入力回路の外部端子
の正常な電気的接続及び配ｖＡ基板の断線の有無を同時
に識別できるものである。なお、配線基板の外部端子に
配線を介して接続される入力回路及び出力回路は、それ
ぞれに外部端子に適当なテストピンを接続することによ
って、そのレベル設定やレベル判定を行うものである。

また、内部回路の機能試験においては、上記外部端子Ａ
、　　Ｂには、ロウレベル（論理“０”）が与えられる
。そして、テスト端子ＭＯＤをロウレベルにして、入力
側の各単位回路ＩＮＬ、ＩＮ２等のアンドゲート回路Ｇ
４．Ｇ９のゲートを開いて各フリップフロップ回路ＦＦ
Ｉ、ＦＦ２等のシフトレジスタ構成とする。この状態で
外部端子ＴＤからシフトクロック信号に同期してシリア
ルにテストパターン信号を供給する０次いで、上記テス
）ｉ子ＭＯＤをロウレベルからハ・Ｃレベルにすると、
各フリップフロップ回路ＦＦｉ、ＦＦ２等に保持された
テストビットが、アンドゲート回路Ｇ２．Ｇ７等を介し
て入力バッファを構成するノアゲート回路Ｇ１．Ｇ６に
伝えられる。これによって、内部回路に供給される信号
は、上記テストパターンに従った信号とされる。

一方、出力側の単位回路においては、テストモード信号
ＭＯＤ“がハイレベルにされていることによって、各出
力バッファ回路を構成するノアゲ−ト回路Ｇ１６．Ｇ１
２の信号が、アンドゲート回路Ｇ１７．Ｇ１３を介して
各フリップフロップ回路ＦＦ３．ＦＦ４等に取り込まれ
る。

このようにしてフリップフロップ回路ＦＦ３゜ＦＦ４に
取り込まれた信号は、上記テストモード信号Ｍ　ＯＤ　
’がロウレベルにされることによって、各フリップフロ
ップ回路ＦＦ３．ＦＦ４等がシフＩ・レジスタ構成にさ
れ、上記同様にシフトクロック信号に同期して１つのテ
スト用外部端子からシリアルに送出される。これによっ
て、少ないテスト月ピンを設けるだけで、半導体集積回
路装置の機能試験を行うことができる。

以上の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 ｉｌｌ単位の入力回路に、テストモート１２号により制
御されるゲート回路とフリップフロップ回路を設けて、
外部端子から供給された信号をフリップフロップ回路に
取り込み、それを上記フリップフロップ回路をシフトレ
ジスタ構成としてシリアルに出力させることによって、
配線基板と半導体集積回路装置のバンプとの電気的な接
続を正確に判定することができるという効果が得られる
。

（２）上記フリップフロップ回路をシフトレジスタ構成
として、テストパターンをシリアルに供給して、ぞれを
各入力回路に供給することによって、内部回路の機能試
験を行う入カバターン信号の供給を少ないテストピンを
設けるだけで行うことができるという効果が得られる。

（３）単位の出力回路に、出力レベルを設定する制御信
号を設けることによって、上記外部端子と配線基板との
電位的な接続を調べるテスト用４５号を簡単に形成する
ことができるという効果が得られる。

（４）単位の出力回路に、テストモード信号により制御
されるゲート回路とフリップフロップ回路を設けて、内
部回路により形成された出力すべき信号をフリップフロ
ップ回路に取り込み、上記フリップフロップ回路をシフ
トレジスタ構成として、シリアルに外部端子へ送出させ
ることによって、内部回路の機能試験を行う出カバター
ン信号を少ないテストピンを設けるだけで行うことがで
きるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、入力バッファ
に対しては、テストモード信号に従い外部端子からの信
号とフリップフロップ回路の出力信号を選択的に伝える
ゲート回路を設けるものであってもよい、この場合には
、外部端子をロウレベルに固定する必要がない、また、
各ゲート回路の構成は、上記実施例と同様な動作を行う
ものであれば何であってもよい、また、半導体集積回路
装置は、ＴＴＬ回路や０Ｍ０３回路により構成されても
よい、　　　　−以上の説明では主として本発明者によ
ってなされた発明をその背景となった利用分野であるＣ
ＣＢ技術を利用して共通の配線基板に実装される半導体
集積回路装置に適用した場合について説明したが、それ
に限定されるものではなく、例えば、ゲートアレイ等の
ように、多数の外部端子を持つことを条件として各種半
導体集積回路装置に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、単位の入力及び出力回路に、テストモード
信号により制御されるゲート回路とフリップフロップ回
路を設けて、外部端子又は内部回路から供給された信号
をフリップフロップ回路に取り込み、それを上記フリッ
プフロップ回路をシフトレジスタ構成としてシリアルに
出力させることによって、配線基板と半導体集積回路装
置のバンプとの電気的接続を判定する出力信号やテスト
用出カバターン信号を少ないテストピンにより得ること
ができるものとなる。

【図面の簡単な説明】

第１図は、この発明に係る入力回路の一実施例を示す回
路図、 第２図は、この発明に係る出力回路の一実施例を示す回
路図、 第３図は、上記出力回路を構成する化カバソファの一実
施例を示す回路図である。 ＩＮＩ、ＩＮ２・・単位の入力回路、０ＵＴＩ。 ０ＵＴ２・・単位の出力回路 ・−ｍ＝　、 代理人弁理士　小川　勝馬、　　′ 第１図 ｌｌ 第２図　　　　第３図

Claims (1)

1. 【特許請求の範囲】 １、外部端子の信号を所定のテストモード信号に従って
   フリップフロップ回路に取り込むゲート回路と、上記フ
   リップフロップ回路を単位回路とし、その保持情報をシ
   リアルに入力又は出力させるシフトレジスタとを含むこ
   とを特徴とする半導体集積回路装置。 ２、上記外部端子は、半田バンプによって配線基板に接
   続されるものであることを特徴とする特許請求の範囲第
   １項記載の半導体集積回路装置。 ３、上記外部端子は入力信号が供給される端子であり、
   その入力信号と上記テストモード信号によって制御され
   るゲート回路を介してそれに対応したフリップフロップ
   回路の出力信号は、その出力信号を内部回路に伝える入
   力バッファ回路に供給されるものであることを特徴とす
   る特許請求の範囲第１又は第２項記載の半導体集積回路
   装置。 ４、上記外部端子は、出力信号が送出される端子であり
   、その出力端子に対応された出力バッファ回路は、所定
   の出力モード信号に応じて出力レベルが設定されるもの
   であることを特徴とする特許請求の範囲第１又は第２項
   記載の半導体集積回路装置。