JPH04336442A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体集積回路に関し
、特にプローブカードを用いたウエハテストの効率向上
のためのパッド配置に関するものである。

【０００２】

【従来の技術】従来、ＬＳＩチップのは図３（ａ）　に
示すようにチップ６の周辺の各辺にほぼ一列にパッド９
が並べられた構造を有しており、また、パッド９に信号
を入力する、あるいはパッド９から信号を取り出すため
に用いるテストプローブカードは図３（ｂ）　に示すよ
うに、パッド９との接触をとるための針１０を有し、Ｌ
ＳＩチップ６のプローブ針１０と１対１対応する方法で
接触していた。このような構成では、プローブカード１
１を作る上で隣接する針１０の間隔を９０μｍピッチ程
度までしかせばめられないため、パッド９側のピッチも
約９０μｍ以上にしておくことが必要であった。

【０００３】しかし近年、半導体製造技術の向上に伴い
、半導体装置の集積度はますます高くなってきており、
パッド９ピッチを９０μｍ以下に縮め、より入出力ピン
数を増加させたい要求が高まっている。これを解決する
ために、図４のようにパッドを配置し、テストプローブ
カード１１をずらして、チップに２回接触（添字ａは一
回目に接触するパッドを、また添字ｂは２回目で接触す
るパッドを示す。）することにより、すべてのパッドに
最低１回は接触できるようにすることで、パッドピッチ
を従来の倍に増加させることが考えられている。このよ
うに配置されたパッドを用いてウェハテストを行う際に
は、未接触のパッドの電位がフローティング状態となる
と、そのパッドではＨ，Ｌが区別できなくなるため、テ
ストプローブカード１１と未接触の入力信号用パッド（
図では添字ｂのパッド）の電位を一定にしておく必要が
ある。

【０００４】以下、上記のようなウェハテストをする際
に用いられるプルアップ，プルダウンされた入力バッフ
ァを有する半導体装置を例にとって説明する。図５は従
来のプルアップ，プルダウンするための入力バッファを
備えた入力パッドを示す回路図である。図において、１
は入力専用のパッド、２は入力バッファ、１１ａはプル
アップ抵抗、１１ｂはプルダウン抵抗である。

【０００５】次に動作について説明する。図５において
、入力専用のパッド１から入力がない場合、図（ａ）　
のプルアップ抵抗を有する場合では、入力バッファ２の
入力は、プルアップ抵抗１１ａによりプルアップされて
Ｈｉｇｈに固定される。一方、図（ｂ）　のプルダウン
抵抗を有する場合では、入力バッファ２の入力は、プル
ダウン抵抗１１ｂによりプルダウンされてＬｏｗに固定
される。

【０００６】次に入力専用のパッド１からの入力がある
場合を考える。図５（ａ）　において、入力専用のパッ
ド１にＨｉｇｈの入力があった場合、プルアップされて
いるため入力バッファ２の入力は入力がない場合と変わ
らず同じである。反対に入力専用のパッド１にＬｏｗの
信号が入力されたとき、プルアップ抵抗１１ａによるプ
ルアップは、入力専用のパッド１から入力されたＬｏｗ
の信号に比べると弱いので、入力バッファ２の入力はＬ
ｏｗとなる。

【０００７】一方、図５（ｂ）　において、入力専用の
パッド１にＬｏｗの入力があった場合、入力バッファ２
の入力はプルダウンされているため入力がない場合と同
じである。逆に入力専用のパッド１にＨｉｇｈの信号が
入力されたとき、プルダウン抵抗１１ｂによるプルダウ
ンは、入力専用のパッド１から入力されたＨｉｇｈの信
号に比べると弱いので、入力バッファ２の入力はＨｉｇ
ｈとなる。

【０００８】

【発明が解決しようとする課題】従来の半導体集積回路
のパッド部は以上のように構成されているので、パッド
から信号が与えられていないときには、Ｈｉｇｈ、ある
いはＬｏｗいずれかに固定されており、その信号を変化
させることができないために、例えばプルダウンされた
２つのパッドのうち、針が接触している側のパッドに信
号を加えた時には、他方のパッドはＬに固定されている
ため、両方のパッドが共にＨｉｇｈとなる状態で試験を
行うことができず、得られたテスト結果が必ずしも正し
いものとは限らず、テスト時の故障検出率が低下するこ
とがあるという問題点があった。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、パッドを複数のグループに分け
てプローブカードをずらして試験するときにおいて、故
障検出率が低下することのない半導体集積回路を得るこ
とを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る半導体集
積回路は、複数のグループに分けられたパッドのうちプ
ローブカードと接触していないグループのパッドの電位
を所定の電位に固定する電位固定手段を設けたものであ
る。

【００１１】

【作用】この発明における電位固定手段は、パッドにＬ
ＳＩ外部から信号が与えられていないグループの双方向
バッファを出力モードにするとともに、パッドにＬＳＩ
外部から信号が与えられているグループの双方向バッフ
ァを入力モードにする、あるいは、インバータ回路にＬ
ＳＩ内部信号を印加し、ＬＳＩ内部信号に応じたレベル
をパッドに接続するバッファに出力することで、パッド
と接続するバッファの入力をＬｏｗまたはＨｉｇｈに設
定することができる。

【００１２】

【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による入力バッファと
その制御回路を示す回路図である。図において、１ａは
第１のパッド群に属する入力専用のパッド、１ｂは第２
のパッド群に属する入力専用のパッド、２ａは入力専用
のパッド１ａを入力とする入力バッファ、２ｂは入力専
用のパッド１ｂを入力とする入力バッファ、３ａは第１
のパッド群に属し入力専用のパッド１ａと同時にテスト
プローブカードに接する制御用パッド、３ｂは第２のパ
ッド群に属し入力専用のパッド１ｂと同時にテストプロ
ーブカードに接する制御用パッド、４ａは入力バッファ
２ａを制御するトライステートバッファ、４ｂは入力バ
ッファ２ｂを制御するトライステートバッファ、５ａは
トライステートバッファ４ａの制御信号をプルダウンす
るプルダウン抵抗、５ｂはトライステートバッファ４ｂ
の制御信号をプルダウンするプルダウン抵抗、６はチッ
プを示す。

【００１３】次に動作について説明する。いま入力専用
のパッド１ａに図示しないテストプローブカードから針
を介して信号が与えられ、一方、入力専用のパッド１ｂ
は針が接触せずに開放されている場合、すなわち第１の
パッド群に属するパッドによる試験を考える。この場合
、制御用パッド３ｂも開放されるため、トライステート
バッファ４ａの制御信号はプルダウン抵抗５ａによりプ
ルダウンされる。したがって、トライステートバッファ
４ｂはハイインピーダンス状態となり、入力バッファ２
ａには入力専用のパッド１ａからの信号が入力される。 さらにこの時、テストプローブカードは同時に制御用パ
ッド３ａにも接している。制御用パッド３ａにＨｉｇｈ
の信号を与えると、プルダウン抵抗５ｂによるプルダウ
ンはこの信号に比べると弱いので、トライステートバッ
ファ４ｂの制御信号はＨｉｇｈになり、トライステート
バッファ４ｂはＬＳＩ内部の信号をそのまま出力する。 これが入力バッファ２ｂの入力となる。すなわちプロー
ブ針が接触していない第２のパッド群に属するパッド１
ｂの電位をＬＳＩ内部の信号と同電位とすることができ
る。

【００１４】逆に、第２のパッド群に属する入力専用の
パッド１ｂにテストプローブカードからの信号が与えら
れ、第１のパッド群に属する入力専用のパッド１ａは開
放されている場合を考える。この場合、制御用パッド３
ａも開放されるため、トライステートバッファ４ｂの制
御信号はプルダウン抵抗５ｂによりプルダウンされる。 したがって、トライステートバッファ４ｂはハイインピ
ーダンス状態となり、入力バッファ２ｂには入力専用の
パッド１ｂからの信号が入力される。さらにこの時、テ
ストプローブカードは同時に制御用パッド３ｂにも接し
ており、制御用パッド３ｂにＨｉｇｈの信号が加わると
、プルダウン抵抗５ａによるプルダウンはこの信号は比
べると弱いので、トライステートバッファ４ａの制御信
号はＨｉｇｈになり、トライステートバッファ４ａはＬ
ＳＩ内部の信号をそのまま出力する。これが入力バッフ
ァ２ａの入力となる。すなわちプローブ針が接触してい
ない第１のパッド群に属するパッド１ａの電位をＬＳＩ
内部の信号と同電位とすることができる。

【００１５】このように本実施例によれば、第１のパッ
ド群及び第２パッド群それぞれに制御用パッドを設け、
一方のパッド群にプローブ針が接触している時に他方の
パッド群の制御用パッドに同時に接触を行いテスト信号
を与え、パッドにテストプローブカードが接している入
力バッファには外部からのテスト信号が直接入力される
とともに、テストプローブカードが接していないパッド
の入力バッファにはＬＳＩ内部からの信号が与えられる
ようにしたから、一方のパッド群にプローブカードが接
触している時に、他方のプローブカードが接触していな
いパッド群の電位を所定の電位に固定し、相補的に同条
件下で試験を行うことができ、パッドを複数のグループ
に分けてプローブカードをずらして試験する場合でも故
障検出率が低下することがない。

【００１６】なお本実施例では、正優位のトライステー
トバッファを用いたが、逆に負優位のトライステートバ
ッファを用いてもよく、その時はプルダウン抵抗をプル
アップ抵抗に置き換えておく必要がある。

【００１７】次にこの発明の他の実施例を図について説
明する。図２はこの発明の他の実施例による半導体集積
回路のパッド部周辺の回路構成図である。図において、
７はプルアップ用ｐ形トランジスタ、８はプルダウン用
ｎ形トランジスタである。

【００１８】次に動作について説明する。まず、入力専
用のパッド１が開放されている場合を考える。このとき
、ＬＳＩ内部からの信号がＨｉｇｈであれば、プルダウ
ン用ｎ形トランジスタ８がＯＮするために入力バッファ
２の入力はプルダウンされ、逆にＬＳＩ内部からの信号
がＬｏｗであれば、プルアップ用ｐ形トランジスタ７が
ＯＮするために入力バッファ２の入力はプルアップされ
る。

【００１９】次に入力専用のパッド１から信号が入力し
た場合を考える。このとき、プルアップ回路，プルダウ
ン回路に用いられるプルアップ用ｐ形トランジスタ７、
あるいは、プルダウン用ｎ形トランジスタ８のサイズは
これ以外に用いられているトランジスタのサイズに比べ
ると小さいので、プルアップ，プルダウンする力は入力
専用のパッド１からの信号のほうが強くなり、この信号
がそのまま入力バッファ２の入力として用いられること
となる。

【００２０】このように、入力専用のパッド１にＬＳＩ
外部から信号が入力されている場合でも入力されていな
い場合でも、ＬＳＩ内部信号を用いて入力バッファ２に
加わる電位を制御することができる。

【００２１】なおこの実施例で用いたプルアップ用ｐ形
トランジスタ７，プルダウン用ｎ形トランジスタ８は、
他の部分に用いられているトランジスタサイズに比べて
、小さいサイズのトランジスタを用いたが、他の部分の
トランジスタと同サイズのものと抵抗とを直列接続させ
て、プルアップ，プルダウンを実現させてもよい。

【００２２】また、上記各実施例では第１のパッド群と
第２のパッド群はそのパッド形状が正方形のもので、各
群を平行移動させたようなパッド配置のものを示したが
、本発明は第１，第２の各パッドを包含するように、図
６に示すような長方形の大きなパッド１２を設けた構成
としてもよく、このようにすることで上記実施例と同様
にしてウェハテストを行うことができるとともに、テス
ト後のチップをパッケージ等に実装する場合のワイヤや
タブの長さを各パッド全て同一とすることができ作業性
を向上させることができる。

【００２３】

【発明の効果】以上のように、この発明に係る半導体集
積回路によれば、複数のグループに分けられたパッドの
うちプローブカードと接触していないグループのパッド
の電位を所定の電位に固定する電位固定手段を設け、プ
ローブカードに未接触のパッドに接続する入力バッファ
をＬＳＩ内部の信号により制御するとともに、テストプ
ローブカードに接したパッドに接続する入力バッファを
、パッドに与えられるＬＳＩ外部からの信号により制御
する、あるいはパッドにＬＳＩ外部から信号が与えられ
ていない場合でも、ＬＳＩ内部の信号により入力バッフ
ァをプルアップ，プルダウンすることができ、従って、
１つのプローブカードで複数回に分けて、チップのパッ
ドに接触させるウェハテストを行っても、各回において
同一条件下でテストを行うことができ、故障検出率がむ
やみに落ちることはなく、しかもパッド間隔を縮めた多
ピンＬＳＩを得ることができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体集積回路のパ
ッド部周辺の回路構成図。

【図２】この発明の他の実施例による半導体集積回路の
パッド部周辺の回路構成図。

【図３】従来の半導体集積回路におけるウェハテストの
方法を説明するための模式図。

【図４】従来及びこの発明のウェハテストの方法を説明
するための模式図。

【図５】従来の半導体集積回路におけるパッド部周辺の
回路構成図。

【図６】この発明の半導体集積回路のパッド部の変形例
を示す模式図。

【符号の説明】

１ａ，１ｂ　　入力専用パッド ２ａ，２ｂ　　入力バッファ ３ａ，３ｂ　　制御用パッド ４ａ，４ｂ　　トライステートバッファ５ａ，５ｂ　　
プルダウン抵抗 ６　　　　　　　　　　チップ ７　　　　　　　　　　プルアップ用ｐ型トランジスタ
８　　　　　　　　　　プルダウン用ｎ型トランジスタ
１０　　　　　　　　プローブ針 １１　　　　　　　　プローブカード １２　　　　　　　　パッド

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　チップのパッドを複数のグループに分
   け、各グループ毎のパッドにプローブカードを接触させ
   てウェハテストを行うように入出力パッドが配置された
   半導体集積回路において、上記複数のグループに分けら
   れたパッドのうちプローブカードと接触していないグル
   ープのパッドの電位を所定の電位に固定する電位固定手
   段を設けたことを特徴とする半導体集積回路。
2. 【請求項２】　　上記電位固定手段は、上記複数のグル
   ープ毎にパッドに接続され、チップ内信号と外部信号と
   を入力とする双方向バッファであり、該双方向バッファ
   はプローブカードと接触しているグループ内に含まれる
   制御用パッドに加えられる外部信号により制御され、チ
   ップ内信号を用いてプローブカードと接触していない他
   のグループのパッドの電位を固定するものであることを
   特徴とする請求項１記載の半導体集積回路。
3. 【請求項３】　　上記電位固定手段は、上記複数のグル
   ープ毎にパッドに接続されたインバータであり、該イン
   バータにチップ内信号を入力して、同一グループ内のパ
   ッドの電位を上記チップ内信号のレベルに応じた電位に
   固定するものであることを特徴とする請求項１記載の半
   導体集積回路。
4. 【請求項４】　　上記チップ表面には上記複数のグルー
   プを構成するパッドを配置するパッド配置領域が複数設
   定されており、上記各グループのパッドは、上記全ての
   パッド配置領域にまたがるよう所定の形状に形成されて
   いることを特徴とする請求項１記載の半導体集積回路。