JP2018050096A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2018050096A
JP2018050096A JP2016182602A JP2016182602A JP2018050096A JP 2018050096 A JP2018050096 A JP 2018050096A JP 2016182602 A JP2016182602 A JP 2016182602A JP 2016182602 A JP2016182602 A JP 2016182602A JP 2018050096 A JP2018050096 A JP 2018050096A
Authority
JP
Japan
Prior art keywords
coil
semiconductor chip
unit
transmission
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016182602A
Other languages
English (en)
Inventor
森澤 文晴
Fumiharu Morisawa
文晴 森澤
佐々木 愛一郎
Aiichiro Sasaki
愛一郎 佐々木
岡 宗一
Soichi Oka
宗一 岡
枚田 明彦
Akihiko Hirata
明彦 枚田
加々見 修
Osamu Kagami
修 加々見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016182602A priority Critical patent/JP2018050096A/ja
Publication of JP2018050096A publication Critical patent/JP2018050096A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Near-Field Transmission Systems (AREA)

Abstract

【課題】半導体チップ間を磁界結合で接続するコイルのコイル径を、小さくできる集積回路装置を提供する。
【解決手段】第1半導体チップ10と、第2半導体チップ20と、第1半導体チップ10の上に配置され、第2半導体チップ20に送信する送信信号を磁界に変換する変換部11と、磁界を増加させる共振部31と、第2半導体チップ20の上に配置され、増加後の磁界を受信信号に変換する結合部21とを備え、変換部11と共振部31と結合部21は、積層して配置される。
【選択図】図1

Description

本発明は、半導体チップ間を、無線通信で接続する集積回路装置に関する。
近年、ムーアの法則の限界が近づいており、1枚の半導体チップの単体性能を追求する時代から、パケージ内に複数のチップを収納し、システム性能を追求する時代に変革して来ている。例えば、DRAMでは、数十枚のチップを使用する例が検討されている。
チップ間を接続する方法としては、ワイヤ・ボンディング技術が周知である。ワイヤ・ボンディング技術は、歩留まり上の接続数の限界があり、数十枚のチップを重ねて1個のパッケージに収めることは困難である。
そこで、チップ間を、磁界結合による無線通信によって接続する方法が例えば非特許文献1に開示されている。
黒田忠広「近接場ワイヤレス通信が拓く超低電力3次元集積システム」、〔online〕、〔平成28年9月8日検索〕、インターネット(http://www.jst.go.jp/kisoken/crest/ryoikiarchive/ulp/topics/pdf/121130/06-Wireless-Kuroda.pdf)
従来の磁界結合による最大通信距離は、コイルの直径程度であり、数十枚のチップ間を接続する場合、その厚み分と同等の大きさのコイルを用意する必要がある。したがって、チップ面積に占めるコイルの割合が大きくなり、コストが高くなる課題がある。
本発明は、この課題に鑑みてなされたものであり、従来よりもコイル径を小さくでき、コストダウンできる集積回路装置を提供することを目的とする。
本実施形態の一態様に係る集積回路装置は、第1半導体チップと、第2半導体チップと、前記第1半導体チップの上に配置され、前記第2半導体チップに送信する送信信号を磁界に変換する変換部と、前記磁界を増加させる共振部と、前記第2半導体チップの上に配置され、増加後の磁界を受信信号に変換する結合部とを備え、前記変換部と前記共振部と前記結合部は、積層して配置されることを要旨とする。
本発明によれば、コイル径を小さくでき、コストダウンできる集積回路装置を提供することができる。
第1実施形態に係る集積回路装置の主要部の積層構造を示す模式的側面図である。 第1実施形態に係る集積回路装置の送信信号、受信コイルの出力、及び受信信号のそれぞれの波形例を示す模式図である。 第1実施形態に係る集積回路装置の送信コイルと共振コイルと受信コイルの関係をより具体的に示す模式図である。 第1実施形態に係る集積回路装置の送信コイルと共振コイルの中心位置をずらした状態を示す模式的側面図である。 送信コイルと共振コイルの中心位置をずらした場合の送信コイルの電流と共振コイルの電流との関係を示す図であり、(a)は電流の関係を示す図であり、(b)は送信コイルと共振コイルの中心位置の関係を示す図である。 第1実施形態に係る集積回路装置の送信コイルと共振コイルの配置例を示す図であり、(a)は同じ層に同心円状に配置した例、(b)は異なる層に配置した例を示す模式図である。 第1実施形態に係る集積回路装置の変形例の積層構造を示す模式的側面図である。 第1実施形態に係る集積回路装置の他変形例の積層構造を示す模式的側面図である。 第2実施形態に係る集積回路装置の主要部の積層構造を示す模式的側面図である。 第3実施形態に係る集積回路装置の主要部の構成例を示す模式的側面図である。 第3実施形態の第1半導体チップと第2半導体チップの機能構成例を示す模式図である。
以下、本発明の実施形態について図面を用いて説明する。複数の図面中同一のものに
は同じ参照符号を付し、説明は繰り返さない。
〔第1実施形態〕
図1に、第1実施形態に係る集積回路装置1の主要部の模式的側面図を示す。図1に示す集積回路装置1は、例えばフラッシュメモリ等の半導体チップを、複数枚積層して1個のパッケージに収めたものである。図1は、第1半導体チップ10、第2半導体チップ20、及び第3半導体チップ30の3枚が積層される例で示す。
なお図1は、作図の都合により、各機能構成部が各半導体チップの内部に配置されているように表記している。実際の各機能構成部は、各半導体チップ10,20,30の表面に配置される。また、各半導体チップ10,20,30は、間隔を空けずに積層される。
(集積回路装置の構成)
集積回路装置1は、第1半導体チップ10と、第2半導体チップ20と、第3半導体チップ30と、変換部11と、結合部21と、共振部31とを備える。変換部11は、第1半導体チップ10の上に配置され、第2半導体チップ20に送信する送信信号を磁界に変換する。共振部31は、例えば第2半導体チップ30の上に配置され、変換部11が変換した磁界と共振し、磁界を増加させた共振磁界を生成する。結合部21は、第2半導体チップ20の上に配置され、共振磁界から受信信号を得る。
変換部11は、送信部12と送信コイル13を備える。結合部21は、受信コイル22と受信部23を備える。共振部31は、共振コイル32で構成される。
なお、図1は、本実施形態の主要部のみを示し、各半導体チップ10,20,30の具体的な構成、及び電源等の表記は省略している。また、共振部31は、第1半導体チップ10、及び第2半導体チップ20のどちらか一方の上、又は双方の上に配置しても良い。それらの例については後述する。
(集積回路装置の動作)
次に、図1と図2を参照して集積回路装置1の半導体チップ間の通信方法について説明する。図2は、上から順に、送信信号、受信コイル22の出力、及び受信信号のそれぞれの波形例を模式的に示す図である。図2の横方向は時間、縦方向は電圧である。
送信部12は、第2半導体チップ20に送信する送信信号を送信コイル13に出力する。送信信号は、例えばメモリのアドレス、及び記憶するデータ等のディジタル信号である。
送信コイル13は、送信信号の電圧が+の区間(図2)において磁界を発生する。図1に、送信コイル13で発生する磁界を破線で模式的に示す。
送信コイル13で発生した磁界は、共振コイル32との間で磁界共振する。共振コイル32は、磁界共振することで、送信コイル13に流れる電流よりも大きな電流を自身に誘起させ、送信コイル13で発生した磁界よりも増加させた共振磁界を生成する(図1に実線で示す磁界)。なお、共振条件については後述する。
受信コイル22は、共振コイル32で増加した共振磁界と磁気結合し、共振磁界から受信信号を得る。図2に、受信コイル22の出力波形の例を示す。受信コイル22は、送信信号の電圧が変化する時に、電磁誘導により方向の異なる誘導起電力を発生させる。
受信部23は、受信コイル22の誘導起電力(出力波形)を、0/1の判定レベルで矩形波に変換する(図2に示す受信信号)。受信信号は、送信信号の0→+と+→0の変化のタイミングに同期した信号である。したがって、第2半導体チップ20で、第1半導体チップ10の送信信号を受信することができる。
受信コイル22は、共振コイル32によって増加した共振磁界と結合するので、送信コイル13と受信コイル22との間の距離を大きくしても送信信号を受信することができる。
また、送信コイル13と受信コイル22との間の距離を一定とした場合は、両コイルの直径を、共振コイル32を備えない場合よりも小さくできる。したがって、本実施形態の集積回路装置1によれば、チップ面積に占めるコイル面積の割合を小さくできるので集積回路装置を小型化できる。また、集積回路装置のコストを下げることができる。
次に、送信コイル13と共振コイル32が共振する共振条件について図3を参照して説明する。
(共振条件)
図3は、集積回路装置1の送信部12〜受信部23のより具体的な構成例を示す図である。
第1半導体チップ10は、送信部12、第1コンデンサC、第1抵抗R、及び送信コイル13を備える。第2半導体チップ20は、受信コイル22と受信部23を備える。第3半導体チップ30は、共振コイル32、第2コンデンサC、及び第2抵抗Rを備える。
送信コイル13と送信部12は、第1抵抗Rと第1コンデンサCとの直列回路を介して接続される。共振コイル32の両端は、第2抵抗Rと第2コンデンサCの直列回路で接続される。受信コイル22の両端は、受信部23の2端子が接続される。
送信コイル13と共振コイル32とが共振し、共振コイル32に流れる電流が最大になる第1コンデンサCと第2コンデンサCの静電容量は、次式で計算できる。
Figure 2018050096
ここで、Lは送信コイル13と共振コイル32のインダクタンスである。fは共振周波数である。
√の成分は、正の値を取る必要から、次式の条件を満たす場合に送信コイル13と共振コイル32を共振させることができる。
Figure 2018050096
ただしR>Rである。一方、送信コイル13に流れる電流Iと共振コイル32に流れる電流Iは、次式で表せる。
Figure 2018050096
ここでVinは、送信信号の電圧である。式(4)と(5)から、第1抵抗Rと第2抵抗Rの比が大きいほど共振コイル32に流れる電流Iを大きくできることが分かる。
スパイラルコイルから放射されるz軸方向の磁界H(z)は、次式で表せる。
Figure 2018050096
ここでIはスパイラルコイルに流れる電流、aはコイルの半径(a,…,a)である。したがって、電流Iを10倍にすると、磁界Hは電流Iに比例するので、磁界Hは10倍になる。
一方、スパイラルコイルから距離z離れた位置の磁界は、距離zの3乗に比例して小さくなるので、磁界Hを10倍にすると、距離zは2.2倍(√10倍)に拡大することができる。つまり、共振コイル32で磁界を増加させることで、第1半導体チップ10と第2半導体チップ20との間の通信距離を延長することができる。
したがって、本実施形態の集積回路装置1によれば、通信距離が一定であれば、送信コイルのコイル径を小さくすることができる。よって、集積回路装置をコストダウンすることが可能である。
また、共振コイル32を備えない従来方法と同じ通信距離にする場合は、送信コイル13の直径を従来よりも小さくすることができる。逆に、従来方法と同じ直径の送信コイル13を用いる場合は、送信コイル13に流す電流を小さくできる。上記の例では、送信コイル13に流す電流Iを、十分の一にできる。なお、第1抵抗Rと第2抵抗Rの比を変えることで、更に低消費電力化することも可能である。
(具体例)
式(3)を用いて送信コイル13と共振コイル32のインダクタンスLを計算する。共振周波数f=10GHz、第1抵抗R=100Ω、第2抵抗R=1Ω、としてインダクタンスLを求めると159pH以上となる。
安定性を考慮してインダクタンスLを200pHとすると、第1コンデンサCは、0.18pF、第2コンデンサCは1.19pFとなる。このように、送信コイル13と共振コイル32のインダクタンスL=200pF、第1抵抗R=100Ω、第1コンデンサC=0.18pF、第2抵抗R=1Ω、第2コンデンサC=1.19pF、とすると周波数10GHzで、送信コイル13と共振コイル32を共振させることができる。
なお、式(1)と式(2)で計算した数値解は、数%の誤差が有っても共振させることが可能である。その訳は、式(3)の共振周波数と第1・第2抵抗の積の平方根との大小関係が一方向で有ることによる。つまり、式(3)で表される共振周波数fは、インダクタンスLのインピーダンスが、第1抵抗Rと第2抵抗Rの積の平方根よりも大きければ複数存在しても良いことによる。
(送信コイルと共振コイルの位置)
図4を参照して、送信コイル13と共振コイル32を配置する位置関係について説明する。図4は、集積回路装置1の共振コイル32の平面位置をずらして配置した場合の積層構造を示す模式的側面図である。
図5に、共振コイル32に流れる電流Iが、送信コイル13に流れる電流Iの何倍になるかをシミュレーションした結果を示す。シミュレーションは、送信コイル13に対する共振コイル32の位置を変えて行った。図5(a)は電流の関係を示す図であり、図5(b)は送信コイル13と共振コイル32の中心位置の関係を示す図である。シミュレーション条件は、送信コイル13と共振コイル32の直径を200μm、線径を1μm、巻数を1回とした。
送信コイル13と共振コイル32の中心を一致させて重ねて配置した場合は、両コイルの結合度が高くなる(図5(a)の原点)。この場合のI/Iは5倍以上であり、共振コイル32に流れる電流Iが最大となる。
また、送信コイル13と共振コイル32の中心をずらして配置した場合は、X軸方向に両コイルの半径(100μm)程度ずらしてもI/Iは1倍以上である(図5(a)のX=100μm,Z=0μm)。但し、共振コイル32を送信コイル13に重ねて配置した場合である(Z=0μm)。
また、Z軸方向に両コイルの半径(100μm)程度ずらしてもI/Iは1倍以上である(図5(a)のX=0μm,Z=100μm)。但し、両コイルの中心位置は一致している場合である(X=0μm)。
以上説明したように、送信コイル13と共振コイル32の直径を同一とし、平面視した場合の送信コイル13の中心と共振コイル32の中心との間の距離を、両コイルの半径以内に配置すれば1倍以上の倍数の電流Iが得られる。
つまり、送信コイル13と共振コイル32の直径は同一であり、且つ両コイル13,31を重ねて配置した場合の送信コイル13の中心と共振コイル32の中心との間の距離は、両コイルの直径の半分以内である。ここで重ねてとは、送信コイル13と共振コイル32のZ軸方向の距離が、線径(この例では1μm)にほぼ等しい状態である。
また、送信コイル13と共振コイル32の直径は同一であり、且つ両コイル13,31の中心位置を一致させた場合の両コイル間の積層方向の距離は、両コイルの直径の半分以内である。
このように送信コイル13と共振コイル32を配置することで、I/Iを1倍以上にすることができる。したがって、第1半導体チップ10と第2半導体チップ20との間の距離を拡大しても、両半導体チップ間で通信することが可能である。
ところで、半導体チップは、複数の金属配線層と絶縁層の積み重ねで構成される。送信コイル13と共振コイル32は、その複数の金属配線層の何れの層(layer)に配置しても良い。
図6に、送信コイル13と共振コイル32の配置例を示す。図6(a)は、第1半導体チップ10の表面の同じ金属配線層に、送信コイル13と共振コイル32を配置した例を示す。
このように、同一の金属配線層に送信コイル13と共振コイル32を配置しても良い。なお、送信コイル13を外側、共振コイル32を内側に配置しても良い。また、送信コイル13と共振コイル32の形状は、異なっていても良い。また、磁界共振すれば、その形状は円形で無くても良い。
また、図6(b)に示すように、送信コイル13と共振コイル32は、それぞれ異なる金属配線層に配置しても良い。図6(b)に、金属配線層10aに送信コイル13、金属配線層10bに共振コイル32を配置した例を示す。また、送信コイル13を金属配線層10bに、共振コイル32を金属配線層10aに配置しても良い。
なお、送信コイル13と共振コイル32の巻数が複数巻である場合は、両コイルの巻数について自由度の高い図6(b)に示す配置の方が好適である。
(変形例)
図7に、集積回路装置1の変形例を示す。図7は、集積回路装置1(図1)の共振コイル32(共振部31)を、第1半導体チップ10に配置した変形例を示す。共振コイル32は、図面が煩雑にならないように長方形で表記している。
このように、共振コイル32は、送信コイル13が配置された第1半導体チップ10の上に配置しても良い。なお、図6では、送信コイル13と受信コイル22との間に共振コイル32が配置されているが、受信コイル22と反対側の送信コイル13の近くに共振コイル32を配置しても良い。
共振部31(共振コイル32)は、変換部11(送信コイル13)の上又は下の近傍に配置する。近傍とは、図5に示した距離である。つまり、共振コイル32は、送信コイル13と磁気共振する位置に配置すれば良い。
図8に、集積回路装置1の他の変形例を示す。図8は、集積回路装置1(図1)の共振コイル32(共振部31)を、第2半導体チップ20に配置した変形例を示す。
共振部31(共振コイル32)は、結合部21(受信コイル22)の上又は下の近傍に配置する。このように、共振コイル32は、送信コイル13と磁気共振する位置であれば、受信コイル22が配置された第2半導体チップ20の上に配置しても良い。
〔第2実施形態〕
図9に、第2実施形態に係る集積回路装置2の主要部の模式的側面図を示す。集積回路装置2は、共振部を複数備える点で集積回路装置1(図1)と異なる。
集積回路装置2は、第2半導体チップ20と第3半導体チップ30との間に、第4半導体チップ40が配置され、第4半導体チップ40は第2共振部41を備える。第2共振部41は、参照符号を変えているが、共振部31と同じ物である。
第2共振部41(共振コイル42)は、共振部31(共振コイル32)との間で磁気共振する。したがって、集積回路装置1よりも磁界を増加させることができる。その結果、第1半導体チップ10と第2半導体チップ20との間の通信距離を、更に拡大することができる。
例えば、共振コイル32と第2共振コイル42の抵抗比を、100:1とすると、第2共振コイル42に流れる電流は共振コイル32に流れる電流の10倍になる。ここで、送信コイル13と共振コイル32とで増加させた電流を例えば10倍と仮定すると、第2共振コイル42は、送信コイル13に流れる電流を100倍したことになる。この結果、第2共振コイル42で生じる磁界は、送信コイル13の磁界の100倍に増加する。
磁界が100倍に増加したとすると、第1半導体チップ10と第2半導体チップ20との距離は約4.64倍(√100倍)に拡大することができる。なお、共振コイル32,42の個数に制限は無い。式(1)〜式(3)に示した共振条件を満たせば、共振コイルは多段化することが可能である。
〔第3実施形態〕
図10に、第3実施形態に係る集積回路装置3の主要部の模式的側面図を示す。集積回路装置3は、第1半導体チップ10、第2半導体チップ20、及び第3半導体チップ30のそれぞれが、送受信コイル50a,50b,50c、送受信部60a,60b,60c、及び共振部31a,31b,31cを備える点で、集積回路装置1,2と異なる。
送受信コイル50a,50b,50cは、送信コイル13と受信コイル22を兼用したコイルである。また、送受信部60a,60b,60cは、送信部12と受信部23の2つの機能を備えたものである。
図11に、集積回路装置3のより具体的な機能構成例を示す。図11では、説明を簡単にする目的で第3半導体チップ30の表記を省略し、第1半導体チップ10と第2半導体チップ20が通信する例で示す。なお、省略した第3半導体チップ30は、第1半導体チップ10と第2半導体チップ20の双方と相互に通信することが可能である。
第1半導体チップ10は、送受信部60a、切り替え部70a、送受信コイル50a、及び共振コイル32aを備える。送受信部60aは、第1送信部12と第1受信部23で構成される。
第1送信部12と第1受信部23は、その参照符号から明らかなように集積回路装置1の送信部12と受信部23と同じものである。つまり、第1半導体チップ10は、第1送信部12と第1受信部23を有する。また、共振部31aは、集積回路装置1の共振部31と同じものである。つまり、共振部31aは共振コイル32で構成される。
第2半導体チップ20は、送受信部60b、切り替え部70b、送受信コイル50b、及び共振部32bを備える。第2半導体チップ20の構成は、第1半導体チップ10と同じであり、第1半導体チップ10と相互に通信する。
第1半導体チップ10に配置された送受信コイル50aは、第1送信部12が出力する送信信号を磁界に変換するとともに、第2半導体チップ20に配置された第2送信部が出力する送信信号を変換した磁界と共振させた共振磁界を受信し、第1半導体チップ10に配置された第1受信部23に出力する。
第1半導体チップ10に配置された切り替え部70aは、第1半導体チップ10の送受信コイル50aに対し、第1送信部12と第1受信部23を切り替えて接続する。
第1半導体チップ10に配置された共振部20aは、第1送信部12が出力する送信信号を変換した磁界と共振して共振磁界を生成する。
第2半導体チップ20に配置された送受信コイル50bは、第2送信部12が出力する送信信号を磁界に変換するとともに、第1半導体チップ10に配置された第1送信部12が出力する送信信号を変換した磁界と共振させた共振磁界を受信し、第2半導体チップ20に配置された第2受信部23に出力する。
第2半導体チップ20に配置された切り替え部70cは、第2半導体チップ20の送受信コイル50bに対し、第2送信部12と第2受信部23を切り替えて接続する。
第2半導体チップ20に配置された共振部32bは、第2送信部12が出力する送信信号を変換した磁界と共振して共振磁界を生成する。
以上説明したように第1半導体チップ10は、第2半導体チップ20で生成された共振磁界を送受信コイル50aで受信する。また、第2半導体チップ20は、第1半導体チップ10で生成された共振磁界を送受信コイル50bで受信する。
このように本実施形態の集積回路装置3によれば、受信時に、送信コイル13を受信コイル22として使用する。したがって、部品点数を減らした上で、双方向の通信を可能にする。また、他の半導体チップと通信するための構成を統一できるので、集積回路装置3の設計を容易にする効果も奏する。
以上説明したように本実施形態の集積回路装置によれば、送信コイルのコイル径を小さくできる。したがって、集積回路装置を小型化できる。また、集積回路装置をコストダウンすることが可能である。また、コイル径の小さな送信コイルを用いても半導体チップ間の通信距離を拡大できるので、半導体チップを研磨して薄く加工する工程を短く、又は省略することができる。したがって、半導体チップのコストを下げることができる。また、厚みの有る半導体チップを用いて集積回路装置を構成できるので、半導体チップの取扱を容易にする。その結果、集積回路装置の製造歩留まりを向上させる効果も奏する。
なお、本実施形態は、無変調信号で通信する例で説明を行ったが、一般的な無線通信で使用される変調信号によって通信するように構成しても良い。その場合は、送信部に変調回路、受信部に復調回路を設ける必要があるが、本発明の技術思想をそのまま適用することができる。
また、半導体チップを2〜4枚積層する例で説明を行ったが、半導体チップの枚数に制限は無い。式(1)〜式(3)の共振条件を満足すれば、4枚以上に多段化することも可能である。
このように本発明は、上記の実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
1、2、3:集積回路装置
10:第1半導体チップ
10a、10b:第1半導体チップの金属配線層(layer)
11:変換部
12:送信部(第1送信部、第2送信部)
13:送信コイル
20:第2半導体チップ
21:結合部
22:受信コイル
23:受信部(第1受信部、第2受信部)
30:第3半導体チップ
31:共振部
32、32a、32b、32c、42:共振コイル
40:第4半導体チップ
41:第2共振部
50a、50b、50c:送受信コイル
60a、60b、60c:送受信部
70a、70b:切り替え部

Claims (8)

  1. 第1半導体チップと、
    第2半導体チップと、
    前記第1半導体チップの上に配置され、前記第2半導体チップに送信する送信信号を磁界に変換する変換部と、
    前記磁界を増加させる共振部と、
    前記第2半導体チップの上に配置され、増加後の磁界を受信信号に変換する結合部と
    を備え、
    前記変換部と前記共振部と前記結合部は、積層して配置される
    ことを特徴とする集積回路装置。
  2. 前記共振部は、前記変換部の上又は下に配置されることを特徴とする請求項1に記載の集積回路装置。
  3. 前記共振部は、前記結合部の上又は下に配置されることを特徴とする請求項1に記載の集積回路装置。
  4. 複数の前記共振部を備えることを特徴とする請求項1乃至3の何れかに記載の集積回路装置。
  5. 前記変換部は、前記送信信号を生成する送信部、第1コンデンサ、第1抵抗、及び送信コイルを備え、前記共振部は、第2コンデンサ、第2抵抗、及び共振コイルを備え、前記結合部は、受信コイルと受信部を備え、
    前記送信部と前記送信コイルは、前記第1コンデンサと前記第1抵抗の直列回路を介して接続され、前記第2コンデンサと第2抵抗の直列回路が前記共振コイルに並列接続され、前記送信コイルと前記受信コイルのインダクタンスをL、前記第1コンデンサの静電容量値をC、前記第1抵抗の抵抗値をR、前記第2コンデンサの静電容量値をC、前記第2抵抗の抵抗値をR、及び共振周波数をfとした場合に、下記の式を満たすことを特徴とする請求項1乃至4の何れかに記載の集積回路装置。
    Figure 2018050096
  6. 前記送信コイルと前記共振コイルの直径は同一であり、且つ両コイルを重ねて配置した場合の前記送信コイルの中心と前記共振コイルの中心との間の距離は、前記直径の半分以内である
    ことを特徴とする請求項5に記載の集積回路装置。
  7. 前記送信コイルと前記共振コイルの直径は同一であり、且つ両コイルの中心位置を一致させた場合の前記送信コイルと前記受信コイルとの積層方向の距離は、前記直径の半分以内である
    ことを特徴とする請求項5に記載の集積回路装置。
  8. 第1送信部と第1受信部を有する第1半導体チップと、
    第2送信部と第2受信部を有する第2半導体チップと、
    前記第1半導体チップに配置され、前記第1送信部が出力する送信信号を磁界に変換するとともに、前記第2送信部が出力する送信信号を変換した磁界と共振させた共振磁界を受信し、前記第1受信部に出力する変換部と、
    前記第1半導体チップに配置され、前記第1半導体チップの変換部に対し、前記第1送信部と前記第1受信部を切り替えて接続する切り替え部と、
    前記第1半導体チップに配置され、前記共振磁界を生成する共振部と、
    前記第2半導体チップに配置され、前記第2送信部が出力する送信信号を磁界に変換するとともに、前記第1送信部が出力する送信信号を変換した磁界と共振させた共振磁界を受信し、前記第2受信部に出力する変換部と、
    前記第2半導体チップに配置され、前記第2半導体チップの変換部に対し、前記第2送信部と前記第2受信部を切り替えて接続する切り替え部と、
    前記第2半導体チップに配置され、前記共振磁界を生成する共振部と、
    を備えることを特徴とする集積回路装置。
JP2016182602A 2016-09-20 2016-09-20 集積回路装置 Pending JP2018050096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016182602A JP2018050096A (ja) 2016-09-20 2016-09-20 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016182602A JP2018050096A (ja) 2016-09-20 2016-09-20 集積回路装置

Publications (1)

Publication Number Publication Date
JP2018050096A true JP2018050096A (ja) 2018-03-29

Family

ID=61767816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016182602A Pending JP2018050096A (ja) 2016-09-20 2016-09-20 集積回路装置

Country Status (1)

Country Link
JP (1) JP2018050096A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069533A (ja) * 1996-06-18 1998-03-10 Toppan Printing Co Ltd 非接触icカード
JP2004253858A (ja) * 2003-02-18 2004-09-09 Minerva:Kk Icタグ用のブースタアンテナ装置
JP2009021970A (ja) * 2007-06-11 2009-01-29 Tamura Seisakusho Co Ltd ブースターアンテナコイル
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069533A (ja) * 1996-06-18 1998-03-10 Toppan Printing Co Ltd 非接触icカード
JP2004253858A (ja) * 2003-02-18 2004-09-09 Minerva:Kk Icタグ用のブースタアンテナ装置
JP2009021970A (ja) * 2007-06-11 2009-01-29 Tamura Seisakusho Co Ltd ブースターアンテナコイル
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路

Similar Documents

Publication Publication Date Title
JP5502898B2 (ja) 無線電力伝送装置及び無線電力伝送方法
JP5934935B2 (ja) 無線電力伝送システム
JP6300331B2 (ja) ループアンテナ
JP5376060B2 (ja) アンテナ及びrfidデバイス
EP3441992B1 (en) Signal isolator having inductive and capacitive signal coupling
TWI445330B (zh) 共用多繞組變壓器的收發器
JP4592542B2 (ja) 半導体装置
KR20110103408A (ko) 전력 송신 장치 및 비접촉 전력 전송 시스템
JPWO2018164255A1 (ja) 無線通信デバイス
JP6597885B2 (ja) コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム
JP6583599B1 (ja) アンテナ装置、通信システム、及び電子機器
JP6315109B2 (ja) 給電装置
JP2013141164A (ja) アンテナ装置および通信端末装置
JP2014138366A (ja) フィルタ回路
JP2012135066A (ja) 誘導電力伝送システム
JP2018050096A (ja) 集積回路装置
KR101668158B1 (ko) 발진기를 이용한 칩 간 무선 전력 전송 장치
JP6981334B2 (ja) 複合アンテナ装置及び電子機器
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method
CN207764288U (zh) 电流检测元件、送电装置及电力传输系统
JP6350777B2 (ja) アンテナ装置および電子機器
JP6567329B2 (ja) 共振器
JP6209981B2 (ja) 無線通信デバイス及び該無線通信デバイスを備えた物品
JP2015130607A (ja) 通信装置
WO2017170073A1 (ja) コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191210