WO2016157387A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016157387A1
WO2016157387A1 PCT/JP2015/059999 JP2015059999W WO2016157387A1 WO 2016157387 A1 WO2016157387 A1 WO 2016157387A1 JP 2015059999 W JP2015059999 W JP 2015059999W WO 2016157387 A1 WO2016157387 A1 WO 2016157387A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
substrate
contact signal
interposer substrate
interposer
Prior art date
Application number
PCT/JP2015/059999
Other languages
English (en)
French (fr)
Inventor
齊藤　元章
Original Assignee
株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ filed Critical 株式会社ＰＥＺＹ Ｃｏｍｐｕｔｉｎｇ
Priority to PCT/JP2015/059999 priority Critical patent/WO2016157387A1/ja
Priority to US15/549,589 priority patent/US10192836B2/en
Priority to JP2017508905A priority patent/JP6449439B2/ja
Priority to EP15887540.1A priority patent/EP3279938B1/en
Publication of WO2016157387A1 publication Critical patent/WO2016157387A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/67—Structure, shape, material or disposition of the connectors prior to the connecting process of a plurality of connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H04B5/48—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

　ベース基板１０と、第１素子２０と、第２素子３０と、インターポーザー基板４０と、を備え、第１素子２０はベース基板１０上に配置されており、第１素子信号送受信端子２４と複数のベース基板端子１３とは、接触して信号の送受信が可能であり、第２素子３０はベース基板１０上に配置されており、第２素子信号送受信端子３４と複数のベース基板端子１３とは、接触して信号の送受信が可能であり、インターポーザー基板４０は、第１素子２０及び第２素子３０に跨って配置されており、インターポーザー基板第１非接触信号送受信部４３は、第１素子基板を介して、第１素子非接触信号送受信部２５と非接触に信号の送受信が可能であり、インターポーザー基板第２非接触信号送受信部４４は、第２素子基板３１を介して、第２素子非接触信号送受信部３５と非接触に信号の送受信が可能である半導体装置。

Description

半導体装置
　本発明は、非接触信号送受信部を有するインターポーザー基板を備えた半導体装置に関する。
　従来、非接触信号送受信部として機能するインダクタ３０４，３２４が設けられたシリコンインターポーザー６０を備えた半導体装置が知られている（特許文献１の図４参照。）。この特許文献１の半導体装置においては、シリコンインターポーザー６０を介して、２つの素子（半導体チップ１０，半導体チップ２０）が、互いに信号の送受信を行っている。シリコンインターポーザー６０は、２つの素子１０，２０における配線や端子が設けられた面に配置されている。
　また、非接触信号送受信部として機能する結合器９２，９３が設けられた第３モジュール９０を備えた半導体装置が知られている（特許文献２の図２２，図２３）。この特許文献２の半導体装置においては、第３モジュール９０を介して、２つの素子（第１モジュール７０，第２モジュール８０）が、互いに信号の送受信を行っている。第３モジュール９０は、第１モジュール７０にボンディングワイヤ７９を介して電気的に接続されており、第２モジュール８０にボンディングワイヤ８９を介して電気的に接続されている。
特開２０１０－２５１６６３号公報 特開２０１４－３３４３２号公報
　ところで、半導体装置は、小型化が容易な構成であることが望ましい。また、半導体装置は、製造が容易な構成であることが望ましい。
　特許文献１の半導体装置においては、シリコンインターポーザー６０が、２つの素子（半導体チップ１０，半導体チップ２０）における配線や端子が形成された面に配置されている。特許文献１の半導体装置を小型化する手段として、半導体チップ１０の非接触送受信部３０２が形成されている領域と、半導体チップ２０の非接触送受信部３２２が形成されている領域の幅と、を狭くする手段が考えられる。この手段が採用される場合、狭くした領域の幅に合わせて、シリコンインターポーザー６０の幅も狭くする必要がある。
　しかし、シリコンインターポーザー６０の幅が狭くされても、奥行き方向の幅はそのままであるため、シリコンインターポーザー６０のアスペクト比（縦横比）が大きくなる。すなわち、シリコンインターポーザー６０は、極めて細長い形状（例えば、アスペクト比が１０～１００となる形状。）となってしまう。この様な細長い形状のシリコンインターポーザー６０は、歩留まりが悪いものになる可能性が高い。また、細長い形状のシリコンインターポーザー６０は、ハンドリング困難なものになる可能性が高い。そのため、特許文献１の半導体装置は、小型化が可能な構成であるとはいえず、また、製造が容易な構成であるともいえない。
　引用文献２の半導体装置においては、インターポーザー９０（第３モジュール９０）は、非接触信号送受信部９２，９３が設けられるとともに、ボンディングワイヤ７９，８９に対応する端子が設けられる。よって、インターポーザー９０（第３モジュール９０）は、複雑な構造になる傾向がある。また、第１モジュール７０、第２モジュール８０及びインターポーザー９０（第３モジュール９０）を組み立てる際、非接触信号送受信部９２，９３の位置合わせと、ボンディングワイヤ７９，８９に対応する端子の位置合わせとが同時に行われることになる。そのため、第１モジュール７０、第２モジュール８０及びインターポーザー９０（第３モジュール９０）の組み立ては、高精度の位置合わせた要求されることになる。よって、特許文献２の半導体装置は、小型化が容易な構成であるとはいえず、また、製造が容易な構成であるともいえない。
　本発明は、非接触信号送受信部を有するインターポーザー基板を備えた半導体装置であって、小型化が容易な構成であり、製造が容易になり得る構成である半導体装置を提供することを目的とする。
　本発明は、複数のベース基板端子が設けられたベース基板端子面を有するベース基板と、第１素子第１主面と、前記第１素子第１主面と反対の面である第１素子第２主面とを有する第１素子基板と、前記第１素子基板の前記第１素子第１主面側に設けられた第１素子信号送受信端子と、前記第１素子基板の前記第１素子第１主面側に設けられた第１素子非接触信号送受信部と、を有する第１素子と、第２素子第１主面と、前記第２素子第１主面と反対の面である第２素子第２主面とを有する第２素子基板と、前記第２素子基板の前記第２素子第１主面側に設けられた第２素子信号送受信端子と、前記第２素子基板の前記第２素子第１主面側に設けられた第２素子非接触信号送受信部と、を有する第２素子と、インターポーザー基板第１主面を有するインターポーザー基板であって、前記インターポーザー基板第１主面側に設けられたインターポーザー基板第１非接触信号送受信部と、前記インターポーザー基板第１主面側に設けられ、前記インターポーザー基板第１非接触信号送受信部と電気的に接続されたインターポーザー基板第２非接触信号送受信部と、を有するインターポーザー基板と、を備え、前記第１素子は、前記第１素子第１主面が前記ベース基板端子面に対向するように前記ベース基板上に配置されており、前記第１素子信号送受信端子と前記複数のベース基板端子の１つとは、接触して信号の送受信が可能であり、前記第２素子は、前記第２素子第１主面が前記ベース基板端子面に対向するように前記ベース基板上に配置されており、前記第２素子信号送受信端子と前記複数のベース基板端子の１つとは、接触して信号の送受信が可能であり、前記インターポーザー基板は、前記インターポーザー基板第１主面が前記第１素子第２主面及び前記第２素子第２主面に対向するように前記第１素子及び前記第２素子に跨って配置されており、前記インターポーザー基板第１非接触信号送受信部は、前記第１素子基板を介して、前記第１素子非接触信号送受信部と非接触に信号の送受信が可能であり、前記インターポーザー基板第２非接触信号送受信部は、前記第２素子基板を介して、前記第２素子非接触信号送受信部と非接触に信号の送受信が可能である半導体装置に関する。
　また、前記第１素子第２主面は、前記第１素子第１主面における前記第１素子信号送受信端子が設けられている領域の反対面である第１素子第２主面端子対向領域と、前記第１素子第１主面における前記第１素子非接触信号送受信部が設けられている領域の反対面である第１素子第２主面非接触信号送受信部対向領域と、を有し、前記第２素子第２主面は、前記第２素子第１主面における前記第２素子信号送受信端子が設けられている領域の反対の面である第２素子第２主面端子対向領域と、前記第２素子第１主面における前記第２素子非接触信号送受信部が設けられている領域の反対の面である第２素子第２主面非接触信号送受信部対向領域と、を有し、前記インターポーザー基板の前記インターポーザー基板第１主面は、前記第１素子第２主面非接触信号送受信部対向領域及び前記第２素子第２主面非接触信号送受信部対向領域に対向し、前記第１素子第２主面端子対向領域の一部及び前記第２素子第２主面端子対向領域の一部の少なくとも一方にも対向してもよい。
　また、前記第１素子基板、前記第２素子基板及び前記インターポーザー基板は、半導体材料で形成されており、前記インターポーザー基板の前記インターポーザー基板第１主面は、前記半導体材料が露出した露出部分を有し、前記露出部分は、前記第１素子第２主面端子対向領域の一部及び前記第２素子第２主面端子対向領域の一部の少なくとも一方に接触していてもよい。
　また、前記第１素子非接触信号送受信部、前記第２素子非接触信号送受信部、前記インターポーザー基板第１非接触信号送受信部及び前記インターポーザー基板第２非接触信号送受信部は、配線により形成されたコイルであってもよい。
　本発明によれば、非接触信号送受信部を有するインターポーザー基板を備えた半導体装置であって、小型化が容易な構成であり、製造が容易になり得る構成である半導体装置を提供することができる。
（Ａ）～（Ｂ）は、本発明の第１実施形態の半導体装置１を説明するための図であり、（Ａ）は平面図、（Ｂ）はＡ－Ａ断面図である。 は、第１素子２０、第２素子３０及びインターポーザー基板４０を説明するための図であり、（Ａ）は、第１素子２０を第１素子第１主面２２から見た平面図、（Ｂ）は、第２素子３０を第２素子第１主面３２から見た平面図、（Ｃ）は、インターポーザー基板４０をインターポーザー基板第１主面から見た平面図である。 （Ａ）～（Ｂ）は、本発明の第２実施形態の半導体装置１Ａを説明するための図であり、（Ａ）は、第２実施形態の半導体装置１Ａの断面図、（Ｂ）は、インターポーザー基板４０をインターポーザー基板第１主面から見た平面図である。 （Ａ）～（Ｃ）は、インターポーザー基板の配置のバリエーションを説明するための図であり、（Ａ）は、３つの素子にインターポーザー基板を適用した場合を示す図、（Ｂ）は、４つの素子にインターポーザー基板を適用した場合を示す図、（Ｃ）は、５つの素子にインターポーザー基板を適用した場合を示す図である。
［第１実施形態］以下、本発明の第１実施形態について、図面を参照しながら説明する。図１は、本発明の第１実施形態の半導体装置１を説明するための図であり、図１（Ａ）は平面図、図１（Ｂ）はＡ－Ａ断面図である。図２は、第１素子２０、第２素子３０及びインターポーザー基板４０を説明するための図であり、図２（Ａ）は、第１素子２０を第１素子第１主面２２から見た平面図、図２（Ｂ）は、第２素子３０を第２素子第１主面３２から見た平面図、図２（Ｃ）は、インターポーザー基板４０をインターポーザー基板第１主面４１から見た平面図である。
　以下の説明において、「非接触に信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介さずに信号を送受信することを意味する。また、「接触して信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触して信号を送受信するか、又は導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介して信号を送受信することを意味する。
　図１に示されるように、半導体装置１は、ベース基板１０と、第１素子２０と、第２素子３０と、インターポーザー基板４０と、を備える。
　ベース基板１０は、ベース基板端子面としてのベース基板内部端子面１１と、ベース基板外部端子面１２と、複数のベース基板端子としての複数のベース基板内部端子１３と、複数のベース基板外部端子１４と、を有する。ベース基板１０は、プリント配線基板である。ベース基板内部端子面１１は、ベース基板１０の上側の主面である。ベース基板外部端子面１２は、ベース基板内部端子面１１の反対の面であり、ベース基板１０の下側の主面である。
　図１（Ｂ）に示されるように、複数のベース基板内部端子１３は、ベース基板内部端子面１１に設けられている。複数のベース基板内部端子１３は、第１素子２０の第１素子信号送受信端子２４（後述）と電気的に接続される複数の第１素子側ベース基板内部端子１３Ａと、第２素子３０の第２素子信号送受信端子３４（後述）と電気的に接続される複数の第２素子側ベース基板内部端子１３Ｂと、で構成される。
　複数のベース基板外部端子１４は、ベース基板外部端子面１２に設けられている。複数のベース基板内部端子１３と複数のベース基板外部端子１４とは、ベース基板１０の内部にもうけられた内部配線（不図示）やビアホール（不図示）を介して、電気的に接続されている。各々のベース基板外部端子１４は、電気機器等の内部に設けられる回路基板（不図示）の端子に電気的に接続される。半導体装置１は、電気機器等の内部に設けられる回路基板（不図示）の端子に電気的に接続されることによって、電子機器等において、所定の機能を発揮する。
　図１（Ｂ）に示されるように、第１素子２０は、第１素子基板２１と、３５個（複数）の第１素子信号送受信端子２４と、複数の第１素子非接触信号送受信部としての７個（複数）の第１素子非接触信号送受信コイル２５と、を有する。７個（複数）の第１素子非接触信号送受信コイル２５は、一列に並んでいる。第１素子２０は、所定の信号処理を行う第１素子信号処理回路（不図示）を１つ以上含む素子である。第１素子２０は、ＣＰＵ、メモリ等であり得る。
　第１素子基板２１は、シリコンで形成された基板である。第１素子基板２１は、第１素子第１主面２２と、第１素子第２主面２３と、を有する。
　第１素子第１主面２２は、第１素子基板２１の下側の主面である。第１素子第２主面２３は、第１素子第１主面２２の反対の面であり、第１素子基板２１の上側の主面である。第１素子基板２１の第１素子第１主面２２側には、単層又は複数層のシリコン酸化膜を含む第１素子絶縁層２２Ａが設けられている。そのため、第１素子第１主面２２は、シリコン酸化膜で形成された面となっている。また、第１素子第２主面２３は、シリコンが露出した面であり、端子やコイルは設けられていない。
　図１（Ｂ）及び図２（Ａ）に示されるように、各々の第１素子信号送受信端子２４は、第１素子絶縁層２２Ａの上に設けられている。各々の第１素子信号送受信端子２４は、第１素子絶縁層２２Ａの内部に設けられた内部配線（不図示）やビアホール（不図示）を介して第１素子信号処理回路（不図示）と電気的に接続されている。なお、図２（Ａ）において、第１素子絶縁層２２Ａは、一部に斜線が設けられることによって表現されている。図２（Ａ）から分かるように、第１素子基板２１の第１素子第１主面２２側の全面には、第１素子絶縁層２２Ａが設けられている。
　図２（Ａ）に示されるように、各々の第１素子非接触信号送受信コイル２５は、第１素子絶縁層２２Ａの上に設けられている。各々の第１素子非接触信号送受信コイル２５は、第１素子非接触信号送受信コイル配線部２５Ａと、第１素子非接触信号送受信コイル本体部２５Ｂと、第１素子非接触信号送受信コイル用ビアホール２５Ｃと、で構成される。第１素子非接触信号送受信コイル本体部２５Ｂは、配線によって構成されたコイルである。第１素子非接触信号送受信コイル配線部２５Ａの一端には、第１素子非接触信号送受信コイル本体部２５Ｂが接続されており、第１素子非接触信号送受信コイル本体部２５Ｂの他端には、第１素子非接触信号送受信コイル用ビアホール２５Ｃが接続されている。
　第１素子非接触信号送受信コイル用ビアホール２５Ｃは、第１素子絶縁層２２Ａの内部に設けられた内部配線（不図示）やビアホール（不図示）を介して第１素子信号処理回路（不図示）と電気的に接続されている。第１素子非接触信号送受信コイル本体部２５Ｂは、第１素子非接触信号送受信コイル配線部２５Ａ、第１素子非接触信号送受信コイル用ビアホール２５Ｃ及び第１素子絶縁層２２Ａの内部にもうけられた内部配線（不図示）を介して、第１素子信号処理回路（不図示）と電気的に接続されている。
　以下の説明において、第１素子第２主面２３のうち、第１素子第１主面２２における第１素子信号送受信端子２４が設けられている領域の反対の面を第１素子第２主面端子対向領域２３Ａという。また、第１素子第２主面２３のうち、第１素子第１主面２２における第１素子非接触信号送受信コイル本体部２５Ｂが設けられている領域の反対の面を第１素子第２主面非接触信号送受信部対向領域２３Ｂという。
　図１（Ｂ）に示されるように、第２素子３０は、第２素子基板３１と、３５個（複数）の第２素子信号送受信端子３４と、複数の第２素子非接触信号送受信部としての７個（複数）の第２素子非接触信号送受信コイル３５と、を有する。７個（複数）の第２素子非接触信号送受信コイル３５は、一列に並んでいる。第２素子３０は、所定の信号処理を行う第２素子信号処理回路（不図示）を１つ以上含む素子である。第２素子３０は、ＣＰＵ、メモリ等であり得る。第２素子３０は、第１素子２０と同じ機能を有する素子であってもよいし、異なる機能を有する素子であってもよい。
　第２素子基板３１は、シリコンで形成された基板である。第２素子基板３１は、第２素子第１主面３２と、第２素子第２主面３３と、を有する。
　第２素子第１主面３２は、第２素子基板３１の下側の主面である。第２素子第２主面３３は、第２素子第１主面３２の反対の面であり、第２素子基板３１の上側の主面である。第２素子基板３１の第２素子第１主面３２側には、単層又は複数層のシリコン酸化膜を含む第２素子絶縁層３２Ａが設けられている。そのため、第２素子第１主面３２は、シリコン酸化膜で形成された面となっている。また、第２素子第２主面３３は、シリコンが露出した面であり、端子やコイルは設けられていない。
　図１（Ｂ）及び図２（Ｂ）に示されるように、複数の第２素子信号送受信端子３４は、第２素子絶縁層３２Ａの上に設けられている。複数の第２素子信号送受信端子３４は、第２素子絶縁層３２Ａの内部に設けられた内部配線（不図示）やビアホール（不図示）を介して第２素子信号処理回路（不図示）と電気的に接続されている。なお、図２（Ｂ）において、第２素子絶縁層３２Ａは、一部に斜線が設けられることによって表現されている。図２（Ｂ）から分かるように、第２素子基板３１の第２素子第１主面３２側の全面には、第２素子絶縁層３２Ａが設けられている。
　図２（Ｂ）に示されるように、各々の第２素子非接触信号送受信コイル３５は、第２素子絶縁層３２Ａの上に設けられている。各々の第２素子非接触信号送受信コイル３５は、第２素子非接触信号送受信コイル配線部３５Ａと、第２素子非接触信号送受信コイル本体部３５Ｂと、第２素子非接触信号送受信コイル用ビアホール３５Ｃと、で構成される。第２素子非接触信号送受信コイル本体部３５Ｂは、配線によって構成されたコイルである。第２素子非接触信号送受信コイル配線部３５Ａの一端には、第２素子非接触信号送受信コイル本体部３５Ｂが接続されており、第２素子非接触信号送受信コイル本体部３５Ｂの他端には、第２素子非接触信号送受信コイル用ビアホール３５Ｃが接続されている。
　第２素子非接触信号送受信コイル用ビアホール３５Ｃは、第２素子絶縁層３２Ａの内部に設けられた内部配線（不図示）やビアホール（不図示）を介して第２素子信号処理回路（不図示）と電気的に接続されている。第２素子非接触信号送受信コイル本体部３５Ｂは、第２素子非接触信号送受信コイル配線部３５Ａ、第２素子非接触信号送受信コイル用ビアホール３５Ｃ及び第２素子絶縁層３２Ａの内部に設けられた内部配線（不図示）を介して、第２素子信号処理回路（不図示）と電気的に接続されている。
　以下の説明において、第２素子第２主面３３のうち、第２素子第１主面３２における第２素子信号送受信端子３４が設けられている領域の反対の面を第２素子第２主面端子対向領域３３Ａという。また、第２素子第２主面３３のうち、第２素子第１主面３２における第２素子非接触信号送受信コイル本体部３５Ｂが設けられている領域の反対の面を第２素子第２主面非接触信号送受信部対向領域３３Ｂという。
　図１（Ｂ）に示されるように、インターポーザー基板４０は、インターポーザー基板第１主面４１と、インターポーザー基板第２主面４２と、複数のインターポーザー基板第１非接触信号送受信部としての複数のインターポーザー基板第１非接触信号送受信コイル４３と、複数のインターポーザー基板第２非接触信号送受信部としての複数のインターポーザー基板第２非接触信号送受信コイル４４と、を有する。インターポーザー基板４０は、シリコンで形成された基板である。インターポーザー基板第１主面４１は、インターポーザー基板４０の下側の主面である。インターポーザー基板第２主面４２は、インターポーザー基板第１主面４１の反対の面であり、インターポーザー基板４０の上側の主面である。インターポーザー基板４０のインターポーザー基板第１主面４１側には、単層又は複数層のシリコン酸化膜を含むインターポーザー基板絶縁層４１Ａが設けられている。そのため、インターポーザー基板第１主面４１は、シリコン酸化膜で形成された面となっている。また、インターポーザー基板第２主面４２は、シリコンが露出した面であり、端子やコイルは設けられていない。
　図１（Ｂ）及び図２（Ｃ）に示されるように、各々のインターポーザー基板第１非接触信号送受信コイル４３及び各々のインターポーザー基板第２非接触信号送受信コイル４４は、インターポーザー基板絶縁層４１Ａの上に設けられている。なお、図２（Ｃ）において、インターポーザー基板絶縁層４１Ａは、一部に斜線が設けられることによって表現されている。図２（Ｃ）から分かるように、インターポーザー基板４０のインターポーザー基板第１主面４１側の全面には、インターポーザー基板絶縁層４１Ａが設けられている。
　図２（Ｃ）に示されるように、各々のインターポーザー基板第１非接触信号送受信コイル４３及び各々のインターポーザー基板第２非接触信号送受信コイル４４は、配線によって構成されたコイルである。インターポーザー基板第１非接触信号送受信コイル４３と、インターポーザー基板第２非接触信号送受信コイル４４とは、インターポーザー基板配線４５によって電気的に接続されている。すなわち、インターポーザー基板配線４５の一端には、インターポーザー基板第１非接触信号送受信コイル４３が接続されており、インターポーザー基板配線４５の他端には、インターポーザー基板第２非接触信号送受信コイル４４が接続されている。なお、インターポーザー基板配線４５は、インターポーザー基板絶縁層４１Ａの上に設けられている。
　図１に示されるように、第１素子２０は、ベース基板１０の上に配置されている。
　第１素子第１主面２２は、ベース基板内部端子面１１に対向している。各々の第１素子信号送受信端子２４は、第１素子導電性部材２４Ａを介して、各々の第１素子側ベース基板内部端子１３Ａに電気的に接続されている。第１素子導電性部材２４Ａは、ハンダ、導電性接着剤等の導電性部材である。そのため、第１素子信号送受信端子２４と第１素子側ベース基板内部端子１３Ａとは、接触して信号の送受信が可能であるといえる。第１素子２０は、第１素子導電性部材２４Ａによって、ベース基板１０の上に固定されている。第１素子２０は、ベース基板１０にフェイスダウン接続されることになる。
　各々の第１素子非接触信号送受信コイル本体部２５Ｂは、導電性部材を介して、複数の第１素子側ベース基板内部端子１３Ａに電気的に接続されない。
　第２素子３０は、ベース基板１０の上に配置されている。第２素子第１主面３２は、ベース基板内部端子面１１に対向している。各々の第２素子信号送受信端子３４は、第２素子導電性部材３４Ａを介して、各々の第２素子側ベース基板内部端子１３Ｂに電気的に接続されている。第２素子導電性部材３４Ａは、ハンダ、導電性接着剤等の導電性部材である。そのため、第２素子信号送受信端子３４と第２素子側ベース基板内部端子１３Ｂとは、接触して信号の送受信が可能であるといえる。第２素子３０は、第２素子導電性部材３４Ａによって、ベース基板１０の上に固定されている。第２素子３０は、ベース基板１０にフェイスダウン接続されることになる。
　各々の第２素子非接触信号送受信コイル本体部３５Ｂは、導電性部材を介して、複数の第２素子側ベース基板内部端子１３Ｂに電気的に接続されない。
　図１に示されるように、インターポーザー基板４０は、第１素子２０及び第２素子３０に跨って配置されている。インターポーザー基板第１主面４１は、第１素子第２主面２３及び第２素子第２主面３３に対向している。より具体的には、インターポーザー基板第１主面４１は、第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂと対向し、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部とも対向している。また、インターポーザー基板第１主面４１は、第１素子第２主面２３及び第２素子第２主面３３に接触している。インターポーザー基板４０は、接着剤によって、第１素子２０及び第２素子３０に固定される。
　インターポーザー基板４０は、第１素子第２主面非接触信号送受信部対向領域２３Ｂを覆うとともに、第１素子第２主面端子対向領域２３Ａの一部も覆っている。
　同様に、インターポーザー基板４０は、第２素子第２主面非接触信号送受信部対向領域３３Ｂを覆うとともに、第２素子第２主面端子対向領域３３Ａの一部も覆っている。
　各々のインターポーザー基板第１非接触信号送受信コイル４３は、各々の第１素子非接触信号送受信コイル本体部２５Ｂと対向している。そのため、インターポーザー基板第１非接触信号送受信コイル４３と第１素子非接触信号送受信コイル本体部２５Ｂとは、第１素子基板２１を介して、非接触に信号の送受信が可能である。より具体的には、インターポーザー基板第１非接触信号送受信コイル４３と第１素子非接触信号送受信コイル本体部２５Ｂとは、両コイル間に生じる誘導結合によって、第１素子基板２１を介した非接触な信号の送受信が可能である。なお、第１素子基板２１は、インターポーザー基板第１非接触信号送受信コイル４３と第１素子非接触信号送受信コイル本体部２５Ｂとの間で、非接触に信号の送受信が可能な程度に薄くされている。例えば、第１素子基板２１の厚みは、５μｍ～２５μｍである。
　各々のインターポーザー基板第２非接触信号送受信コイル４４は、各々の第２素子非接触信号送受信コイル本体部３５Ｂと対向している。そのため、インターポーザー基板第２非接触信号送受信コイル４４と第２素子非接触信号送受信コイル本体部３５Ｂとは、第２素子基板３１を介して、非接触に信号の送受信が可能である。より具体的には、インターポーザー基板第２非接触信号送受信コイル４４と第２素子非接触信号送受信コイル本体部３５Ｂとは、両コイル間に生じる誘導結合によって、第２素子基板３１を介した非接触な信号の送受信が可能である。なお、第２素子基板３１は、インターポーザー基板第２非接触信号送受信コイル４４と第２素子非接触信号送受信コイル本体部３５Ｂとの間で、非接触に信号の送受信が可能な程度に薄くされている。例えば、第２素子基板３１の厚みは、５μｍ～２５μｍである。
　上述したように、インターポーザー基板第１非接触信号送受信コイル４３とインターポーザー基板第２非接触信号送受信コイル４４とは、インターポーザー基板配線４５によって電気的に接続されている。よって、第１素子２０と第２素子３０とは、インターポーザー基板４０を介して、信号の送受信が可能である。
　例えば、第１素子信号処理回路（不図示）から出力された信号は、第１素子非接触信号送受信コイル本体部２５Ｂから第１素子送信信号Ｓ１として送信される。第１素子送信信号Ｓ１は、インターポーザー基板第１非接触信号送受信コイル４３で受信され、インターポーザー基板配線４５を介して、インターポーザー基板第２非接触信号送受信コイル４４から送信される。インターポーザー基板第２非接触信号送受信コイル４４から送信された第１素子送信信号Ｓ１は、第２素子３０の第２素子非接触信号送受信コイル本体部３５Ｂで受信される。同様に、第２素子非接触信号送受信コイル本体部３５Ｂから送信される第２素子送信信号Ｓ２は、インターポーザー基板第２非接触信号送受信コイル４４、インターポーザー基板配線４５、インターポーザー基板第１非接触信号送受信コイル４３を介して、第１素子２０の第１素子非接触信号送受信コイル本体部２５Ｂで受信される。
　以上の構成を有する第１実施形態の半導体装置１によれば、以下の効果が奏される。
　複数のベース基板内部端子１３が設けられたベース基板内部端子面１１を有するベース基板１０と、第１素子第１主面２２と、第１素子第１主面２２と反対の面である第１素子第２主面２３とを有する第１素子基板２１であって、第１素子第１主面２２側に設けられた第１素子信号送受信端子２４と、第１素子第１主面２２側に設けられた第１素子非接触信号送受信コイル２５と、を有する第１素子２０と、第２素子第１主面３２と、第２素子第１主面３２と反対の面である第２素子第２主面３３とを有する第２素子基板３１であって、第２素子第１主面３２側に設けられた第２素子信号送受信端子３４と、第２素子第１主面３２側に設けられた第２素子非接触信号送受信コイル３５と、を有する第２素子３０と、インターポーザー基板第１非接触信号送受信コイル４３と、インターポーザー基板第１主面４１を有するインターポーザー基板４０であって、インターポーザー基板第１主面４１側に設けられたインターポーザー基板第１非接触信号送受信コイル４３と、インターポーザー基板第１主面４１側に設けられ、インターポーザー基板第１非接触信号送受信コイル４３と電気的に接続されたインターポーザー基板第２非接触信号送受信コイル４４と、を有するインターポーザー基板４０を備えている。そして、第１素子２０は、第１素子第１主面２２がベース基板内部端子面１１に対向するようにベース基板１０上に配置されており、第１素子信号送受信端子２４と複数のベース基板内部端子１３の１つとは、接触して信号の送受信が可能であり、第２素子３０は、第２素子第１主面３２がベース基板内部端子面１１に対向するようにベース基板１０上に配置されており、第２素子信号送受信端子３４と複数のベース基板内部端子１３の１つとは、接触して信号の送受信が可能であり、インターポーザー基板４０は、インターポーザー基板第１主面４１が第１素子第２主面２３及び前記第２素子第２主面３３に対向するように第１素子２０及び第２素子３０に跨って配置されており、インターポーザー基板第１非接触信号送受信コイル４３は、第１素子基板２１を介して、第１素子非接触信号送受信コイル２５と非接触に信号の送受信が可能であり、インターポーザー基板第２非接触信号送受信コイル４４は、第２素子基板３１を介して、第２素子非接触信号送受信コイル３５と非接触に信号の送受信が可能である。
　そのため、インターポーザー基板４０の形状は、第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂの形状による制約を受けない。よって、第１実施形態の半導体装置１において、第１素子基板２１における第１素子非接触信号送受信コイル２５を設ける領域及び第２素子非接触信号送受信コイル３５を設ける領域は、小型化され得る。よって、第１実施形態の半導体装置１は、小型化が可能な構成である。
　更に、半導体装置１の構成から明らかなように、半導体装置１が製造される際、インターポーザー基板４０は最後に配置され得る。また、半導体装置１においては、インターポーザー基板４０のアスペクト比が大きくなることが抑制される。例えば、インターポーザー基板４０が第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂのみに配置されるとすると、インターポーザー基板４０は、アスペクト比が大きい（例えば、１０以上）の基板になってしまう可能性がある。しかし、インターポーザー基板４０は、第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂだけでなく、第１素子第２主面端子対向領域２３Ａ及び第２素子第２主面端子対向領域３３Ａにも配置されるため、インターポーザー基板４０のアスペクト比が大きくなることは抑制される。また、インターポーザー基板４０は、コイル及び配線しか形成されておらず、電源電圧の供給が必要な能動素子は配置されていない。よって、インターポーザー基板４０には、電源電圧の供給は不要であり、電源電圧供給のための配線や端子も不要である。そのため、半導体装置１は、製造が容易になり得る構成である。
　また、第１実施形態の半導体装置１において、第１素子２０と第２素子３０とは、インターポーザー基板４０を介して、非接触に信号の送受信が可能である。そのため、第１素子２０と第２素子３０との接続にあたり、インピーダンス整合は不要である（又は、接触して信号の送受信を行う半導体装置に比べて、インピーダンス整合の精度が緩和されている。）。
　また、第１素子基板２１の第１素子第２主面２３の一部は、インターポーザー基板４０に覆われていない状態になっている。よって、第１素子２０で発生する熱は、第１素子第２主面２３から放熱される。そして、第２素子基板３１の第２素子第２主面３３の一部は、インターポーザー基板４０に覆われていない状態になっている。よって、第２素子３０で発生する熱は、第２素子第２主面３３から放熱される。
　また、第１素子第２主面２３は、第１素子第１主面２２における第１素子信号送受信端子２４が設けられている領域の反対の面である第１素子第２主面端子対向領域２３Ａと、第１素子第１主面２２における第１素子非接触信号送受信コイル２５が設けられている領域の反対面である第１素子第２主面非接触信号送受信部対向領域２３Ｂと、を有し、第２素子第２主面３３は、第２素子第１主面３２における第２素子信号送受信端子３４が設けられている領域の反対面である第２素子第２主面端子対向領域３３Ａと、第２素子第１主面３２における第２素子非接触信号送受信コイル３５が設けられている領域の反対の面である第２素子第２主面非接触信号送受信部対向領域３３Ｂと、を有し、インターポーザー基板４０のインターポーザー基板第１主面４１は、第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂに対向し、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部の少なくとも一方にも対向している。
　そのため、第１実施形態の半導体装置１は、より小型化が可能な構成であり、製造がより容易になり得る構成となる。
　［第２実施形態］
　次に、本発明の第２実施形態について、図３を参照しながら説明する。図３は、本発明の第２実施形態の半導体装置１Ａを説明するための図であり、図３（Ａ）は、第２実施形態の半導体装置１Ａの断面図、図３（Ｂ）は、インターポーザー基板４０をインターポーザー基板第１主面から見た平面図である。
　第２実施形態については、主として、第１実施形態と異なる点を中心に説明し、第１実施形態と同様な構成については、詳細な説明を省略する。特に説明しない点は、第１実施形態についての説明が適宜適用される。
　図３に示されるように、第２実施形態の半導体装置１Ａは、ベース基板１０と、第１素子２０と、第２素子３０と、シリコンを主成分として材料で形成されたインターポーザー基板４０を備えている。第２実施形態の半導体装置１Ａにおいて、インターポーザー基板４０の構成が、第１実施形態の半導体装置１におけるインターポーザー基板４０の構成と異なる。
　図３（Ａ）及び図３（Ｂ）に示されるように、第２実施形態の半導体装置１Ａにおけるインターポーザー基板４０のインターポーザー基板第１主面４１は、第１実施形態の半導体装置１におけるインターポーザー基板４０とは異なり、単層又は複数層のシリコン酸化膜を含むインターポーザー基板絶縁層４１Ａは、インターポーザー基板４０のインターポーザー基板第１主面４１側の中央付近のみに設けられている。インターポーザー基板第１主面４１側におけるインターポーザー基板絶縁層４１Ａが設けられていない部分は、シリコンが露出した部分となっている。シリコンが露出した部分のうち、第１素子２０側の部分が第１素子側露出部分４１Ｂであり、第２素子３０側の部分が第２素子側露出部分４１Ｃである。図３（Ｂ）において、インターポーザー基板絶縁層４１Ａは、一部に斜線が設けられることによって表現されている。第２実施形態の半導体装置１Ａにおけるインターポーザー基板４０のインターポーザー基板第１主面４１は、シリコン酸化膜で形成された面とシリコンが露出した面とで構成される。
　第１素子側露出部分４１Ｂは、第１素子第２主面端子対向領域２３Ａに接触しており、第２素子側露出部分４１Ｃは、第２素子第２主面端子対向領域３３Ａに接触している。
　シリコンの熱伝導率（約１６０Ｗ／ｍ・Ｋ）は、シリコン酸化膜の熱伝導率（約１．３Ｗ／ｍ・Ｋ）と比べて、熱伝導率が大きい。そのため、インターポーザー基板４０における第１素子側露出部分４１Ｂは、第１素子第２主面２３と接触することによって、第１素子２０で発生する熱を放熱する放熱部として機能する。同様に、インターポーザー基板４０における第２素子側露出部分４１Ｃは、第２素子第２主面３３と接触することによって、第２素子３０で発生する熱を放熱する放熱部として機能する。
　以上の構成を有する第２実施形態の半導体装置１Ａによれば、以下の効果が奏される。
　第２実施形態の半導体装置１Ａにおいては、第１素子基板２１、第２素子基板３１及びインターポーザー基板４０は、シリコンで形成されており、インターポーザー基板４０のインターポーザー基板第１主面４１は、シリコンが露出した露出部分を有し、露出部分は、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部に接触している。そのため、インターポーザー基板４０が大きくなっても、第１素子側露出部分４１Ｂ及び第２素子側露出部分４１Ｃが存在するため、第１素子２０の熱や第２素子３０の熱は放熱される。そのため、インターポーザー基板４０の形状は、第１素子第２主面非接触信号送受信部対向領域２３Ｂ及び第２素子第２主面非接触信号送受信部対向領域３３Ｂの形状による制約を受けないだけでなく、第１素子２０や第２素子３０で発生する熱による制約も受け難い。
　［第３実施形態］
　次に、本発明の第３実施形態について、図４を参照しながら説明する。図４は、インターポーザー基板の配置のバリエーションを説明するための図であり、図４（Ａ）は、３つの素子にインターポーザー基板を適用した場合を示す図、図４（Ｂ）は、４つの素子にインターポーザー基板を適用した場合を示す図、図４（Ｃ）は、５つの素子にインターポーザー基板を適用した場合を示す図である。
　第３実施形態については、主として、第１実施形態と異なる点を中心に説明し、第１実施形態と同様な構成については、詳細な説明を省略する。特に説明しない点は、第１実施形態についての説明が適宜適用される。
　図４（Ａ）に示されるように、インターポーザー基板４０は、第１素子２０、第２素子３０及び第３素子５０に跨るように配置されることも可能である。第１素子２０、第２素子３０及び第３素子５０は、インターポーザー基板４０を介して、相互に信号の送受信が可能である。
　なお、図４（Ａ）において、便宜上、左下の素子が第１素子２０とされ、右下の素子が第２素子３０とされ、上の素子が第３素子５０とされている。しかし、第１素子２０、第２素子３０及び第３素子５０は、相互に入れ替え可能である。例えば、上の素子が第１素子２０（又は第２素子３０）であり、左下の素子（又は右下の素子）が第２素子３０（又は第１素子２０）であってもよい。例えば、第１素子２０の大きさと第２素子３０の大きさとは、異なっていてもよい。
　図４（Ｂ）に示されるように、インターポーザー基板４０は、第１素子２０、第２素子３０、第３素子５０及び第４素子６０に跨るように配置されることも可能である。第１素子２０、第２素子３０、第３素子５０及び第４素子６０は、インターポーザー基板４０を介して、相互に信号の送受信が可能である。
　なお、図４（Ｂ）において、第１素子２０は、左上の素子、左下の素子、右上の素子及び右下の素子のいずれであってもよい。例えば、左上の素子が第１素子２０（又は第２素子３０）であり、右下の素子が第２素子３０（又は第１素子２０）であってもよい。例えば、第１素子２０と第２素子３０とは、対向する辺を持たない配置であってもよい。
　図４（Ｃ）に示されるように、インターポーザー基板４０は、第１素子２０、第２素子３０、第３素子５０、第４素子６０及び第５素子７０に跨るように配置されることも可能である。第１素子２０、第２素子３０、第３素子５０、第４素子６０及び第５素子７０は、インターポーザー基板４０を介して、相互に信号の送受信が可能である。
　なお、図４（Ｃ）において、第１素子２０は、左上の素子、右上の素子、左下の素子、下側中央の素子及び右下の素子のいずれであってもよい。また、第２素子３０は、左上の素子、右上の素子、左下の素子、下側中央の素子及び右下の素子のいずれであってもよい。例えば、左の素子が第１素子２０（又は第２素子３０）であり、右下の素子が第２素子３０（又は第１素子２０）であってもよい。例えば、第１素子２０と第２素子３０とは、対向する辺を持たず、且つ、間に他の素子が存在するような配置であってもよい。
　以上、本発明の第１実施形態～第３実施形態について説明した。しかし、本発明は、上記実施形態に限定されることはなく、特許請求の範囲に記載された技術的範囲において種々に変形可能である。
　また、第１実施形態～第３実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていた非接触な信号の送受信であってもよいし、光信号や音波信号が利用された非接触な信号の送受信であってもよい。
　また、第１実施形態～第３実施形態において、インターポーザー基板４０は、シリコンで形成されていたが、これに限定されない。インターポーザー基板４０は、シリコン以外の半導体材料で形成されていてもよい。なお、半導体材料とは、半導体としての性質を有する材料及び不純物がドープされることによって半導体としての性質を有するようになり得る材料を意味する。また、インターポーザー基板４０は、半導体材料で形成された基板以外であってもよく、例えば、ガラスや樹脂材料で形成された基板であってもよい。また、インターポーザー基板４０は、プリント配線基板であってもよい。
　また、第１実施形態～第３実施形態において、ベース基板１０は、プリント配線基板であったが、これに限定されない。ベース基板１０は、シリコン等の半導体材料で形成された基板であってもよい。また、ベース基板１０自体が、信号処理機能を有する半導体素子であってもよい。
　また、第１実施形態～第３実施形態において、インターポーザー基板４０は、接着剤によって、第１素子２０及び第２素子３０に固定されていたが、これに限定されない。インターポーザー基板４０は、接着剤又は接着剤以外の固定部材を用いて、第１素子２０及び第２素子３０に固定されていてもよい。また、インターポーザー基板４０は、常温接合等の直接接合技術によって、第１素子２０及び第２素子３０に固定されていてもよい。
　また、第１実施形態、第３実施形態において、インターポーザー基板第１主面４１は、第１素子第２主面２３の一部及び第２素子第２主面３３の一部に接触していたが、これに限定されない。インターポーザー基板第１主面４１は、第１素子第２主面２３及び第２素子第２主面３３に対向していればよい。例えば、インターポーザー基板４０は、スペーサー等によって、第１素子第２主面２３及び第２素子第２主面３３から間隔を空けて配置されていてもよい。
　また、第１実施形態～第３実施形態において、インターポーザー基板第１主面４１は、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部に対向していたが、これに限定されない。インターポーザー基板第１主面４１は、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部の少なくとも一方に対向していればよい。
　また、第２実施形態において、インターポーザー基板第１主面４１の露出部分は、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部に接触していたが、これに限定されない。インターポーザー基板第１主面４１の露出部分は、第１素子第２主面端子対向領域２３Ａの一部及び第２素子第２主面端子対向領域３３Ａの一部の少なくとも一方に接触していればよい。例えば、インターポーザー基板第１主面４１において、第１素子側露出部分４１Ｂ及び第２素子側露出部分４１Ｃのいずれか一方のみが存在していてもよい。
　また、第１実施形態～第３実施形態において、インターポーザー基板第１主面４１は、第１素子第２主面端子対向領域２３Ａにおける最も発熱する領域及び第２素子第２主面端子対向領域３３Ａにおける最も発熱する領域に対向しないように配置されていてもよい。第１素子第２主面端子対向領域２３Ａにおける最も発熱する領域及び第２素子第２主面端子対向領域３３Ａにおける最も発熱する領域は、インターポーザー基板４０によって覆われていない方が、放熱され易いことがあり得るからである。
　また、第１実施形態～第３実施形態において、第１素子非接触信号送受信コイル２５は、第１素子絶縁層２２Ａの上に設けられていたが、これに限定されない。第１素子非接触信号送受信コイル２５は、第１素子絶縁層２２Ａの内部に設けられていてもよい。第１素子非接触信号送受信コイル２５は、第１素子絶縁層２２Ａの上に露出していてもよいし、露出していなくてもよい。第１素子非接触信号送受信コイル２５は、第１素子第１主面２２側に設けられていればよい。なお、第１素子第１主面２２側とは、第１素子基板２１の厚み方向において、第１素子第２主面２３よりも第１素子第１主面２２に近い部分（第１素子第１主面２２の表面を含む。）を意味する。
　第２素子非接触信号送受信コイル３５は、第２素子絶縁層３２Ａの上に設けられていたが、これに限定されない。第２素子非接触信号送受信コイル３５は、第２素子絶縁層３２Ａの内部に設けられていてもよい。すなわち、第２素子非接触信号送受信コイル３５は、第２素子絶縁層３２Ａの上に露出していてもよいし、露出していなくてもよい。第２素子非接触信号送受信コイル３５は、第２素子第１主面３２側に設けられていればよい。なお、第２素子第１主面３２側とは、第２素子基板３１の厚み方向において、第２素子第２主面３３よりも第２素子第１主面３２に近い部分（第２素子第１主面３２の表面を含む。）を意味する。
　インターポーザー基板第１非接触信号送受信コイル４３、インターポーザー基板第２非接触信号送受信コイル４４及びインターポーザー基板配線４５は、インターポーザー基板絶縁層４１Ａの上に設けられていたが、これに限定されない。インターポーザー基板第１非接触信号送受信コイル４３、インターポーザー基板第２非接触信号送受信コイル４４及びインターポーザー基板配線４５は、インターポーザー基板第１非接触信号送受信コイル４３、インターポーザー基板第２非接触信号送受信コイル４４及びインターポーザー基板配線４５は、内部に設けられていてもよい。すなわち、インターポーザー基板第１非接触信号送受信コイル４３、インターポーザー基板第２非接触信号送受信コイル４４及びインターポーザー基板配線４５は、インターポーザー基板絶縁層４１Ａの上に露出していてもよいし、露出していなくてもよい。また、インターポーザー基板第１非接触信号送受信コイル４３、インターポーザー基板第２非接触信号送受信コイル４４及びインターポーザー基板配線４５は、インターポーザー基板第１主面４１側に設けられていていればよい。なお、インターポーザー基板第１主面４１側とは、インターポーザー基板４０の厚み方向において、インターポーザー基板第２主面４２よりもインターポーザー基板第１主面４１に近い部分（インターポーザー基板第１主面４１の表面を含む。）を意味する。
　また、第１実施形態～第３実施形態において、第１素子２０における第１素子信号送受信端子２４の数は３５であり、第２素子３０における第２素子信号送受信端子３４の数は３５であったが、これに限定されない。第１素子信号送受信端子２４及び第２素子信号送受信端子３４の数は、いくつであってもよい。また、第１素子２０における第１素子非接触信号送受信コイル２５の数は７であり、第２素子３０における第２素子非接触信号送受信コイル３５の数は７であったが、これに限定されない。第１素子非接触信号送受信コイル２５及び第２素子非接触信号送受信コイル３５の数は、いくつであってもよい。また、図２において、第１素子非接触信号送受信コイル２５及び第２素子非接触信号送受信コイル３５は、１列に並んで設けられていたが、２列以上に並んで設けられていてもよい。
　また、第１実施形態～第２実施形態において、第１素子絶縁層２２Ａ、第２素子絶縁層３２Ａ及びインターポーザー基板絶縁層４１Ａは、シリコン酸化膜で形成されていたが、シリコン窒化膜等の絶縁部材で形成されていてもよい。
　１，１Ａ　半導体装置
　１０　　ベース基板
　１１　ベース基板内部端子面（ベース基板端子面）
　１２　ベース基板外部端子面
　１３　　ベース基板内部端子（ベース基板端子）
　１３Ａ　第１素子側ベース基板内部端子
　１３Ｂ　第２素子側ベース基板内部端子
　１４　　ベース基板外部端子
 
　２０　　第１素子
　２１　　第１素子基板
　２２　　第１素子第１主面
　２２Ａ　第１素子絶縁層
　２３　　第１素子第２主面
　２３Ａ　第１素子第２主面端子対向領域
　２３Ｂ　第１素子第２主面非接触信号送受信部対向領域
　２４　　第１素子信号送受信端子
　２４Ａ　第１素子導電性部材
　２５　　第１素子非接触信号送受信コイル（第１素子非接触信号送受信部）
　２５Ａ　第１素子非接触信号送受信コイル配線部
　２５Ｂ　第１素子非接触信号送受信コイル本体部
　２５Ｃ　第１素子非接触信号送受信コイル用ビアホール
 
　３０　　第２素子
　３１　　第２素子基板
　３２　　第２素子第１主面
　３２Ａ　第２素子絶縁層
　３３　第２素子第２主面
　３３Ａ　第２素子第２主面端子対向領域
　３３Ｂ　第２素子第２主面非接触信号送受信部対向領域
　３４　　第２素子信号送受信端子
　３４Ａ　第２素子導電性部材
　３５　　第２素子非接触信号送受信コイル（第２素子非接触信号送受信部）
 
４０　　　インターポーザー基板
４１　　インターポーザー基板第１主面
４１Ａ　インターポーザー基板絶縁層
４１Ｂ　　第１素子側露出部分
４１Ｃ　　第２素子側露出部分
４２　　インターポーザー基板第２主面
４３　　　インターポーザー基板第１非接触信号送受信コイル（インターポーザー基板第１非接触信号送受信部）
４４　　　インターポーザー基板第２非接触信号送受信コイル（インターポーザー基板第２非接触信号送受信部）
４５　　　インターポーザー基板配線

Claims (4)

  1. 　複数のベース基板端子が設けられたベース基板端子面を有するベース基板と、
    　第１素子第１主面と、前記第１素子第１主面と反対の面である第１素子第２主面とを有する第１素子基板と、前記第１素子基板の前記第１素子第１主面側に設けられた第１素子信号送受信端子と、前記第１素子基板の前記第１素子第１主面側に設けられた第１素子非接触信号送受信部と、を有する第１素子と、
    　第２素子第１主面と、前記第２素子第１主面と反対の面である第２素子第２主面とを有する第２素子基板と、前記第２素子基板の前記第２素子第１主面側に設けられた第２素子信号送受信端子と、前記第２素子基板の前記第２素子第１主面側に設けられた第２素子非接触信号送受信部と、を有する第２素子と、
    　インターポーザー基板第１主面を有するインターポーザー基板であって、前記インターポーザー基板第１主面側に設けられたインターポーザー基板第１非接触信号送受信部と、前記インターポーザー基板第１主面側に設けられ、前記インターポーザー基板第１非接触信号送受信部と電気的に接続されたインターポーザー基板第２非接触信号送受信部と、を有するインターポーザー基板と、を備え、
    　前記第１素子は、前記第１素子第１主面が前記ベース基板端子面に対向するように前記ベース基板上に配置されており、前記第１素子信号送受信端子と前記複数のベース基板端子の１つとは、接触して信号の送受信が可能であり、
    　前記第２素子は、前記第２素子第１主面が前記ベース基板端子面に対向するように前記ベース基板上に配置されており、前記第２素子信号送受信端子と前記複数のベース基板端子の１つとは、接触して信号の送受信が可能であり、
    　前記インターポーザー基板は、前記インターポーザー基板第１主面が前記第１素子第２主面及び前記第２素子第２主面に対向するように前記第１素子及び前記第２素子に跨って配置されており、前記インターポーザー基板第１非接触信号送受信部は、前記第１素子基板を介して、前記第１素子非接触信号送受信部と非接触に信号の送受信が可能であり、前記インターポーザー基板第２非接触信号送受信部は、前記第２素子基板を介して、前記第２素子非接触信号送受信部と非接触に信号の送受信が可能である半導体装置。
  2. 　前記第１素子第２主面は、前記第１素子第１主面における前記第１素子信号送受信端子が設けられている領域の反対の面である第１素子第２主面端子対向領域と、前記第１素子第１主面における前記第１素子非接触信号送受信部が設けられている領域の反対の面である第１素子第２主面非接触信号送受信部対向領域と、を有し、
    　前記第２素子第２主面は、前記第２素子第１主面における前記第２素子信号送受信端子が設けられている領域の反対面である第２素子第２主面端子対向領域と、前記第２素子第１主面における前記第２素子非接触信号送受信部が設けられている領域の反対面である第２素子第２主面非接触信号送受信部対向領域と、を有し、
    　前記インターポーザー基板の前記インターポーザー基板第１主面は、前記第１素子第２主面非接触信号送受信部対向領域及び前記第２素子第２主面非接触信号送受信部対向領域に対向し、前記第１素子第２主面端子対向領域の一部及び前記第２素子第２主面端子対向領域の一部の少なくとも一方にも対向している請求項１に記載の半導体装置。
  3. 　前記第１素子基板、前記第２素子基板及び前記インターポーザー基板は、半導体材料で形成されており、前記インターポーザー基板の前記インターポーザー基板第１主面は、前記半導体材料が露出した露出部分を有し、前記露出部分は、前記第１素子第２主面端子対向領域の一部及び前記第２素子第２主面端子対向領域の一部の少なくとも一方に接触している請求項２に記載の半導体装置。
  4. 　前記第１素子非接触信号送受信部、前記第２素子非接触信号送受信部、前記インターポーザー基板第１非接触信号送受信部及び前記インターポーザー基板第２非接触信号送受信部は、配線により形成されたコイルである請求項１～３のいずれかに記載の半導体装置。
PCT/JP2015/059999 2015-03-30 2015-03-30 半導体装置 WO2016157387A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2015/059999 WO2016157387A1 (ja) 2015-03-30 2015-03-30 半導体装置
US15/549,589 US10192836B2 (en) 2015-03-30 2015-03-30 Semiconductor device
JP2017508905A JP6449439B2 (ja) 2015-03-30 2015-03-30 半導体装置
EP15887540.1A EP3279938B1 (en) 2015-03-30 2015-03-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/059999 WO2016157387A1 (ja) 2015-03-30 2015-03-30 半導体装置

Publications (1)

Publication Number Publication Date
WO2016157387A1 true WO2016157387A1 (ja) 2016-10-06

Family

ID=57006579

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/059999 WO2016157387A1 (ja) 2015-03-30 2015-03-30 半導体装置

Country Status (4)

Country Link
US (1) US10192836B2 (ja)
EP (1) EP3279938B1 (ja)
JP (1) JP6449439B2 (ja)
WO (1) WO2016157387A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299651B1 (ja) 2022-06-24 2023-06-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法
WO2023249086A1 (ja) * 2022-06-24 2023-12-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924869B (zh) * 2015-07-16 2022-01-25 超极存储器股份有限公司 半导体元件及其制造方法
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges
WO2020147107A1 (zh) * 2019-01-18 2020-07-23 华为技术有限公司 一种多中介层互联的集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置
JP2010103611A (ja) * 2008-10-21 2010-05-06 Keio Gijuku 電子回路
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2010251663A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2011187823A (ja) * 2010-03-10 2011-09-22 Denso Corp 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214525B2 (ja) 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6216951B2 (ja) 2012-07-12 2017-10-25 学校法人慶應義塾 方向性結合式通信装置
KR102123991B1 (ko) 2013-03-11 2020-06-17 삼성전자주식회사 반도체 패키지 및 이를 구비하는 전자 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318003A (ja) * 2006-05-29 2007-12-06 Nec Electronics Corp 半導体装置
JP2010103611A (ja) * 2008-10-21 2010-05-06 Keio Gijuku 電子回路
JP2010109112A (ja) * 2008-10-30 2010-05-13 Hitachi Ltd 半導体集積回路
JP2010251663A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置
JP2011187823A (ja) * 2010-03-10 2011-09-22 Denso Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7299651B1 (ja) 2022-06-24 2023-06-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法
WO2023249086A1 (ja) * 2022-06-24 2023-12-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
EP3279938A4 (en) 2018-04-11
EP3279938A1 (en) 2018-02-07
EP3279938B1 (en) 2020-03-11
US20180033743A1 (en) 2018-02-01
JP6449439B2 (ja) 2019-01-09
US10192836B2 (en) 2019-01-29
JPWO2016157387A1 (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6449439B2 (ja) 半導体装置
US8509575B2 (en) Semiconductor optical modulation device
KR101044200B1 (ko) 리지드-플렉서블 회로기판 및 그 제조방법
US6891447B2 (en) Electromagnetic coupling connector for three-dimensional electronic circuits
KR101348742B1 (ko) 반도체 장치
US11328987B2 (en) Waver-level packaging based module and method for producing the same
KR20150041653A (ko) Ehf 통신을 위한 유전체 커플링 시스템
JP6266219B2 (ja) 半導体装置
JP5950488B1 (ja) 半導体モジュール
US9741644B2 (en) Stacking arrangement for integration of multiple integrated circuits
US11456393B2 (en) Optical module
CN110462933A (zh) 平面天线和无线模块
US8110929B2 (en) Semiconductor module
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
US20130134569A1 (en) Semiconductor package
WO2019227436A1 (zh) 一种倒装芯片的封装结构及电子设备
JP6005438B2 (ja) 積層集積回路
US10881006B2 (en) Package carrier and package structure
JP2011239338A (ja) 高周波回路
JP6949239B2 (ja) 空中線
JP2017183684A (ja) 半導体素子実装用基板および半導体装置
JP5645390B2 (ja) 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール
JP2012043831A (ja) 半導体装置および積層半導体装置
JP2011130329A (ja) 電子回路装置、その電子回路基板および電子回路チップ
JP2018142726A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15887540

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017508905

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE