JP5645390B2 - 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール - Google Patents
高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール Download PDFInfo
- Publication number
- JP5645390B2 JP5645390B2 JP2009266241A JP2009266241A JP5645390B2 JP 5645390 B2 JP5645390 B2 JP 5645390B2 JP 2009266241 A JP2009266241 A JP 2009266241A JP 2009266241 A JP2009266241 A JP 2009266241A JP 5645390 B2 JP5645390 B2 JP 5645390B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- frequency
- frequency circuit
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
20・・・導電構造体
20a・・・マイクロストリップ線路
21・・・基体
21a・・・ビアホール
22・・・信号配線
23・・・基準配線
231・・・第1の基準配線
232・・・第2の基準配線
233・・・ビア導体
30・・・高周波部品
31・・・信号端子
32・・・基準電位端子
40・・・導線
41・・・第1の導線
42,43・・・第2の導線
50・・・保護部材
Claims (4)
- 高周波信号の入力および出力の少なくとも一方に用いる信号端子と、該信号端子に隣り合って配置されている、前記高周波信号の基準電位となる基準電位端子と、を有している高周波回路、
絶縁基板と、該絶縁基板の上に設けられている、前記高周波信号を伝送する信号配線と、前記絶縁基板に設けられている、前記信号配線の基準電位となる第1の基準配線と、で構成されているマイクロストリップ線路、
前記絶縁基板の上に設けられており、前記信号端子および前記信号配線の間に位置している、前記第1の基準配線に電気的に接続されている第2の基準配線、
第1の端が前記信号端子に接続されており、第2の端が前記高周波回路から前記信号配線へ向かって伸びている、前記第2の基準配線を跨って設けられている第1の導線、および、
第1の端が前記基準電位端子に接続されており、第2の端が当該基準電位端子から前記基準配線へ向かって伸びている第2の導線、を備えており、
前記第1導線の長さは、前記高周波信号の信号波長の1/2の長さの整数倍である、高周波回路とマイクロストリップ線路との結合構造。 - 前記基準電位端子は、2つ設けられており、
前記信号端子は、2つの前記基準電位端子の間に設けられており、
2つの前記基準電位端子に接続している2つの前記第2の導線は、前記第1の導線の両側に沿って延びるように設けられている、請求項1に記載の高周波回路とマイクロストリップ線路との結合構造。 - 前記絶縁基板は、ビアホールを有しており、
前記第2の基準配線は、前記複数のビアホールに設けられたビア導体を介して前記第1の基準配線に接続されている、請求項1または2に記載の高周波回路とマイクロストリップ線路との結合構造。 - 前記絶縁基板の上に設けられている、前記高周波回路が実装されたダイアタッチ導体をさらに備えており、
前記第1基準配線は、第2のビア導体を介して前記ダイアタッチ導体と電気的に接続されている、請求項1から請求項3のいずれかに記載の高周波回路とマイクロストリップ線路との結合構造を採用している、高周波モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266241A JP5645390B2 (ja) | 2009-11-24 | 2009-11-24 | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009266241A JP5645390B2 (ja) | 2009-11-24 | 2009-11-24 | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114373A JP2011114373A (ja) | 2011-06-09 |
JP5645390B2 true JP5645390B2 (ja) | 2014-12-24 |
Family
ID=44236425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009266241A Expired - Fee Related JP5645390B2 (ja) | 2009-11-24 | 2009-11-24 | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5645390B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465985A (en) * | 1982-03-02 | 1984-08-14 | The United States Of America As Represented By The Secretary Of The Air Force | Hardwire missile receiver coupler |
JP3048992B2 (ja) * | 1997-12-24 | 2000-06-05 | 日本電気株式会社 | Mmicモジュール |
JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
JP2004112178A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Quantum Devices Ltd | 伝送線路及びそれを有する装置 |
-
2009
- 2009-11-24 JP JP2009266241A patent/JP5645390B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011114373A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5047362B2 (ja) | 高周波モジュール | |
JP5408166B2 (ja) | アンテナ装置 | |
JP5645118B2 (ja) | アンテナ装置 | |
JP5654288B2 (ja) | 光モジュール及び高周波モジュール | |
US9935025B2 (en) | Electronic component housing package and electronic device | |
EP3493252B1 (en) | Substrate for mounting semiconductor element and semiconductor device | |
CN210579414U (zh) | 多层基板 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP6813263B2 (ja) | 配線基板、半導体素子パッケージおよび半導体装置 | |
US8008761B2 (en) | Optical semiconductor apparatus | |
TWI518990B (zh) | 天線模組及其天線 | |
US8829659B2 (en) | Integrated circuit | |
JP5645390B2 (ja) | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール | |
JP5451339B2 (ja) | 高周波回路と方形導波管型高周波線路との接続構造 | |
JP2019016929A (ja) | 多層基板型アレイアンテナ | |
JP5545904B1 (ja) | 導波管マイクロストリップ線路変換器 | |
JP7325303B2 (ja) | 無線モジュール | |
JP5241591B2 (ja) | 高周波回路と高周波線路との接続構造 | |
WO2016098340A1 (ja) | 半導体チップおよび導波管変換システム | |
JP2004048617A (ja) | 高周波用伝送線路基板 | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
JP2005130406A (ja) | 導波管部材および導波管ならびに高周波モジュール | |
JP7005111B2 (ja) | 電子部品実装品 | |
JP4957652B2 (ja) | 高周波モジュール | |
JP2017220790A (ja) | アンテナ基板およびアンテナ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5645390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |