JP5645390B2 - 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール - Google Patents

高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール Download PDF

Info

Publication number
JP5645390B2
JP5645390B2 JP2009266241A JP2009266241A JP5645390B2 JP 5645390 B2 JP5645390 B2 JP 5645390B2 JP 2009266241 A JP2009266241 A JP 2009266241A JP 2009266241 A JP2009266241 A JP 2009266241A JP 5645390 B2 JP5645390 B2 JP 5645390B2
Authority
JP
Japan
Prior art keywords
wiring
signal
frequency
frequency circuit
microstrip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009266241A
Other languages
English (en)
Other versions
JP2011114373A (ja
Inventor
信樹 平松
信樹 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009266241A priority Critical patent/JP5645390B2/ja
Publication of JP2011114373A publication Critical patent/JP2011114373A/ja
Application granted granted Critical
Publication of JP5645390B2 publication Critical patent/JP5645390B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Description

本発明は、高周波回路とマイクロストリップ線路との結合構造、および高周波モジュールに関する。
一般に、MMIC(Monolithic Microwave Integrated Circuit)などの半導体素子を高周波回路基板に実装して、半導体素子の制御信号,高周波信号を高周波回路基板に電気的に接続する場合、ボンドワイヤなどの導線を用いて高周波回路基板の上の信号線路と、半導体素子とが接続されている。特に、ミリ波に代表される高周波領域では、高周波回路基板の上の信号線路としてマイクロストリップ線路が用いられている。
高周波回路基板の上の信号線路に半導体素子から導線を延ばして接続すると、信号線路と半導体素子との間には、導線の線路の長さに応じて主としてインダクタンス成分が生じる。低周波領域では、波長が長いのでインダクタンス成分を実質的に無視できるが、高周波領域では、波長が短いのでインダクタンス成分を無視できなくなる。高周波領域では、インピーダンスの不整合による信号の反射、半導体素子の接地導体から離れることによる放射などのために伝送特性が劣化するからである。
このため、高周波領域では、ボンドワイヤなどの導線の長さを極力短くすることが常識とされている。そこで、高周波回路基板の一部をキャビティとして形成して、このキャビティの内部に半導体素子を配置したものがある。このキャビティの内部への配置に際して、半導体素子の接続端子の高さと、高周波回路基板の接続端子の高さとをできるだけ一致させて、導線の長さが短くなるように半導体素子が配置されている。
一方、発生したインダクタンス成分を打ち消すためにキャパシタンス成分を導入する方法もある。例えば高周波回路基板の上に単板コンデンサなどの素子を実装して、この素子に導線を接続する手法,および導線を高周波基板の上のストリップ線路に接続して、ストリップ線路にスタブなどを形成することによって、キャパシタンス成分を導入してインピーダンスの整合を図る手法がある。
実際には、多くの場合、上記の2つの技術が併用されて用いられている(例えば、特許文献1を参照。)。
特開2007−95838号公報
しかしながら、上記の従来技術には、次のような問題点があった。
高周波回路基板の一部をキャビティとして形成する技術は、セラミック多層配線基板でよく用いられている。しかし、この技術を採用するには、半導体素子の接続端子の高さと、高周波回路基板の接続端子の高さとをできるだけ一致させるべく、高い寸法精度が要求される。
また、単板コンデンサを実装することでキャパシタンス成分を導入する手法では、単板コンデンサの容量が決まっていることから、半導体素子の実装ズレに伴う導線の長さの変動によるインダクタンスの変動を補正することができない。一方で、導線を接続するストリップ線路にスタブを形成する手法では、導線のインダクタンス成分が大きくなるほどインピーダンスの整合を図れる周波数帯域が狭くなり、スタブの大きさ,位置に敏感となる。このため、高周波回路基板には、高い寸法精度が要求されることになる。
本発明は、このような従来の技術における問題点に鑑みて案出されたものである。本発明の目的は、2つの高周波回路を、導線で簡便に結合することができる高周波回路とスロットとの結合構造、および高周波モジュールを提供することにある。
本発明の高周波回路とマイクロストリップ線路との結合構造は、高周波信号の入力および出力の少なくとも一方に用いる信号端子と、該信号端子に隣り合って配置されている、前記高周波信号の基準電位となる基準電位端子と、を有している高周波回路、絶縁基板と、該絶縁基板の上に設けられている、前記高周波信号を伝送する信号配線と、前記絶縁基板に設けられている、前記信号配線の基準電位となる第1の基準配線と、で構成されているマイクロストリップ線路、前記絶縁基板の上に設けられており、前記信号端子および前記信号配線の間に位置している、前記第1の基準配線に電気的に接続されている第2の基準配線、第1の端が前記信号端子に接続されており、第2の端が前記高周波回路から前記信号配線へ向かって伸びている、前記第2の基準配線を跨って設けられている第1の導線、および、第1の端が前記基準電位端子に接続されており、第2の端が当該基準電位端子から前記基準配線へ向かって伸びている第2の導線、を備えており、前記第1導線の長さは、前記高周波信号の信号波長の1/2の長さの整数倍である
本発明の高周波モジュールは、前記絶縁基板の上に設けられている、前記高周波回路が実装されたダイアタッチ導体をさらに備えており、前記第1基準配線は、ビア導体を介して前記ダイアタッチ導体と電気的に接続されている、上述の高周波回路とマイクロストリップ線路との結合構造を採用している。
本発明によれば、2つの高周波回路を、導線で簡便に結合することができる高周波回路とマイクロストリップ線路との結合構造、および高周波モジュールを提供することができる。
本発明の高周波回路とマイクロストリップ線路との結合構造の第1の実施形態を模式的に示す外観斜視図である。 図1に示した高周波回路とマイクロストリップ線路との結合構造を模式的に示す平面図である。 図2に示したIII−III線に沿った断面図である。 図2に示したIV−IV線に沿った断面図である。 本発明の高周波回路とマイクロストリップ線路との結合構造の他の実施形態を模式的に示す断面図である。
以下、本発明の高周波回路とマイクロストリップ線路との結合構造を採用した高周波モジュールを添付の図面を参照しつつ詳細に説明する。
図1,2,3に示した第1の実施形態に係る高周波モジュール10は、導電構造体20と、高周波回路を内蔵している高周波部品30と、導線40と、保護部材50と、を備えている。
導電構造体20は、基体21と、信号配線22と、基準配線23と、を有している。この誘電構造体20では、信号配線22と、基準配線23の一部とが基体21を介して電磁気的に結合して、マイクロストリップ線路20aとして機能している。
基体21は、信号配線22および基準配線23を支持する基材として機能している。本実施形態の基体21は、高周波部品30および保護部材50を支持する基材としても機能している。基材21の形成材料としては、例えばセラミックス、ガラス、またはエポキシ系樹脂を含む絶縁樹脂が挙げられる。この基体21には、当該基体21を厚み方向(z方向)に貫通する複数のビアホール21aが設けられている。
信号配線22は、高周波信号を伝送する機能を担っている。この信号配線22は、基体21の第1の主面21bの上に設けられている。この信号配線22は、x方向として示した、高周波信号の伝送方向xに沿って延びる層として設けられている。この信号配線22は、マイクロストリップ線路20aにおけるストリップ線路として設けられている。
基準配線23は、第1の基準配線231と、第2の基準配線232と、ビア導体233と、を含んで構成されている。この基準配線23は、信号配線22を伝送する高周波信号の基準電位として機能するものである。
第1の基準配線231は、基体22の第2の主面21cの上に設けられている。この第2の主面21cは、第1の主面21bと対となって広がっている面である。この第1の基準配線231は、ビア導体233を介して第2の基準配線232に電気的に接続されている。この第1の基準配線231は、透過平面視において、第2の基準配線232と、信号配線22と、に重なって設けられている。また、この第1の基準配線231は、第2方向における長さW31が第2の基準配線232の第2方向における長さW22に比べて長くなるように設けられている。この第1の基準配線231は、基体21を介して信号配線22と電磁気的に結合しており、マイクロストリップ線路20aにおける基準配線として機能している。
第2の基準配線232は、基体21の第1の主面21bの上に設けられている。この第2の基準配線232は、平面視において、信号配線22と、高周波部品30と、の間に配置されている。この第2の基準配線232は、伝送方向xと交わる方向に長く伸びている矩形状の層として設けられている。ここでは、第2の基準配線232が長く伸びている当該交わる方向を第2方向としている。この第2方向は、y方向として図1などに示している。この第2の基準配線232は、第2方向における長さW31が信号配線22の第2方向における長さWに比べて長くなるように設けられている。また、この第2の基準配線232は、中央において信号配線22との離間距離が最も短くなるように設けられている。
ビア導体233は、基体21のビアホール21aの内部に複数設けられており、ビアホール21aを貫いて設けられている。このビア導体233は、第1の基準配線231と、第2の基準配線232とを電気的に接続している。このビア導体233は、第2の基準配線232の第2方向における中央部の下に設けられている。
高周波部品30は、高周波信号を介して伝達が行われている高周波回路を含んで構成されているものである。この高周波部品30は、基体21の第1の主面21bの上に設けられている。本実施形態の高周波部品30は、信号端子31と、基準電位端子32と、を備えている。
この信号端子31は、高周波信号の入力および出力の少なくとも一方に用いる。つまり、この信号端子31は、高周波信号の入力に用いるものであっても、高周波信号の出力に用いるものであっても、高周波信号の入出力兼用で用いるものであってもよい。また、この信号端子31は、高周波部品30が内蔵している高周波回路に電気的に接続されている。本実施形態の信号端子31は、高周波部品30の上面30aに設けられている。
この基準電位端子32は、高周波部品30の基準電位に電気的に接続されている。この基準電位端子32は、信号端子31と絶縁された状態で、当該信号端子31に隣り合って設けられている。本実施形態の基準電位端子32は、2つが離間して設けられており、信号端子31は、当該2つの基準電位端子32の間に設けられている。
導線40は、導電構造体20と、高周波部品30とを電磁的に接続している。この導線40には、第1の導線41と、第2の導線42,43とが含まれている。導線40を形成するものとしては、例えば金、アルミニウムなどの金属材料が挙げられる。導線40の太さとしては、例えば0.01〜0.05〔mm〕の範囲の径のものが採用される。導電層40は、例えばワイヤボンダを用いて容易に形成することができる。ここで「導線」とは、線状または帯状の導体のことであり、例えばリボンワイヤのようなものも含むものである。「電磁気的に接続」するとは、電磁波を介して高周波信号が導通するようにすることである。
第1の導線41は、信号配線22と信号端子31とを電磁的に接続している。本実施形態の第1の導線41は、信号配線22と信号端子31とを電気的に直接接続している。より詳しくは、この第1の導線41は、一方の端部が信号端子31に物理的に接続されている。この第1の導線41は、他方の端部が、高周波部品30から視て、第2の基準配線232の向こう側に位置している信号配線22に物理的に接続されており、第2の基準配線232を跨ぐように設けられている。つまり、第1の導線41は、第2の基準配線232の上方を横断するように設けられている。ここで「第1の基準配線の上方を横断する」とは、第1の導線41が第2の基準配線232と離間して設けられており、z方向から平面視したときに、第1の導線41が第2の基準配線232と交差していることをいう。本実施形態の第1の導線41は、複数のビア導体233のうち1つのビア導体23の上方を通過している。
また、第1の導線41は、先端が信号配線22に接触しているので、当該先端をショート端と見なすことができる。そのため、この第1の導線41は、長さを信号波長の1/2の長さの整数倍にすることが好ましい。
さらに、第1の導線41は、z方向から平面視したときに、第2方向(y方向)における第2の基準配線232の中央で、当該第2の基準配線232と交わるように設けられている。本実施形態の第1の導線41は、z方向から平面視したときに、第2の基準配線232が長く延びている方向と直交している。なお、この第1の導線41は、第2の基準配線232が長く延びている方向と直交していなくともよく、第2の基準配線232が長く延びている方向に対して傾いて設けられている場合でも電磁気的に結合することができる。第1の導線41は、延びている方向を第2の基準配線232が長く延びている方向と直交に近づけることによって、マイクロストリップ線路20aとの結合を強めることができる。
第2の導線42,43は、導電構造体20の基準配線23と、基準電位端子32とを電磁的に接続している。本実施形態の第2の導線42,43は、基準配線23と基準電位端子32とを電気的に直接接続している。より詳しくは、この第2の導線42,43は、第1の端部が基準電位端子32に接続されており、第2の端部が、高周波部品30から視て、信号配線22の手前側に位置している基準配線23に接続されている。
また、この第2の導線42,43は、第1の導線41に沿って延びるように設けられている。なお、このようにして2本の第2の導線42,43を第1の導線に沿って設けることによって、第1の導線41との結合を強めることができ、電磁波が漏れるのを低減することができる。
本実施形態の第2の導線42,43は、z方向から視たときに、第1の導線41に平行に伸びている。なお、この第2の導線42,43は、必ずしも第1の導線41に平行に伸びていなくてもよい。例えば、第2の導線42,43は、互いの間隔を第2の基準配線232の端まで広げて設けられていてもよい。
保護部材50は、信号配線22、第2の基準配線232、高周波部品30、および導線40に跨って設けられている。この保護部材50は、当該信号配線22、第2の基準配線232、高周波部品30、および導線40を保護している。ここで「保護」とは、機械的な保護をいい、例えば導線40の外力による断線などを低減している。なお、この保護部材50は、信号配線22、第2の基準配線232、高周波部品30、および導線40を可視化するべく、図面において点線で示している。この保護部材50は、信号配線22、第2の基準配線232、高周波部品30、および導線40を封止するものではなく、例えば側面の一部を有していなかったり、上面にビアホールが設けられていたり、複数の支柱で天板を支持しているものであったりしてもよい。
本実施形態の高周波回路とマイクロストリップ線路との結合構造は、高周波信号を伝達可能なマイクロストリップ線路20aを有している導電構造体20と、高周波回路を有している高周波部品30と、高周波回路のうち高周波信号の入力および出力の少なくとも一方に用いる信号端子31に第1の端が電磁気的に接続されており、当該信号端子31からマイクロストリップ線路20aを構成する第2の基準配線232の上方を横断して、設けられている第1の導線41と、高周波回路の基準電位となる基準電位端子32に第1の端が電磁気的に接続されており、当該基準電位端子32からマイクロストリップ線路を構成する信号配線22へ向かって第2の端が設けられている第2の導線42a,43aと、を備えており、高周波回路とスロット22とが電磁気的に接続されている。
このような構造を備える本実施形態の高周波回路とスロットとの結合構造によれば、高周波回路を内蔵した高周波部品30の信号端子31に第1の端が接続されている第1の導線41を、高周波信号と結合可能なマイクロストリップ線路22aを構成する第2の基準配線232の上方を横断するように配置したことから、第1の導線41から伝送される高周波信号をマイクロストリップ線路20aに結合することができる。または、マイクロストリップ線路20aから伝送される高周波信号を第1の導線41に結合することができる。
本実施形態の第1の導線41、および第2の導線42,43は、導体板21に接触している。このように第1の導線41、および第2の導線42,43を接触させることによって、マイクロストリップ線路20aに直接給電する効果も生まれる。したがって、この観点では、第1の導線41、および第2の導線42,43をマイクロストリップ線路20aを構成する信号配線22および第2の基準配線232に近づけるのが望ましく、直接給電の効果を高め、電磁波の漏れ量を少なくすることができる。なお、第1の導線41の長さを長くしてマイクロストリップ線路20aと最もよく結合する周波数を低周波数側にずらしたり、反対に短くしたりすることによって、その逆の調整が行えるので、高周波部品30の実装ズレ、マイクロストリップ線路20aのサイズまたは位置ズレを予め考慮して設計することができる。
(変形例)
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
本実施形態では、第1の基準配線231は、基体22の第2の主面22cの一部に設けられているが、全面に設けられていてもよい。また、この基体22の第2の主面22cの全面に設けられる第1の基準配線231Aは、図5に示したように、第2のビア導体24を介して、高周波部品30を実装するダイアタッチ導体25と電気的に接続されていても良い。
本実施形態では、第1の導線41および第2の導線42,43が導電構造体20と接触しているが、このような構成に限るものではない。例えば信号配線22と、第1の導線41とを接触させずに近づけて、電磁的に接続した場合でもよい。ここで、第1の導線41の先端が導電構造体20に接触していないか、または接触しているとみなせない程度に離れている場合は、当該先端をオープン端と見なすことができる。これらの場合は、第1の導線41の長さを信号波長の1/4〜1/2の長さとすることが望ましい。また、第1の導線41の第2の端を宙に浮かせる場合には、例えば第1の導線41の第1の端を信号端子31に接続した後に、第1の導線41の第2の端を接続する場所の状態およびワイヤボンダの設定を調整することによって、第1の導線41の第2の端が接続されないようにすればよい。このようにすることで、第1の導線41の弾性によって当該第1の導線41の第2の端を宙に浮かせることができる。さらに、第1の導線41およびその周囲を樹脂で被覆して固定することにより、第1の導線41の形状を安定化することができる。
本実施形態では、第1の導線41が第2の基準配線232の中央部を跨いで、信号配線22に接続されているが、第1の導線41は第2の基準配線232の中央部以外の部位に接続されていてもよい。
本実施形態の第2の導線は、42,43として2本設けられているが、1本であっても3本以上であってもよい。
本実施形態においては、高周波回路が内蔵された高周波部品30が基体21の上に設けられている例を示したが、高周波部品30が基体21の上に設けられずに、他の基板の上に設けられていてもよい。
本実施形態で示した形態に限らず高周波回路を他の高周波線路に結合して用いることも可能である。また、信号配線22を基体21の表面の上に設けなくてもよく、基体21の上に誘電層を設けるとともに、当該誘電層に設けらているビアホール中のビア導体を介して第1の導線41と信号配線22とを接続してもよい。また、誘電体が薄い場合には、ビア導体を介して接続しない場合でもマイクロストリップ線路20aと電磁的に結合することができる。
10・・・高周波モジュール
20・・・導電構造体
20a・・・マイクロストリップ線路
21・・・基体
21a・・・ビアホール
22・・・信号配線
23・・・基準配線
231・・・第1の基準配線
232・・・第2の基準配線
233・・・ビア導体
30・・・高周波部品
31・・・信号端子
32・・・基準電位端子
40・・・導線
41・・・第1の導線
42,43・・・第2の導線
50・・・保護部材

Claims (4)

  1. 高周波信号の入力および出力の少なくとも一方に用いる信号端子と、該信号端子に隣り合って配置されている、前記高周波信号の基準電位となる基準電位端子と、を有している高周波回路、
    絶縁基板と、該絶縁基板の上に設けられている、前記高周波信号を伝送する信号配線と、前記絶縁基板に設けられている、前記信号配線の基準電位となる第1の基準配線と、で構成されているマイクロストリップ線路、
    前記絶縁基板の上に設けられており、前記信号端子および前記信号配線の間に位置している、前記第1の基準配線に電気的に接続されている第2の基準配線、
    第1の端が前記信号端子に接続されており、第2の端が前記高周波回路から前記信号配線へ向かって伸びている、前記第2の基準配線を跨って設けられている第1の導線、および、
    第1の端が前記基準電位端子に接続されており、第2の端が当該基準電位端子から前記基準配線へ向かって伸びている第2の導線、を備えており、
    前記第1導線の長さは、前記高周波信号の信号波長の1/2の長さの整数倍である、高周波回路とマイクロストリップ線路との結合構造。
  2. 前記基準電位端子は、2つ設けられており、
    前記信号端子は、2つの前記基準電位端子の間に設けられており、
    2つの前記基準電位端子に接続している2つの前記第2の導線は、前記第1の導線の両側に沿って延びるように設けられている、請求項1に記載の高周波回路とマイクロストリップ線路との結合構造。
  3. 前記絶縁基板は、ビアホールを有しており、
    前記第2の基準配線は、前記複数のビアホールに設けられたビア導体を介して前記第1の基準配線に接続されている、請求項1または2に記載の高周波回路とマイクロストリップ線路との結合構造。
  4. 前記絶縁基板の上に設けられている、前記高周波回路が実装されたダイアタッチ導体をさらに備えており、
    前記第1基準配線は、第2のビア導体を介して前記ダイアタッチ導体と電気的に接続されている、請求項1から請求項3のいずれかに記載の高周波回路とマイクロストリップ線路との結合構造を採用している、高周波モジュール。
JP2009266241A 2009-11-24 2009-11-24 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール Expired - Fee Related JP5645390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009266241A JP5645390B2 (ja) 2009-11-24 2009-11-24 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009266241A JP5645390B2 (ja) 2009-11-24 2009-11-24 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Publications (2)

Publication Number Publication Date
JP2011114373A JP2011114373A (ja) 2011-06-09
JP5645390B2 true JP5645390B2 (ja) 2014-12-24

Family

ID=44236425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009266241A Expired - Fee Related JP5645390B2 (ja) 2009-11-24 2009-11-24 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール

Country Status (1)

Country Link
JP (1) JP5645390B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465985A (en) * 1982-03-02 1984-08-14 The United States Of America As Represented By The Secretary Of The Air Force Hardwire missile receiver coupler
JP3048992B2 (ja) * 1997-12-24 2000-06-05 日本電気株式会社 Mmicモジュール
JP2001298123A (ja) * 2000-04-17 2001-10-26 Hitachi Ltd 高周波用配線基板
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置

Also Published As

Publication number Publication date
JP2011114373A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
JP5047362B2 (ja) 高周波モジュール
JP5408166B2 (ja) アンテナ装置
JP5645118B2 (ja) アンテナ装置
JP5654288B2 (ja) 光モジュール及び高周波モジュール
US9935025B2 (en) Electronic component housing package and electronic device
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
CN210579414U (zh) 多层基板
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
US8008761B2 (en) Optical semiconductor apparatus
TWI518990B (zh) 天線模組及其天線
US8829659B2 (en) Integrated circuit
JP5645390B2 (ja) 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール
JP5451339B2 (ja) 高周波回路と方形導波管型高周波線路との接続構造
JP2019016929A (ja) 多層基板型アレイアンテナ
JP5545904B1 (ja) 導波管マイクロストリップ線路変換器
JP7325303B2 (ja) 無線モジュール
JP5241591B2 (ja) 高周波回路と高周波線路との接続構造
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP2004048617A (ja) 高周波用伝送線路基板
WO2022070856A1 (ja) 配線基体および電子装置
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール
JP7005111B2 (ja) 電子部品実装品
JP4957652B2 (ja) 高周波モジュール
JP2017220790A (ja) アンテナ基板およびアンテナ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

R150 Certificate of patent or registration of utility model

Ref document number: 5645390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees