JP5950488B1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5950488B1
JP5950488B1 JP2015522811A JP2015522811A JP5950488B1 JP 5950488 B1 JP5950488 B1 JP 5950488B1 JP 2015522811 A JP2015522811 A JP 2015522811A JP 2015522811 A JP2015522811 A JP 2015522811A JP 5950488 B1 JP5950488 B1 JP 5950488B1
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
semiconductor
rectangular parallelepiped
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015522811A
Other languages
English (en)
Other versions
JPWO2016059702A1 (ja
Inventor
康亮 池田
康亮 池田
雄司 森永
雄司 森永
理 松嵜
理 松嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5950488B1 publication Critical patent/JP5950488B1/ja
Publication of JPWO2016059702A1 publication Critical patent/JPWO2016059702A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/468—Circuit boards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07637—Techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/655—Materials of strap connectors of outermost layers of multilayered strap connectors, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)

Abstract

熱伝導性を有する第一の回路基板と、第一の回路基板と対向配置された熱伝導性を有する第二の回路基板と、第二の回路基板と対向する第一の回路基板の対向面に接合された第一の半導体素子と、第一の回路基板と対向する第二の回路基板の対向面に接合された第二の半導体素子と、第一の半導体素子と第二の半導体素子とを電気接続する接続子と、を含み、接続子は、第二の半導体素子を介さずに第一の半導体素子と第二の回路基板との間に挟み込まれて第一の半導体素子と第二の回路基板とに接する部分を有する。

Description

この発明は、半導体モジュールに関する。
半導体モジュールとして、複数の半導体素子を備えたものが知られている（例えば特許文献１〜４）。
特開２０１１−２３５７０号公報 特開２０１３−１１０１８１号公報 特開２００１−１５６２２５号公報 特開２０１２−２８３９８号公報
半導体モジュールにおいては、複数の半導体素子を高密度に集積することが求められている。高密度集積を可能とする技術として、複数の半導体素子を接続子を介して積層する構造が考えられている。しかし、この構造では、複数の半導体素子が接続子を介して積層方向に隣接して配置されるため、それぞれの半導体素子から放出された熱の一部が、接続子を介して、隣接する他の半導体素子に流入する。そのため、それぞれの半導体素子が、他の半導体素子から放出された熱によって加熱されてしまい、放熱性の点で課題がある。
そこで、本発明は、半導体素子の熱を効率よく放熱させることができる半導体モジュールを提供することを目的とする。
上記目的を達成するため、本発明に係る半導体モジュールは、熱伝導性を有する第一の回路基板と、前記第一の回路基板と対向配置された熱伝導性を有する第二の回路基板と、前記第二の回路基板と対向する前記第一の回路基板の対向面に接合された第一の半導体素子と、前記第一の回路基板と対向する前記第二の回路基板の対向面に接合された第二の半導体素子と、前記第一の半導体素子と前記第二の半導体素子とを電気接続する接続子と、を含み、前記接続子は、前記第二の半導体素子を介さずに前記第一の半導体素子と前記第二の回路基板との間に挟み込まれて前記第一の半導体素子と前記第二の回路基板とに接するが、前記第一の回路基板には接しない第一の素子接合部であって、前記第一の半導体素子によって前記第一の回路基板から空間的に分離されている第一の素子接合部、を有する。
本発明の半導体モジュールによれば、接続子が、第二の半導体素子を介さずに第一の半導体素子と第二の回路基板との間に挟み込まれる部分を有する。そのため、少なくとも第一の半導体素子の熱の一部が第二の半導体素子を介さずに直接第二の回路基板に伝わる。これにより、第一の半導体素子の熱が第一の回路基板と第二の回路基板との双方から効率よく放熱することができる。また、第一の半導体素子から第二の半導体素子に流入する熱が少なくなるため、第二の半導体素子が第一の半導体素子から放出された熱によって加熱されることを抑制できる。
したがって、本発明によれば、放熱性の高い半導体モジュールを提供することができる。
本発明の第一の実施形態による半導体モジュールの一例を示す図である。 図１Ａの接続子を回路基板直交方向の第一の回路基板側から見た図である。 本発明の第一の実施形態による半導体モジュールの接続子が外部接続リードに接合される場合の形態を示す図である。 本発明の第二の実施形態による半導体モジュールの一例を示す図である。 図３Ａの接続子を回路基板直交方向の第一の回路基板側から見た図である。 本発明の実施形態による半導体モジュールの変形例を示す図である。 図４Ａの接続子を回路基板直交方向の第一の回路基板側から見た図である。 本発明の第一の実施形態による半導体モジュールの変形例を示す図である。 本発明の第二の実施形態による半導体モジュールの変形例を示す図である。
（第一の実施形態）
以下、本発明の第一の実施形態による半導体モジュールについて、図１Ａ、図１Ｂおよび図２に基づいて説明する。
図１Ａおよび図１Ｂに示すように、第一の実施形態による半導体モジュール１Ａは、第一の回路基板２と、第一の回路基板２に対向配置された第二の回路基板３と、第一の回路基板２に接合された第一の半導体素子４と、第二の回路基板３に接合された第二の半導体素子５と、第一の半導体素子４および第二の半導体素子５を相互に電気接続する接続子６と、を備えている。
本実施形態の第一の回路基板２および第二の回路基板３は、例えば、それぞれ熱伝導性を有するセラミック基板であり、絶縁性を有する板状のセラミック板２１，３１と、セラミック板２１，３１の主面に設けられた導電層２２，３２と、を有している。本実施形態において、第一の回路基板２および第二の回路基板３は、セラミック板２１，３１の両主面に導電層２２，３２が設けられている。導電層２２，３２は、導電性を有していればよいが、例えば銅などのように電気伝導率の高い材料からなることが好ましい。
第一の回路基板２および第二の回路基板３は、これらの一方の導電層２２Ａ，３２Ａ（以下、第一の導電層２２Ａ，３２Ａと呼ぶ）が相互に対向するように、セラミック板２１，３１の厚さ方向に間隔をあけて配されている。第一の回路基板２および第二の回路基板３の第一の導電層２２Ａ，３２Ａは、第一の半導体素子４、第二の半導体素子５および接続子６とともに半導体モジュール１Ａの回路を構成する配線パターンとして形成されている。
第一の回路基板２の第一の導電層２２Ａには、第一の半導体素子４が接合され、第二の回路基板３の第一の導電層３２Ａには、第二の半導体素子５が接合されている。
具体的には、第一の半導体素子４の一方の主面が、はんだ等の導電性接着剤（不図示）によって第一の回路基板２の第一の導電層２２Ａに接合され、第二の半導体素子５の一方の主面が、はんだ等の導電性接着剤（不図示）によって第二の回路基板３の第一の導電層３２Ａに接合されている。これにより、第一の半導体素子４が第一の回路基板２の第一の導電層２２Ａに電気接続され、第二の半導体素子５が第二の回路基板３の第一の導電層３２Ａに電気接続されている。
本実施形態では、第一の回路基板２に接合されている第一の半導体素子４の電極と、第二の回路基板３に接合されている第二の半導体素子５の電極とが互いに異なるように構成されている。
上記のように接合された第一の半導体素子４および第二の半導体素子５は、第二の回路基板３と対向する第一の回路基板２の対向面に直交する方向（図１Ａ）において矢印Ａの方向、以下、回路基板直交方向Ａとする）から見て、互いに重畳しない位置に配置されている。
ここで、回路基板直交方向Ａに直交する方向で、第一の半導体素子４および第二の半導体素子５が配列されている方向（図１Ａにおいて矢印Ｂの方向）を第一の回路基板面方向Ｂとし、回路基板直交方向Ａおよび第一の回路基板面方向Ｂに直交する方向（図１Ｂにおいて矢印Ｃの方向）を第二の回路基板面方向Ｃとして以下説明する。
接続子６は、例えば、銅などの導電性材料から構成され、第一の半導体素子４と第二の半導体素子５とを電気接続する役割を果たす。接続子６は、第一の半導体素子４および第二の半導体素子５に接合されており、また、第一の回路基板２および第二の回路基板３の第一の導電層２２Ａ，３２Ａにも接合されている。
本実施形態の接続子６は、第一の半導体素子４と接合されている第一の素子接合部６１と、第二の半導体素子５と接合されている第二の素子接合部６２と、第一の素子接合部６１と第二の素子接合部６２とを接続する接続部６３と、を有している。これらは、第一の素子接合部６１、接続部６３、第二の素子接合部６２の順に第一の回路基板面方向Ｂの一方側から他方側に配列され、一体に形成されている。
第一の素子接合部６１は、その面が回路基板直交方向Ａ、第一の回路基板面方向Ｂおよび第二の回路基板面方向Ｃを向く略直方体状に形成されている。第一の素子接合部６１は、第一の半導体素子４とは回路基板直交方向Ａに重畳し、第二の半導体素子５とは重畳しないように配置されている。
第一の素子接合部６１のうち、第一の半導体素子４側の端面は、はんだ等の導電性接着剤（不図示）によって第一の半導体素子４の主面に接合され、第二の回路基板３側の端面は、はんだ等の導電性接着剤（不図示）によって第二の回路基板３の第一の導電層３２Ａに接合されている。すなわち、第一の素子接合部６１は、第二の半導体素子５を介さずに、第一の半導体素子４と第二の回路基板３との間に挟み込まれている。
接続子６の第一の素子接合部６１および第二の半導体素子５は、ともに第二の回路基板３の第一の導電層３２Ａに接合されているが、第二の回路基板３の第一の導電層３２Ａにおいて、接続子６の第一の素子接合部６１が接合される領域と、第二の半導体素子５が接合される領域とは、電気的に独立している。
第二の素子接合部６２は、その面が回路基板直交方向Ａ、第一の回路基板面方向Ｂおよび第二の回路基板面方向Ｃを向く略直方体状にそれぞれ形成された第一の直方体部６２ａおよび第二の直方体部６２ｂと、第一の直方体部６２ａと第二の直方体部６２ｂとを連結する連結部６２ｃと、を有している。これらは、第一の直方体部６２ａ、連結部６２ｃ、第二の直方体部６２ｂの順に第一の回路基板面方向Ｂの一方側から他方側に配列され、一体に形成されている。また、第一の直方体部６２ａ、第二の直方体部６２ｂおよび連結部６２ｃは、第二の回路基板面方向Ｃの寸法が略同じ寸法となるように形成されていて、この寸法は、第一の素子接合部６１の第二の回路基板面方向Ｃの寸法よりも小さく設定されている。
そして、第一の直方体部６２ａの連結部６２ｃ側の端面と連結部６２ｃの第一の直方体部６２ａ側の端面とが連結されていて、連結部６２ｃの第一の回路基板２側の端面と第二の直方体部６２ｂの第二の回路基板３側の端面の一部とが連結されている。回路基板直交方向Ａから見て、連結部６２ｃは、第二の直方体部６２ｂよりも第一の回路基板面方向Ｂの寸法が小さく形成されている。
第二の素子接合部６２は、第二の半導体素子５とは回路基板直交方向Ａに重畳し、第一の半導体素子４とは重畳しないように配置されている。
第一の直方体部６２ａのうち、第二の半導体素子５側の端面は、はんだ等の導電性接着剤（不図示）によって第二の半導体素子５の主面に接合され、第一の回路基板２側の端面は、第一の回路基板２と離間している。
第二の直方体部６２ｂのうち、第一の回路基板２側の端面は、はんだ等の導電性接着剤（不図示）によって第一の回路基板２の第一の導電層２２Ａに接合され、第二の回路基板３側の端面は、第二の回路基板３と離間している。
連結部６２ｃは、接合第一の回路基板２、第二の回路基板３、第一の半導体素子４、および第二の半導体素子５に接合されていない。
このような、第一の直方体部６２ａ、第二の直方体部６２ｂおよび連結部６２ｃを有する第二の素子接合部６２は、第一の半導体素子４を介さずに、第二の半導体素子５と第一の回路基板２との間に挟み込まれている。
接続子６の第二の素子接合部６２および第一の半導体素子４は、ともに第一の回路基板２の第一の導電層２２Ａに接合されているが、第一の回路基板２の第一の導電層２２Ａにおいて、接続子６の第二の素子接合部６２が接合される領域と、第一の半導体素子４が接合される領域とは、電気的に独立している。
接続部６３は、その面が回路基板直交方向Ａ、第一の回路基板面方向Ｂおよび第二の回路基板面方向Ｃを向く略直方体状に形成され、第一の素子接合部６１および第二の素子接合部６２の第一の直方体部６２ａとの間に配置され、第一の素子接合部６１および第二の素子接合部６２を接続している。なお、接続部６３は、第一の回路基板２、第二の回路基板３、第一の半導体素子４、および第二の半導体素子５に接合されていない。
なお、接続子６は、外部接続リード（不図示）に接合されていてもよい。例えば、図２に示すように、接続子６に外部接続リードと接合される外部接続部６４が設けられていてもよい。図２に示す外部接続部６４は、第一の素子接合部６１から第一の回路基板面方向Ｂの接続部６３と離間する方向に延びる形状に形成されている。
本実施形態の半導体モジュール１Ａは、例えば、半導体モジュール１Ａの回路を外部に接続するための接続端子（不図示）を備えてもよい。この場合、接続端子は、例えば第一の半導体素子４、第二の半導体素子５や第一の導電層２２Ａ，３２Ａに接合されればよい。
以上のように構成される本実施形態の半導体モジュール１Ａでは、通電により第一の半導体素子４において発生した熱が、第一の回路基板２に伝わるとともに、接続子６の第一の素子接合部６１を介して第二の回路基板３に伝わる。また、第二の半導体素子５において発生した熱が、第二の回路基板３に伝わるとともに、接続子６の第二の素子接合部６２を介して第一の回路基板２に伝わる。
そして、第一の回路基板２および第二の回路基板３に伝わった第一の半導体素子４および第二の半導体素子５の熱は、半導体モジュール１Ａの外部に放出することが可能である。例えば、第一の回路基板２や第二の回路基板３において第一の導電層２２Ａ，３２Ａと反対側に位置する他方の導電層２２，３２にヒートシンクを接触させることで、上記した熱を半導体モジュール１Ａの外部に効率よく放出することができる。
次に、上述した第一の実施形態による半導体モジュール１Ａの作用・効果について図面を用いて説明する。
第一の実施形態による半導体モジュール１Ａでは、第一の半導体素子４と第二の半導体素子５とが回路基板直交方向Ａに互いに重畳しない位置に配置されていて、接続子６が第二の半導体素子５を介さずに第一の半導体素子４と第二の回路基板３との間に挟み込まれた第一の素子接合部６１を有する。これにより、第一の半導体素子４の熱を第二の半導体素子５を介さずに直接第二の回路基板３に伝えることができる。
また、接続子６が第一の半導体素子４を介さずに第二の半導体素子５と第一の回路基板２との間に挟み込まれた第二の素子接合部６２を有することにより、第二の半導体素子５の熱を第一の半導体素子４を介さずに直接第一の回路基板２に伝えることができる。
このため、第一の半導体素子４および第二の半導体素子５の熱を、第一の回路基板２と第二の回路基板３との双方から効率よく放熱させることができる。
また、第一の半導体素子４から放出された熱は第二の半導体素子５にほとんど流入しないため、第一の半導体素子４から放出された熱によって第二の半導体素子５が加熱されることを抑制できる。また、同様にして、第二の半導体素子５から放出された熱は第一の半導体素子４にほとんど流入しないため、第二の半導体素子５から放出された熱によって第一の半導体素子４が加熱されることを抑制できる。
以上のことから、放熱性の高い半導体モジュール１Ａを提供することができる。
（第二の実施形態）
次に、第二の実施形態について、添付図面に基づいて説明するが、上述の第一の実施形態と同一又は同様な部材、部分には同一の符号を用いて説明を省略し、第一の実施形態と異なる構成について説明する。
図３Ａおよび図３Ｂに示すように、第二の実施形態による半導体モジュール１Ｂは、第一の半導体素子４の一部と第二の半導体素子５の一部とが、回路基板直交方向Ａに重畳するように配置されている。回路基板直交方向Ａから見て第一の半導体素子４と第二の半導体素子５とが重畳する面積は、例えば、第一の半導体素子４の面積の１／３〜１／２であるとよい。
本実施形態では、接続子７が、第一の半導体素子４と接合されている第一の素子接合部７１と、第二の半導体素子５と接合されている第二の素子接合部７２と、を有している。第一の素子接合部７１および第二の素子接合部７２は、一体に形成されている。
第一の素子接合部７１は、その面が回路基板直交方向Ａ、第一の回路基板面方向Ｂおよび第二の回路基板面方向Ｃを向く略直方体状にそれぞれ形成された第一の直方体部７１ａおよび第二の直方体部７１ｂを有している。これらは、第一の直方体部７１ａ、第二の直方体部７１ｂの順に、回路基板直交方向Ａの第一の回路基板２側から第二の回路基板３側に配列され、一体に形成されている。また、第一の直方体部７１ａおよび第二の直方体部７１ｂは、第二の回路基板面方向Ｃの寸法が略同じ寸法となるように形成されている。
そして、第一の直方体部７１ａの第二の回路基板３側の端面の一部と、第二の直方体部７１ｂの第一の回路基板２側の端面とが連結されている。回路基板直交方向Ａから見て、第一の直方体部７１ａは、第二の直方体部７１ｂよりも第一の回路基板面方向Ｂの寸法が大きく形成されている。
第一の直方体部７１ａのうち、第一の半導体素子４側の端面は、はんだ等の導電性接着剤（不図示）によって第一の半導体素子４の主面に接合され、第二の回路基板３側の端面は、一部が第二の直方体部７１ｂと接合され、他の一部が第二の素子接合部７２と接合され、これら以外の部分は、何も接合されておらず、第二の回路基板３および第二の半導体素子５と離間している。
第二の直方体部７１ｂのうち、第二の回路基板３側の端面は、はんだ等の導電性接着剤（不図示）によって第二の回路基板３の第一の導電層３２Ａに接合され、第一の回路基板２側の端面は、第一の直方体部７１ａに接合されている。
このような、第一の直方体部７１ａ、第二の直方体部７１ｂを有する第一の素子接合部７１は、第二の半導体素子５を介さずに、第一の半導体素子４と第二の回路基板３との間に挟み込まれている。
接続子７の第一の素子接合部７１および第二の半導体素子５は、ともに第二の回路基板３の第一の導電層３２Ａに接合されているが、第二の回路基板３の第一の導電層３２Ａにおいて、接続子７の第一の素子接合部７１が接合される領域と、第二の半導体素子５が接合される領域とは、電気的に独立している。
第二の素子接合部７２は、その面が回路基板直交方向Ａ、第一の回路基板面方向Ｂおよび第二の回路基板面方向Ｃを向く略直方体状にそれぞれ形成された第一の直方体部７２ａおよび第二の直方体部７２ｂと、第一の直方体部７２ａと第二の直方体部７２ｂとを連結する連結部７２ｃと、を有している。これらは、第一の直方体部７２ａ、連結部７２ｃ、第二の直方体部７２ｂの順に第一の回路基板面方向Ｂの一方側から他方側に配列され、一体に形成されている。また、第一の直方体部７２ａ、第二の直方体部７２ｂおよび連結部７２ｃは、第二の回路基板面方向Ｃの寸法が略同じ寸法となるように形成されている。この寸法は、第一の素子接合部６１の第二の回路基板面方向Ｃの寸法よりも小さく設定されている。
そして、第一の直方体部７２ａの連結部７２ｃ側の端面と連結部７２ｃの第一の直方体部７２ａ側の端面とが連結されていて、連結部７２ｃの第一の回路基板２側の端面と第二の直方体部７２ｂの第二の回路基板３側の端面の一部とが連結されている。回路基板直交方向Ａから見て、連結部７２ｃは、第二の直方体部７２ｂよりも第一の回路基板面方向Ｂの寸法が小さく形成されている。
第一の直方体部７２ａのうち、第二の半導体素子５側の端面は、はんだ等の導電性接着剤（不図示）によって第二の半導体素子５の主面に接合され、第一の回路基板２側の端面は、第一の回路基板２と離間している。
第二の直方体部７２ｂのうち、第一の回路基板２側の端面は、はんだ等の導電性接着剤（不図示）によって第一の回路基板２の第一の導電層２２Ａに接合され、第二の回路基板３側の端面は、第二の回路基板３と離間している。
連結部７２ｃは、第一の回路基板２、第二の回路基板３、第一の半導体素子４、および第二の半導体素子５に接合されていない。
このような、第一の直方体部７２ａ、第二の直方体部７２ｂおよび連結部７２ｃを有する第二の素子接合部７２は、第一の半導体素子４を介さずに、第二の半導体素子５と第一の回路基板２との間に挟み込まれている。
接続子７の第二の素子接合部７２および第一の半導体素子４は、ともに第一の回路基板２の第一の導電層２２Ａに接合されているが、第一の回路基板２の第一の導電層２２Ａにおいて、接続子７の第二の素子接合部７２が接合される領域と、第一の半導体素子４が接合される領域とは、電気的に独立している。
このような接続子７は、第一の半導体素子４と第二の半導体素子５とが回路基板直交方向Ａに重畳する部分において、第一の素子接合部７１の第一の直方体部７１ａと第二の素子接合部７２の第一の直方体部７２ａとが接続されている。
以上のように構成される本実施形態の半導体モジュール１Ｂでは、第一の実施形態の場合と同様に、第一の半導体素子４において発生した熱が、第一の回路基板２に伝わるとともに、接続子７の第一の素子接合部７１を介して第二の回路基板３に伝わる。また、第二の半導体素子５において発生した熱が、第二の回路基板３に伝わるとともに、接続子７の第二の素子接合部７２を介して第一の回路基板２に伝わる。
そして、第一の回路基板２および第二の回路基板３に伝わった第一の半導体素子４および第二の半導体素子５の熱は、半導体モジュール１Ｂの外部に放出することが可能である。
第二の実施形態による半導体モジュール１Ｂによれば、第一の実施形態と同様の効果を奏する。
また、本実施形態の半導体モジュール１Ｂによれば、第一の半導体素子４の一部と第二の半導体素子５の一部とが、回路基板直交方向Ａに重畳するように配置されていることにより、第一の実施形態の半導体モジュール１Ａと比較して、回路基板直交方向Ａから見た大きさを小さくすることができる。すなわち、半導体モジュール１Ｂの小型化を図ることができる。
以上、本発明による半導体モジュールの実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。
例えば、上記の実施形態では、第一の回路基板２および第二の回路基板３の導電層は、セラミック板２１，３１の両主面に設けられているが、セラミック板２１，３１の一方の主面のみに設けられてもよい。
また、第一の回路基板２と第二の回路基板３との間には、例えば第一の半導体素子４、第二の半導体素子５および接続子６，７を封止する封止樹脂が設けられてもよい。
また、第一の回路基板２および第二の回路基板３は、少なくとも熱伝導性を有するとともに、第一の半導体素子４や第二の半導体素子５と電気接続するための導電性を有していればよい。したがって、第一の回路基板２および第二の回路基板３は、セラミック基板に限らず、例えばアルミ基板であってもよい。
また、上記の第二の実施形態では、第一の半導体素子４と第二の半導体素子５とが、それぞれの一部どうしが回路基板直交方向Ａに重畳するように配置されているが、例えば、図４Ａおよび図５Ｂに示す半導体モジュール１Ｃのように、回路基板直交方向Ａから見て、第一の半導体素子４が第二の半導体素子５よりも大きく形成されていて、第一の半導体素子４の一部と第二の半導体素子５の全体あるいは略全体とが回路基板直交方向Ａに重畳するように配置されてもよい。この構成であっても、第一の半導体素子４と第二の半導体素子５とを電気接続する接続子８は、少なくとも第二の半導体素子５を介さずに第一の半導体素子４と第二の回路基板３との間に挟み込まれて第一の半導体素子４と第二の回路基板３とに接する部分を有していればよい。
また、上記の第一の実施形態では、第二の素子接合部６２は、第一の直方体部６２ａ、第二の直方体部６２ｂおよび連結部６２ｃを有している。これに対し、図５に示す半導体モジュール１Ｄように、第二の素子接合部６２Ｄが第二の直方体部６２ｂおよび連結部６２ｃを有さず、第一の直方体部６２ａを有する形態で、第一の直方体部６２ａのうちの第二の半導体素子５側の端面がはんだ等の導電性接着剤（不図示）によって第二の半導体素子５の主面に接合され、第一の回路基板２側の端面がはんだ等の導電性接着剤（不図示）によって第一の回路基板２の第一の導電層２２Ａに接合されていてもよい。
このような場合にも、第二の半導体素子５において発生した熱を、第二の回路基板３だけではく、接続子６の第二の素子接合部６２Ｄを介して第一の回路基板２にも伝えることができる。
また、上記の第二の実施形態では、第二の素子接合部７２は、第一の直方体部７２ａ、第二の直方体部７２ｂおよび連結部７２ｃを有している。これに対し、図６に示す半導体モジュール１Ｅように、ように、第二の素子接合部７２Ｅが連結部７２ｃを有さず、第一の直方体部７２ａおよび第二の直方体部７２ｂを備えた形態で、第一の直方体部７２ａのうちの第二の半導体素子５側の端面がはんだ等の導電性接着剤（不図示）によって第二の半導体素子５の主面に接合され、第一の回路基板２側の端面の一部が第二の直方体部７２ｂの第二の回路基板３側の端面の一部と接合され、第二の直方体部７２ｂのうちの第一の回路基板２側の端面がはんだ等の導電性接着剤（不図示）によって第一の回路基板２の第一の導電層２２Ａに接合されていてもよい。
このような場合にも、第二の半導体素子５において発生した熱を、第二の回路基板３だけではく、接続子７の第二の素子接合部７２Ｅを介して第一の回路基板２にも伝えることができる。
また、上記の実施形態では、接続子６，７，８は、略直方体状の部材が組み合わさった形状に形成されているが、略円柱状や断面形状が略Ｚ字型状、棒状や板状などの部材が組み合わさった形状など適宜好ましい形状に形成されてよい。
１Ａ〜１Ｅ 半導体モジュール
２ 第一の回路基板
３ 第二の回路基板
４ 第一の半導体素子
５ 第二の半導体素子
６，７，８ 接続子
Ａ 回路基板直交方向

Claims (5)

  1. 熱伝導性を有する第一の回路基板と、
    前記第一の回路基板と対向配置された熱伝導性を有する第二の回路基板と、
    前記第二の回路基板と対向する前記第一の回路基板の対向面に接合された第一の半導体素子と、
    前記第一の回路基板と対向する前記第二の回路基板の対向面に接合された第二の半導体素子と、
    熱伝導性を有し、前記第一の半導体素子と前記第二の半導体素子とを電気接続する接続子と、を含み、
    前記接続子は、前記第二の半導体素子を介さずに前記第一の半導体素子と前記第二の回路基板との間に挟み込まれて前記第一の半導体素子と前記第二の回路基板とに接するが、前記第一の回路基板には接しない第一の素子接合部であって、前記第一の半導体素子によって前記第一の回路基板から空間的に分離されている第一の素子接合部、を有する半導体モジュール。
  2. 前記接続子は、前記第一の半導体素子を介さずに前記第二の半導体素子と前記第一の回路基板との間に挟み込まれて前記第二の半導体素子と前記第一の回路基板とに接するが、前記第二の回路基板には接しない第二の素子接合部であって、前記第二の半導体素子によって前記第二の回路基板から空間的に分離されている第二の素子接合部、を有する請求項１に記載の半導体モジュール。
  3. 前記第一の半導体素子と前記第二の半導体素子は、前記第一の回路基板の対向面と直交する方向から見て、互いに重畳しない位置に配置されている請求項２に記載の半導体モジュール。
  4. 前記第一の半導体素子において発生した熱は、第一の回路基板に伝わるとともに、接続子の第一の素子接合部を介して第二の回路基板に伝わる請求項１に記載の半導体モジュール。
  5. 前記第二の半導体素子において発生した熱は、第二の回路基板に伝わるとともに、接続子の第二の素子接合部を介して第一の回路基板に伝わる請求項２に記載の半導体モジュール。
JP2015522811A 2014-10-16 2014-10-16 半導体モジュール Active JP5950488B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/077545 WO2016059702A1 (ja) 2014-10-16 2014-10-16 半導体モジュール

Publications (2)

Publication Number Publication Date
JP5950488B1 true JP5950488B1 (ja) 2016-07-13
JPWO2016059702A1 JPWO2016059702A1 (ja) 2017-04-27

Family

ID=55746272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015522811A Active JP5950488B1 (ja) 2014-10-16 2014-10-16 半導体モジュール

Country Status (5)

Country Link
US (1) US9704828B2 (ja)
EP (1) EP3208838B1 (ja)
JP (1) JP5950488B1 (ja)
CN (1) CN105723508B (ja)
WO (1) WO2016059702A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047485A1 (ja) * 2016-09-06 2018-03-15 ローム株式会社 パワーモジュールおよびインバータ装置
US11276663B2 (en) 2017-05-19 2022-03-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US11189591B2 (en) 2017-05-19 2021-11-30 Shindengen Electric Manufacturing Co., Ltd. Electronic module
CN110959191B (zh) * 2017-08-24 2023-10-20 新电元工业株式会社 半导体装置
WO2019053840A1 (ja) * 2017-09-14 2019-03-21 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法
KR102729116B1 (ko) * 2018-01-11 2024-11-13 주식회사 아모센스 전력 반도체 모듈
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
US11776937B2 (en) 2018-07-04 2023-10-03 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303138A1 (en) * 2007-06-08 2008-12-11 Continental Automotive Systems Us, Inc. Insulated gate bipolar transistor
US20100301496A1 (en) * 2009-05-28 2010-12-02 Texas Instruments Incorporated Structure and Method for Power Field Effect Transistor
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP2012248658A (ja) * 2011-05-27 2012-12-13 Aisin Seiki Co Ltd 半導体装置
JP2014127538A (ja) * 2012-12-26 2014-07-07 Meidensha Corp 半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525832B2 (ja) 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
US7345885B2 (en) * 2004-12-22 2008-03-18 Hewlett-Packard Development Company, L.P. Heat spreader with multiple stacked printed circuit boards
US7615854B2 (en) * 2005-11-03 2009-11-10 International Rectifier Corporation Semiconductor package that includes stacked semiconductor die
US7592688B2 (en) * 2006-01-13 2009-09-22 International Rectifier Corporation Semiconductor package
TWI457068B (zh) * 2006-06-05 2014-10-11 Corsair Memory 記憶體系統及熱強化記憶體模組之方法
US7606034B2 (en) * 2006-06-05 2009-10-20 Corsair Memory Thermally enhanced memory module
JP5293473B2 (ja) 2009-07-16 2013-09-18 富士電機株式会社 半導体パワーモジュール
JP2012028398A (ja) 2010-07-20 2012-02-09 Denso Corp 半導体装置
KR101321170B1 (ko) * 2010-12-21 2013-10-23 삼성전기주식회사 패키지 및 이의 제조 방법
JP5484429B2 (ja) 2011-11-18 2014-05-07 三菱電機株式会社 電力変換装置
KR101926854B1 (ko) * 2012-02-09 2018-12-07 후지 덴키 가부시키가이샤 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303138A1 (en) * 2007-06-08 2008-12-11 Continental Automotive Systems Us, Inc. Insulated gate bipolar transistor
US20100301496A1 (en) * 2009-05-28 2010-12-02 Texas Instruments Incorporated Structure and Method for Power Field Effect Transistor
WO2011064841A1 (ja) * 2009-11-25 2011-06-03 トヨタ自動車株式会社 半導体装置の冷却構造
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP2012248658A (ja) * 2011-05-27 2012-12-13 Aisin Seiki Co Ltd 半導体装置
JP2014127538A (ja) * 2012-12-26 2014-07-07 Meidensha Corp 半導体モジュール

Also Published As

Publication number Publication date
US9704828B2 (en) 2017-07-11
EP3208838B1 (en) 2021-11-24
CN105723508B (zh) 2018-06-12
US20160254250A1 (en) 2016-09-01
JPWO2016059702A1 (ja) 2017-04-27
WO2016059702A1 (ja) 2016-04-21
EP3208838A4 (en) 2018-05-30
CN105723508A (zh) 2016-06-29
EP3208838A1 (en) 2017-08-23

Similar Documents

Publication Publication Date Title
JP5950488B1 (ja) 半導体モジュール
US10159166B2 (en) Heat dissipating structure
JP2013540371A5 (ja)
CN101047172B (zh) 具有连接装置的紧凑型功率半导体模块
WO2016079921A1 (ja) 半導体装置およびそれを用いた電子部品
CN106796843A (zh) 具有能够导热的连接元件的电容的器件
US10187970B2 (en) Multilayer substrate
JP7124795B2 (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
CN106165134A (zh) 热电转换模块
JP2012064855A (ja) 半導体装置
WO2016157387A1 (ja) 半導体装置
JP6452482B2 (ja) 電子モジュール
CN104854965A (zh) 器件载体和器件载体装置
JP6069945B2 (ja) 熱電ユニット
US10251256B2 (en) Heat dissipating structure
JP5793295B2 (ja) 半導体装置
JP2015069982A (ja) パワーモジュール
JP6336106B2 (ja) 放熱構造
JP2016111141A (ja) 半導体装置
WO2016067390A1 (ja) 放熱構造
WO2015098498A1 (ja) 電子機器
JP2019003971A (ja) 半導体装置
JP6007506B2 (ja) 圧電トランス装置
TWI534982B (zh) Chip Stacking Structure Using Bond Sheet Adhesive Technology
CN107409471A (zh) 摄像用部件以及具备该摄像用部件的摄像模块

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20150430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5950488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150