JP6509429B2 - 電子モジュール - Google Patents

電子モジュール Download PDF

Info

Publication number
JP6509429B2
JP6509429B2 JP2018509937A JP2018509937A JP6509429B2 JP 6509429 B2 JP6509429 B2 JP 6509429B2 JP 2018509937 A JP2018509937 A JP 2018509937A JP 2018509937 A JP2018509937 A JP 2018509937A JP 6509429 B2 JP6509429 B2 JP 6509429B2
Authority
JP
Japan
Prior art keywords
electronic
electronic element
support
substrate
head portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018509937A
Other languages
English (en)
Other versions
JPWO2018211680A1 (ja
Inventor
康亮 池田
康亮 池田
理 松嵜
理 松嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6509429B2 publication Critical patent/JP6509429B2/ja
Publication of JPWO2018211680A1 publication Critical patent/JPWO2018211680A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、電子モジュールに関する。
複数の電子素子が封止樹脂内に設けられた電子モジュールが従来から知られている（例えば特開２０１４−４５１５７号参照）。このような電子モジュールに関して小型化することが望まれている。
小型化する一つの手段として、電子素子を層状に積み重ねていく態様を採用することが考えられる。その際には、電子素子の一方側（例えばおもて面側）に接続体を設け、当該接続体の一方側に別の電子素子を設けることが考えられる。
このように接続体に電子素子を設ける態様を採用した場合には、第二電子素子の実装時又は第二電子素子を実装した後で第二電子素子の重みによって接続体が傾いてしまう可能性がある。また、第一電子素子と第二電子素子とが近接した位置に位置づけられることから、熱が籠りやすく放熱性を高めることも必要になる。
本発明は、第二電子素子の実装時又は第二電子素子を実装した後で第二電子素子の重みによって接続体が傾いてしまうことを防止し、かつ高い放熱性も提供できる電子モジュールを提供する。
本発明による電子モジュールは、
第一基板と、前記第一基板の一方側に設けられた第一導体層と、前記第一導体層の一方側に設けられた第一電子素子と、を有する第一電子ユニットと、
前記第一電子素子の一方側に設けられた第一接続体と、
前記第一接続体の一方側に設けられた第二電子素子を有する第二電子ユニットと、
を備え、
前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びた複数の支持部とを有し、
前記支持部は前記第一基板又は前記第一導体層に当接してもよい。
本発明による電子モジュールにおいて、
複数の前記支持部は前記第一導体層に接続され、
前記支持部に接続される第一導体層は、他の第一導体層、前記第一電子素子及び前記第二電子素子に電気的に接続されていなくてもよい。
本発明による電子モジュールにおいて、
前記支持部は３つ以上設けられてもよい。
本発明による電子モジュールにおいて、
前記支持部は、前記第一ヘッド部の他方側の面から前記第一基板又は前記第一導体層に向かって直線状に延びてもよい。
本発明による電子モジュールにおいて、
前記第一ヘッド部は平面視において矩形状からなり、前記支持部は前記第一ヘッド部の３辺又は４辺に対応して設けられてもよい。
本発明による電子モジュールにおいて、
前記第一接続体は前記第一ヘッド部から他方側に延びた第一柱部を有してもよい。
本発明による電子モジュールにおいて、
平面視において、前記第一電子素子は、前記第一ヘッド部から露出してもよい。
本発明による電子モジュールにおいて、
前記第二電子素子の一方側に第二接続体が設けられてもよい。
本発明による電子モジュールにおいて、
前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から他方側に延びた第二柱部を有してもよい。
本発明による電子モジュールは、
第一基板と、前記第一基板の一方側に設けられた第一電子素子と、を有する第一電子ユニットと、
前記第一電子素子の一方側に設けられた第一接続体と、
前記第一接続体の一方側に設けられた第二電子素子を有する第二電子ユニットと、
を備え、
前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から延びた複数の支持部とを有し、
前記第一基板は金属基板であり、
前記支持部は前記第一基板に当接してもよい。
本発明において、第一ヘッド部から延びた複数の支持部を有し、支持部が第一基板又は第一導体層に当接する態様を用いた場合には、第二電子素子の実装時又は第二電子素子を実装した後で第二電子素子の重みによって第一接続体が傾いてしまうことを防止できる。また、このように複数の支持部が第一基板又は第一導体層に当接することで、放熱性を高めることができる。
図１は、本発明の第１の実施の形態で用いられうる電子モジュールの縦断面図である。 図２、本発明の第１の実施の形態で用いられうる電子モジュールの平面図である。 図３（ａ）は、本発明の第１の実施の形態で用いられうる第一接続体の縦断面図であり、図３（ｂ）は、本発明の第１の実施の形態で用いられうる別の第一接続体の縦断面図である。 図４は、本発明の第１の実施の形態で用いられうる電子モジュールであり、図１とは異なる断面で切断した縦断面図である。 図５は、本発明の第２の実施の形態で用いられうる電子モジュールの斜視図である。 図６は、本発明の第２の実施の形態で用いられうる電子モジュールの平面図である。 図７は、本発明の第２の実施の形態で用いられうる電子モジュールの側方図である。 図８は、本発明の第３の実施の形態で用いられうる電子モジュールの縦断面図である。 図９、本発明の第３の実施の形態で用いられうる電子モジュールの平面図である。 図１０、本発明の第４の実施の形態で用いられうる電子モジュールの平面図である。 図１１は、本発明の第５の実施の形態で用いられうる電子モジュールの縦断面図である。 図１２は、本発明の第６の実施の形態で用いられうる電子モジュールの斜視図である。 図１３は、本発明の第６の実施の形態で用いられうる電子モジュールの平面図である。 図１４は、本発明の第６の実施の形態で用いられうる電子モジュールの側方図である。
第１の実施の形態
《構成》
本実施の形態において、「一方側」は図１の上方側を意味し、「他方側」は図１の下方側を意味する。図１の上下方向を「第一方向」と呼び、左右方向を「第二方向」と呼び、紙面の表裏方向を「第三方向」と呼ぶ。第二方向及び第三方向を含む面内方向を「面方向」といい、一方側から見た場合には「平面視」という。
本実施の形態の電子モジュールは、第一電子ユニットと、第二電子ユニットとを有してもよい。
図１に示すように、第一電子ユニットは、第一基板１１と、第一基板１１の一方側に設けられた複数の第一導体層１２と、第一導体層１２の一方側に設けられた第一電子素子１３と、を有してもよい。第一電子素子１３はスイッチング素子であってもよいし、制御素子であってもよい。第一電子素子１３がスイッチング素子である場合には、第一電子素子１３はＭＯＳＦＥＴ、ＩＧＢＴ等であってもよい。第一電子素子１３及び後述する第二電子素子２３の各々は半導体素子から構成されてもよく、半導体材料としてはシリコン、炭化ケイ素、窒化ガリウム等であってもよい。第一電子素子１３の他方側の面は第一導体層１２とはんだ等の導電性接着剤を介して接続されてもよい。
第一電子素子１３の一方側には第一接続体６０が設けられてもよい。第一接続体６０は、第一ヘッド部６１と、第一ヘッド部６１から他方側に延びた複数の支持部６５とを有してもよい。支持部６５は、３つ以上設けられてもよい。
図２に示すように、本実施の形態の一態様では４つの支持部６５（６５ａ―６５ｄ）が設けられているが、これに限られることはなく、例えば第２の実施の形態で示すように３つの支持部６５が用いられてもよい。第一接続体６０は第一電子素子１３の一方側の面とはんだ等の導電性接着剤を介して接続されてもよい。支持部６５の各々は、面方向で延び、第一基板１１又は第一導体層１２と当接する支持基端部６９（６９ａ−６９ｄ）を有してもよい。なお、図２に示す電子モジュールと、図１に示す電子モジュールとは異なる電子モジュールであり、それぞれ別の例を挙げて説明している。
図１に示すように、第一接続体６０の一方側には第二電子ユニットが設けられてもよい。第二電子ユニットは、第一接続体６０の一方側に設けられた第二電子素子２３を有してもよい。また、第二電子ユニットは、第二基板２１と、第二基板２１の他方側に設けられた第二導体層２２を有してもよい。第二導体層２２の他方側には第二接続体７０が設けられてもよい。
第二導体層２２が設けられている場合には、図１に示す態様とは異なり、第二導体層２２に第二電子素子２３が設けられてもよい。第二接続体７０は第二電子素子２３の一方側の面及び第二導体層２２の他方側の面とはんだ等の導電性接着剤を介して接続されてもよい。
第二電子素子２３はスイッチング素子であってもよいし、制御素子であってもよい。第二電子素子２３がスイッチング素子である場合には、第二電子素子２３はＭＯＳＦＥＴ、ＩＧＢＴ等であってもよい。
一例として、支持部６５の各々は第一導体層１２に当接してもよい。支持部６５に接続される第一導体層１２は、他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されていなくてもよい。
第一ヘッド部６１は平面視において略矩形状からなってもよい（図２参照）。この場合には、支持部６５は第一ヘッド部６１の３辺又は４辺に対応して設けられてもよい。４つの対向する辺を有していれば本実施の形態の「略矩形状」に該当し、直角な角部を有していても円弧状の角部を有していても、「略矩形状」に該当する。本実施の形態では、４つの支持部６５が設けられている態様を用いて説明するが、これに限られることはなく、後述する第２の実施の形態のように３つの支持部６５が設けられている態様を用いてもよい。
支持部６５の幅は異なっていてもよい。図２に示す態様では、図２の左側に設けられた第一支持部６５ａよりも、図２の右側に設けられた第二支持部６５ｂの幅が広くなり、この第二支持部６５ｂよりも図２の上側に設けられた第三支持部６５ｃ及び図２の下側に設けられた第四支持部６５ｄの幅が広くなっている。図２に示す態様では、第三支持部６５ｃと第四支持部６５ｄの幅は同じ広さになっている。
図１に示すように、第一接続体６０は、第一ヘッド部６１から他方側に延びた第一柱部６２を有してもよい。図２に示すように、第一ヘッド部６１の一方側の面には第一溝部６４が設けられてもよい。第一溝部６４は、平面視において、第一柱部６２の周縁の少なくとも一部に設けられてもよいし、第一柱部６２の周縁の全部に設けられてもよい。第一溝部６４の断面は、図３（ｂ）で示すように矩形状であってもよいし、図３（ａ）で示すように三角形状であってもよい。三角形状としては、直角三角形であってもよいし、二等辺三角形であってもよい。
図１に示すように、第二接続体７０は、第二ヘッド部７１と、第二ヘッド部７１から他方側に延びた第二柱部７２を有してもよい。
図４に示すように、第二電子素子２３の一方側に第三接続体８０が設けられてもよい。この第三接続体８０は、第三ヘッド部８１と、第三ヘッド部８１から他方側に延びた第三柱部８２を有してもよい。第三接続体８０は、はんだ等の導電性接着剤を介して第二導体層２２の他方側の面及び第二電子素子２３の一方側の面に接続されてもよい。また、第三接続体８０として、第三柱部８２を有する縦断面が略Ｔ字形状となっているものではなく、一般的な接続子８５（図１２参照）を利用してもよい。
図２に示すように、平面視において、第一電子素子１３は、第一ヘッド部６１から外方に露出する態様となってもよい。第一電子素子１３がＭＯＳＦＥＴ等のスイッチング素子である場合には、外方から露出した部分に第一ゲート端子１３ｇ等が設けられてもよい。同様に、第二電子素子２３がＭＯＳＦＥＴ等のスイッチング素子である場合には、一方側の面に第二ゲート端子２３ｇ等が設けられてもよい。図２に示す第一電子素子１３は、一方側の面に第一ゲート端子１３ｇと第一ソース端子１３ｓを有し、第二電子素子２３は、一方側の面に第二ゲート端子２３ｇと第二ソース端子２３ｓを有している。この場合、第二接続体７０が第二電子素子２３の第二ソース端子２３ｓに導電性接着剤を介して接続され、第三接続体８０が第二電子素子２３の第二ゲート端子２３ｇに導電性接着剤を介して接続されてもよい。また、第一接続体６０は第一電子素子１３の第一ソース端子１３ｓと第二電子素子２３の他方側に設けられた第二ドレイン端子とを導電性接着剤を介して接続してもよい。第一電子素子１３の他方側に設けられた第一ドレイン端子は導電性接着剤を介して第一導体層１２に接続されてもよい。第一電子素子１３の第一ゲート端子１３ｇは導電性接着剤を介して第四接続体（例えば図５の接続子８５）に接続され、当該第四接続体は導電性接着剤を介して第一導体層１２に接続されてもよい。
第一電子素子１３及び第二電子素子２３のいずれか一方だけがスイッチング素子の場合には、第一接続体６０に載置される第二電子素子２３を発熱性の低い制御素子とし、第一電子素子１３をスイッチング素子にすることも考えられる。逆に、第一接続体６０に載置される第二電子素子２３をスイッチング素子とし、第一電子素子１３を発熱性の低い制御素子にすることも考えられる。
支持部６５は、図２に示すように、第一ヘッド部６１から面方向に延びた面方向支持部１６６（１６６ａ―１６６ｄ）と、面方向支持部１６６から高さ方向（第一方向）に延びた高さ方向支持部１６５（図１参照）とを有してもよい。なお、面方向支持部１６６は、第一ヘッド部６１よりも幅方向の大きさが小さくなっている部分のことを意味している。
電子モジュールは、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第三接続体８０、第一導体層１２及び第二導体層２２を封止する封止樹脂等から構成される封止部９０を有してもよい。
第一導体層１２は端子部（図示せず）と接続されてもよく、端子部の先端側は封止部９０の外方に露出して、外部装置と接続可能となってもよい。
また、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第三接続体８０及び第四接続体によってチップモジュールが構成されてもよい。この場合には、第一電子素子１３、第二電子素子２３、第一接続体６０、第二接続体７０、第三接続体８０及び第四接続体を有するチップモジュールを、第一導体層１２が設けられた第一基板１１及び第二導体層２２が設けられた第二基板２１の間に配置した後で封止部９０によって封止することで、電子モジュールが製造されてもよい。
第一基板１１及び第二基板２１としては、セラミック基板、絶縁樹脂層等を採用することができる。導電性接着剤としては、はんだの他、ＡｇやＣｕを主成分とする材料を用いることもできる。第一接続体６０及び第二接続体７０の材料としてはＣｕ等の金属を用いることができる。なお、基板１１，２１としては例えば回路パターニングを施した金属基板を用いることもでき、この場合には、基板１１，２１が導体層１２，２２を兼ねることになる。
端子部と導体層１２，２２との接合は、はんだ等の導電性接着剤を利用する態様だけではなく、レーザ溶接を利用してもよいし、超音波接合を利用してもよい。
《作用・効果》
次に、上述した構成からなる本実施の形態による作用・効果の一例について説明する。なお、「作用・効果」で説明するあらゆる態様を、上記構成で採用することができる。
本実施の形態において、図１及び図２に示すように、第一ヘッド部６１から延びた複数の支持部６５を有し、支持部６５が第一基板１１又は第一導体層１２に当接する態様を用いた場合には、第二電子素子２３の実装時又は第二電子素子２３を実装した後で第二電子素子２３の重みによって第一接続体６０が傾いてしまうことを防止できる。また、このように複数の支持部６５が第一基板１１又は第一導体層１２に当接することで、放熱性を高めることができる。特に支持部６５が第一導体層１２に当接する場合には、放熱効果をより高めることができる点で有益である。
また、第一電子素子１３及び第二電子素子２３の各々がスイッチング素子である場合には熱が籠りやすいが、複数の支持部６５が第一基板１１又は第一導体層１２に当接する態様を採用した場合には、当該熱を効率よく逃がすことができる点で有益である。
支持部６５に接続される第一導体層１２が他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されておらず電気的な機能を果たさない態様を採用した場合には、支持部６５が導通して予想していない挙動を第一電子素子１３及び第二電子素子２３が示すことを防止できる点で有益である。
支持部６５が３つ以上設けられている態様を採用することで、より高い安定性及び放熱性を実現できる点で有益であり、図２に示すように、支持部６５が４つ設けられている態様を採用することで、さらにより高い安定性及び放熱性を実現できる点で有益である。
図１に示すように、第一接続体６０が第一柱部６２を有する態様を採用した場合には、第一電子素子１３と第二電子素子２３とを一定程度離間させることができ、熱を逃がすことができる点で有益である。
図２に示すように、平面視において第一電子素子１３が第一ヘッド部６１から露出する態様を採用した場合には、第一電子素子１３と第一ヘッド部６１に設けられた第二電子素子２３とを面方向においてずらすことができ、ひいては、熱を逃がしやすくすることができる点で有益である。なお、４つの支持部６５を有しながら、このように平面視において第一電子素子１３を第一ヘッド部６１から露出させられるのは、面方向支持部１６６が設けられているためである。
また、図２に示すように、平面視において第一電子素子１３の第一ゲート端子１３ｇのような第一端子が第一ヘッド部６１から露出する態様を採用した場合には、第一ゲート端子１３ｇに接続子やワイヤを接続させる工程を、第一接続体６０が載置された後で行うこともできる点で有益である。
図２に示すように、第一電子素子１３の第一ゲート端子１３ｇのような端子が設けられている方向に延びた第一支持部６５ａの面方向支持部１６６ａの幅が、他の支持部６５ｂ−６５ｄの面方向支持部１６６ｂ−１６６ｄよりも幅が狭くなっている態様を採用した場合には、第一ゲート端子１３ｇに接続子やワイヤを接続させるためのスペースを確保できる点で有益である。
図１に示すように、第二接続体７０が第二ヘッド部７１から他方側に延びた第二柱部７２を有する態様を採用した場合には、第二電子素子２３の一方側に空間を設けることができ、第二電子素子２３から発生する熱が籠ることを防止できる。同様に、図４に示すように、第三接続体８０が第三ヘッド部８１から他方側に延びた第三柱部８２を有する態様を採用した場合にも、第二電子素子２３の一方側に空間を設けることができ、第二電子素子２３から発生する熱が籠ることを防止できる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。
本実施の形態では、図５及び図６で示すように、３つの支持部６５（６５ａ−６５ｃ）が設けられている。その他の構成については、第１の実施の形態と同様であり、第１の実施の形態で説明したあらゆる態様を採用することができる。第１の実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態のように３つの支持部６５を用いる態様によれば、４つ以上の支持部６５が設けられている態様と比較して支持部６５の数が減る分、平面視における面積を小さくすることができる点で有益である。また、３つしか支持部６５が設けられていない態様であっても、支持部６５を安定して支持することができる。
３つの支持部６５を設ける態様を採用することで、仮に面方向支持部１６６が設けられていない態様を採用した場合であっても、第一電子素子１３と第二電子素子２３とを平面視においてずらして配置することができる。このように第一電子素子１３と第二電子素子２３とをずらして配置することで、互いの熱が重複して放熱効率が下がってしまうことを抑制できる。
また、図７で示すように第二方向に沿って見たときに、第二支持部６５ｂ及び第三支持部６５ｃが設けられていない箇所に第一柱部６２が設けられるようにすることで、非常に安定した態様で第一接続体６０を設けることができる点で有益である。
なお、例えば第一電子素子１３及び第二電子素子２３の各々がスイッチング素子からなる場合のように発熱性が高いときには、第１の実施の形態のように４つの支持部６５又は５つ以上の支持部６５が設けられた態様を採用することが考えられ、他方、第一電子素子１３及び第二電子素子２３のいずれか一方だけがスイッチング素子の場合には、第２の実施の形態のように３つの支持部６５が設けられた態様を採用することも考えられる。
第３の実施の形態
次に、本発明の第３の実施の形態について説明する。
本実施の形態では、図８及び図９に示すように、支持部６５は面方向支持部１６６を有さず高さ方向支持部１６５だけを有し、第一ヘッド部６１の他方側の面から第一基板１１又は第一導体層１２に向かって直線状に延びている。また、本実施の形態では、面方向で延びた支持基端部が設けられない態様となっている。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。
本実施の形態によれば、第一ヘッド部６１の他方側の面から第一基板１１又は第一導体層１２に向かって直線状に支持部６５を延ばすことから、面方向（第二方向及び第三方向）での大きさを小さなものにすることができる点で有益である。
また、図９に示すように３つの支持部６５（６５ａ−６５ｃ）を採用することで、第一電子素子１３と第二電子素子２３を面方向でずらして配置することができ、第一電子素子１３と第二電子素子２３との発熱が重複する領域を低減することができる点で有益である。
なお、上記では、支持基端部６９は設けられない旨説明したが、これに限られることはなく、支持基端部６９が設けられてもよい。また、複数の支持部６５の各々に支持基端部６９が設けられる必要はなく、複数の支持部６５のうちの一部に支持基端部６９が設けられ、残部に支持基端部６９が設けられないようにしてもよい。
第４の実施の形態
次に、本発明の第４の実施の形態について説明する。
第３の実施の形態では、面方向支持部１６６を有さない３つの支持部６５が設けられ、支持部３５の各々が第一ヘッド部６１の他方側の面から第一基板１１又は第一導体層１２に向かって直線状に延びる態様となっている態様であったが、本実施の形態では、図１０に示すように、面方向支持部１６６を有さない４つの支持部６５（６５ａ―６５ｄ）が設けられ、支持部３５の各々が第一ヘッド部６１の他方側の面から第一基板１１又は第一導体層１２に向かって直線状に延びる態様となっている。その他の構成については、上記各実施の形態で説明したあらゆる態様を採用することができる。上記各実施の形態で説明した部材については同じ符号を用いて説明する。なお、第３の実施の形態及び第４の実施の形態では、支持部６５が３つ及び４つである態様を用いて説明しているが、これに限られることはなく、第一ヘッド部６５が平面視で五角形以上となり、５つ以上の支持部６５が設けられてもよい。
本実施の形態によれば、第一ヘッド部６１の他方側の面から第一基板１１又は第一導体層１２に向かって直線状に４つの支持部６５ａ−６５ｄの高さ方向支持部１６５ａ−１６５ｄを延ばすことから、第３の実施の形態と比較して、第一接続体６０をより安定して設けることができる。支持部６５の数が第３の実施の形態よりも多くなっていることから、第３の実施の形態と比較して、第一接続体６０による高い放熱性を期待できる。
他方、本実施の形態では、略矩形上の第一ヘッド部６１の各辺から支持部６５が延びているので、第一電子素子１３は四方で取り囲まれることになる。しかしながら、４つの支持部６５が設けられることで第二電子素子２３からの発熱を第一接続体６０で効率よく放熱できるようになるため、本実施の形態の態様を採用する方が好ましい場合もある。
なお、本実施の形態でも、支持基端部６９が設けられてもよいし、支持基端部６９が設けられなくてもよい。また、複数の支持部６５の各々に支持基端部６９が設けられる必要はなく、複数の支持部６５のうちの一部に支持基端部６９が設けられ、残部に支持基端部６９が設けられないようにしてもよい。
第５の実施の形態
次に、本発明の第５の実施の形態について説明する。
上記各実施の形態では断面が略Ｔ字形状からなる第二接続体７０を用いて説明したが、本実施の形態では、図１１に示すように、第二接続体７０は、第二ヘッド部７１から他方側に延びる延在部７５を有している。その他の構成については、上述した各実施の形態で説明したあらゆる態様を採用することができる。上述した各実施の形態で説明した部材については同じ符号を用いて説明する。なお、図１１では、延在部７５に支持部６５が重複しており、支持部６５が見えない図面となっている。
延在部７５の各々は第一基板１１又は第一導体層１２に当接してもよい。一例として、延在部７５の各々は第一導体層１２に当接してもよい。延在部７５に接続される第一導体層１２は、他の第一導体層１２、第二導体層２２、第一電子素子１３及び第二電子素子２３に電気的に接続されていなくてもよい。
本実施の形態によれば、延在部７５が設けられていることから、第二電子素子２３からの熱をより効率よく放熱することができ、第二接続体７０によっても高い放熱効果を実現できる。
第一導体層１２の一方側に設けられた２つ以上の延在部７５が設けられている態様を採用した場合には、第二接続体７０によってさらに高い放熱効果を実現できる。本実施の形態では２つの延在部７５が設けられている態様を用いて説明するが、これに限られることはなく、後述する第６の実施の形態のように３つの延在部７５が用いられてもよいし、４つ以上の延在部７５が用いられてもよい。
本実施の形態の態様を採用することで、第二接続体７０により第二基板２１を一方側に押し返す反発力を付与できるようになる。つまり、製造工程等で熱が加わることで第一基板１１及び第二基板２１が反ったり歪んだりしようとする力が加わるが、複数の延在部７５を有する第二接続体７０を用いることで第一基板及び第二基板の反りや歪みを防止できる点で有益である。
第二接続体７０の第二ヘッド部７１は第二電子素子２３を跨ぐようにして設けられてもよい。図１１に示すように、延在部７５は、第二ヘッド部７１の周縁部の一つから延びる第一延在部７５ａと、ヘッド部の別の周縁部から延びる第二延在部７５ｂとを有してもよい。この態様を採用した場合には、第二接続体７０をよりバランスよく、第一基板１１又は第一導体層１２に配置することができる点で有益である。
延在部７５が面方向で延びた延在基端部７９を有する場合には、第二接続体７０をよりバランスよく第一基板１１又は第一導体層１２に配置することができ、また延在基端部７９で第一基板１１又は第一導体層１２との接触面積を増やすことができることから、放熱効果を高めることできる。
なお、延在部７５が第一延在部７５ａ及び第二延在部７５ｂを有する場合には、第一延在部７５ａが第一延在基端部７９ａを有し、第二延在部７５ｂが第二延在基端部７９ｂを有してもよい。
第６の実施の形態
次に、本発明の第６の実施の形態について説明する。
第５の実施の形態では延在部７５が２つ設けられている態様であったが、本実施の形態では、３つの延在部７５（７５ａ−７５ｃ）が設けられている態様となっている。その他の構成については、上述した各実施の形態で説明したあらゆる態様を採用することができる。上述した各実施の形態で説明した部材については同じ符号を用いて説明する。
延在部７５は、第二ヘッド部７１から面方向に延びた面方向延在部１７６（１７６ａ−１７６ｃ）と、面方向延在部１７６から高さ方向（第一方向）に延びた高さ方向延在部１７５（１７５ａ−１７５ｃ）とを有してもよい。なお、面方向延在部１７６は、第二ヘッド部７１よりも幅方向の大きさが小さくなっている部分のことを意味している。
延在部７５の面方向延在部１７６と支持部６５の面方向支持部１６６の各々は平面視において重複しない方向に延びてもよい。このような態様を採用した場合には、面方向における大きさを小さくすることができる点で有益である。
より具体的には、図１２乃至図１４に示す態様では、第一延在部７５ａ、第二延在部７５ｂ及び第三延在部７５ｂが設けられ、第一支持部６５ａ、第二支持部６５ｂ及び第三支持部６５ｂが設けられている。そして、第一延在部７５ａが第一面方向延在部１７６ａ及び第一高さ方向延在部１７５ａを有し、第二延在部７５ｂが第二面方向延在部１７６ｂ及び第二高さ方向延在部１７５ｂを有し、第三延在部７５ｃが第三面方向延在部１７６ｃ及び第三高さ方向延在部１７５ｃを有している。第一支持部６５ａが第一面方向支持部１６６ａ及び第一高さ方向支持部１６５ａを有し、第二支持部６５ｂが第二面方向支持部１６６ｂ及び第二高さ方向支持部１６５ｂを有し、第三支持部６５ｃが第三面方向支持部１６６ｃ及び第三高さ方向支持部１６５ｃを有している。
そして、図１３に示すように、第一面方向延在部１７６ａが第二ヘッド部７１から延びる方向（図１３の右方向）と第一面方向支持部１６６ａが第一ヘッド部６１から延びる方向（図１３の左方向）とは平面視において逆方向となっている。また、第二面方向延在部１７６ｂが第二ヘッド部７１から延びる方向（図１３の上方向）と第三面方向支持部１６６ｃが第一ヘッド部６１から延びる方向（図１３の上方向）は同じ方向であるが、これらは面方向の第三方向においてずれて配置されている。また、第三面方向延在部１７６ｃが第二ヘッド部７１から延びる方向（図１３の下方向）と第二面方向支持部１６６ｂが第一ヘッド部６１から延びる方向（図１３の下方向）は同じ方向であるが、これらも面方向の第三方向においてずれて配置されている。
また、支持部６５が面方向支持部１６６を有することで、図１４に示すように、第一電子素子１３及び第二電子素子２３を面方向の第三方向でずれて配置することができ、第一電子素子１３と第二電子素子２３との発熱が重複する領域を低減することができる点で有益である。
また、図１３に示すように、第一電子素子１３及び第二電子素子２３が面方向でずれて配置されるとともに、第一ゲート端子１３ｇ等の第一端子と第二ゲート端子２３ｇ等の第二端子の各々が平面視において第二ヘッド部７１から露出されるようになっていることから、第一ゲート端子１３ｇ及び第二ゲート端子２３ｇに接続子やワイヤを接続させるためのスペースを確保できる点で有益である。また、第一ゲート端子１３ｇ及び第二ゲート端子２３ｇに接続子やワイヤを接続させる工程を、第一接続体６０及び第二接続体７０が載置された後で行うこともできるようになる。
上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。また、出願当初の請求項の記載はあくまでも一例であり、明細書、図面等の記載に基づき、請求項の記載を適宜変更することもできる。
１１ 第一基板
１２ 第一導体層
１３ 第一電子素子
２３ 第二電子素子
６０ 第一接続体
６１ 第一ヘッド部
６２ 第一柱部
６５ 支持部
７０ 第二接続体
７２ 第二柱部

Claims (7)

  1. 第一基板と、前記第一基板の一方側に設けられた第一導体層と、前記第一導体層の一方側に設けられた第一電子素子と、を有する第一電子ユニットと、
    前記第一電子素子の一方側に設けられた第一接続体と、
    前記第一接続体の一方側に設けられた第二電子素子を有する第二電子ユニットと、
    を備え、
    前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から他方側に延びた第一柱部と、前記第一ヘッド部から延びた複数の支持部とを有し、
    複数の前記支持部は前記第一導体層に当接し、
    前記第一電子素子は、一方側の面に第一端子を有し、
    前記第二電子素子は、他方側の面に第二端子を有し、
    前記第一接続体は、前記第一電子素子の前記第一端子と前記第二電子素子の前記第二端子とを電気的に接続し、
    前記支持部が当接する第一導体層の少なくとも一つは、電気的な機能を果たさず、
    前記第二電子素子の一方側に第二接続体が設けられ、
    前記第二接続体は複数の延在部を有し、
    前記延在部と前記支持部とは平面視において同じ方向に延在し、かつ、平面視において互いに重複しないことを特徴とする電子モジュール。
  2. 前記支持部は３つ以上設けられ、
    前記支持部が当接する第一導体層のうち、少なくとも２つの導体層は電気的な機能を果たさず、少なくとも１つの導体層は電気的な機能を果たすことを特徴とする請求項１に記載の電子モジュール。
  3. 前記支持部は、前記第一ヘッド部の他方側の面から前記第一基板又は前記第一導体層に向かって直線状に延びることを特徴とする請求項１又は２のいずれかに記載の電子モジュール。
  4. 前記第一ヘッド部は平面視において矩形状からなり、前記支持部は前記第一ヘッド部の３辺又は４辺に対応して設けられることを特徴とする請求項１乃至３のいずれか１項に記載の電子モジュール。
  5. 平面視において、前記第一電子素子は、前記第一ヘッド部から露出することを特徴とする請求項１乃至４のいずれか１項に記載の電子モジュール。
  6. 前記第二接続体は、第二ヘッド部と、前記第二ヘッド部から他方側に延びた第二柱部を有することを特徴とする請求項１乃至５のいずれか１項に記載の電子モジュール。
  7. 第一基板と、前記第一基板の一方側に設けられた第一電子素子と、を有する第一電子ユニットと、
    前記第一電子素子の一方側に設けられた第一接続体と、
    前記第一接続体の一方側に設けられた第二電子素子を有する第二電子ユニットと、
    を備え、
    前記第一接続体は、第一ヘッド部と、前記第一ヘッド部から他方側に延びた第一柱部と、前記第一ヘッド部から延びた複数の支持部とを有し、
    前記第一基板は金属基板であり、
    複数の前記支持部は前記金属基板に当接し、
    前記第一電子素子は、一方側の面に第一端子を有し、
    前記第二電子素子は、他方側の面に第二端子を有し、
    前記第一接続体は、前記第一電子素子の前記第一端子と前記第二電子素子の前記第二端子とを電気的に接続し、
    前記支持部が当接する金属基板の少なくとも一つは、電気的な機能を果たさないことを特徴とする電子モジュール。
JP2018509937A 2017-05-19 2017-05-19 電子モジュール Active JP6509429B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018810 WO2018211680A1 (ja) 2017-05-19 2017-05-19 電子モジュール

Publications (2)

Publication Number Publication Date
JP6509429B2 true JP6509429B2 (ja) 2019-05-08
JPWO2018211680A1 JPWO2018211680A1 (ja) 2019-06-27

Family

ID=63207814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018509937A Active JP6509429B2 (ja) 2017-05-19 2017-05-19 電子モジュール

Country Status (6)

Country Link
US (1) US11189591B2 (ja)
JP (1) JP6509429B2 (ja)
CN (1) CN109287127B (ja)
NL (1) NL2020926B1 (ja)
TW (1) TWI683373B (ja)
WO (1) WO2018211680A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363587B2 (ja) * 2020-03-04 2023-10-18 株式会社デンソー 半導体装置
JP7363586B2 (ja) * 2020-03-04 2023-10-18 株式会社デンソー 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
FR2811475B1 (fr) 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
JP4085563B2 (ja) 2000-08-24 2008-05-14 富士電機ホールディングス株式会社 パワー半導体モジュールの製造方法
JP4066050B2 (ja) 2003-05-23 2008-03-26 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
US20090057855A1 (en) 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US20090194856A1 (en) 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US8222718B2 (en) 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
JP5388661B2 (ja) 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5214525B2 (ja) 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5185956B2 (ja) * 2010-01-06 2013-04-17 三菱電機株式会社 電力用半導体装置
US8492884B2 (en) 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
US20120200281A1 (en) 2011-02-07 2012-08-09 Texas Instruments Incorporated Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
JP5895933B2 (ja) * 2011-05-16 2016-03-30 トヨタ自動車株式会社 パワーモジュール
JP5845634B2 (ja) * 2011-05-27 2016-01-20 アイシン精機株式会社 半導体装置
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015176916A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置およびモジュール
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール
JP6305302B2 (ja) 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
JP5950488B1 (ja) 2014-10-16 2016-07-13 新電元工業株式会社 半導体モジュール
US9595505B2 (en) 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
WO2016174698A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール
US9704819B1 (en) * 2016-03-29 2017-07-11 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Three dimensional fully molded power electronics module having a plurality of spacers for high power applications

Also Published As

Publication number Publication date
NL2020926B1 (en) 2019-03-14
NL2020926A (en) 2018-11-23
US20210183807A1 (en) 2021-06-17
CN109287127A (zh) 2019-01-29
TWI683373B (zh) 2020-01-21
TW201901816A (zh) 2019-01-01
WO2018211680A1 (ja) 2018-11-22
US11189591B2 (en) 2021-11-30
JPWO2018211680A1 (ja) 2019-06-27
CN109287127B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6732118B2 (ja) 電子モジュール及び電子モジュールの製造方法
JP6509429B2 (ja) 電子モジュール
JP6402281B1 (ja) 電子モジュール、接続体の製造方法及び電子モジュールの製造方法
JP6952042B2 (ja) 電子モジュール
JP6511584B2 (ja) チップモジュールの製造方法
JP6594556B1 (ja) 電子モジュール
US11309273B2 (en) Electronic module
JP7018459B2 (ja) 電子モジュール
JP7018965B2 (ja) 電子モジュール
JP6591690B1 (ja) 電子モジュール
JP6523567B1 (ja) 電子モジュール
JPWO2020008545A1 (ja) 電子モジュール
WO2019142255A1 (ja) 電子モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R150 Certificate of patent or registration of utility model

Ref document number: 6509429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150