JP5185956B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP5185956B2
JP5185956B2 JP2010001273A JP2010001273A JP5185956B2 JP 5185956 B2 JP5185956 B2 JP 5185956B2 JP 2010001273 A JP2010001273 A JP 2010001273A JP 2010001273 A JP2010001273 A JP 2010001273A JP 5185956 B2 JP5185956 B2 JP 5185956B2
Authority
JP
Japan
Prior art keywords
lead member
semiconductor elements
semiconductor device
stress
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010001273A
Other languages
English (en)
Other versions
JP2011142172A (ja
Inventor
耕 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010001273A priority Critical patent/JP5185956B2/ja
Publication of JP2011142172A publication Critical patent/JP2011142172A/ja
Application granted granted Critical
Publication of JP5185956B2 publication Critical patent/JP5185956B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/3718—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力用半導体装置に関し、特に、リード部材による配線構造を有する電力用半導体装置に関する。
電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。従って、電力用半導体装置に使用される半導体素子は１００Ａ／ｃｍ２を超える高い電流密度で通電することが求められる。そのため、近年はシリコン（Ｓｉ）に代わる半導体材料としてワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）が注目されており、ＳｉＣからなる半導体素子は５００Ａ／ｃｍ２を超える電流密度での動作が可能である。また、ＳｉＣは１５０℃〜３００℃の高温状態でも安定動作が可能であり、高電流密度動作と高温動作の両立が可能な半導体材料として期待されている。
半導体装置では、半導体素子の下面の電極面を絶縁基板上の回路パターンにはんだ接合し、上面の電極面にアルミニウムのワイヤを超音波接合して半導体素子の給電経路を形成することが一般的に行われてきたが、ワイヤは一般的に直径の上限があり、流れうる電流に制限があった。そこで、高い電流密度が要求される電力用半導体装置では、半導体素子上面の電極面と当該半導体素子から離れた端子とを接続する導電部材として、平板状のリード部材が求められるようになった。このようなリード部材は、はんだを用いて半導体素子の上面電極に接合することにより、アルミニウムのワイヤに較べて容易に接合面積および通電部の断面積を大きくすることができ、大電流状態での使用において有利であった。
しかし、大電流を扱う電力用半導体装置では、駆動開始と駆動停止に伴う温度変化が大きく、線膨張係数の異なるリード部材と半導体素子との接合面内で大きな熱応力が発生し、接合部に剥離が生じる恐れがあり、信頼性が損なわれていた。そこで、リード部材と半導体素子との接合部に半導体素子の熱膨張係数に近い緩衝板を挿入し、熱サイクル時の接合部に生じる熱応力を緩和する半導体装置が提案されている（例えば、特許文献１または特許文献２参照。）。
特開平１１−１６３０４５号公報（段落００３４、図２） 特開２０００−３３２０６７号公報（段落０００７、００１２〜００１４、図１）
しかしながら、熱サイクル時には、接合面内での熱応力だけではなく、絶縁基板上の離れた位置に設置された半導体素子や端子間の距離（支間）の変化と、半導体素子と端子間を橋渡しするリード部材の橋げた部分の長さの変化の違いによる応力も発生する。その際、上記のように接合部に緩衝材を設けただけでは、接合対象物間の距離とリード部材の橋げた部分の長さ変化に伴う応力を吸収することはできない。そのため、とくに許容電流の大きな帯状のリード部材を用いた場合には、リード部材の剛性により、接合部に応力が集中し、接合部の剥離を招くことがあった。
なお、上記特許文献２の図面には、リード部材の橋げた部分が絶縁基板から遠ざかるように逆Ｕ字状に形成されているような半導体装置が示されている。このような形状にすれば、Ｕ字部分の曲がり角を変化させることによって、橋げた部分の長さ変化に追随させることは可能である。しかし、その場合、リード部材を絶縁基板から離れた空間まで延長させることになり、装置の厚みが厚くなり、小型化が困難になるという問題があった。
本発明は、上記のような課題を解決するためになされたもので、小型で、熱サイクルを受けても信頼性の高い電力用半導体装置を得ることを目的としている。
本発明の電力用半導体装置は、絶縁基板に形成された回路パターン上に取り付けられた複数の半導体素子と、前記複数の半導体素子のうち、少なくとも２つの半導体素子の電極間を橋架するように接合された帯状のリード部材と、を備え、前記リード部材は、前記２つの半導体素子の電極との橋げた部分において、帯状部分から当該帯状部分の幅方向の両側に分岐し、当該帯状部分の長さ方向の応力に対して当該帯状部分の面方向内で撓むように形成された撓み部を有するとともに、前記撓み部の前記帯状部分から分岐したそれぞれは、前記面方向に平行で、前記幅方向および前記長さ方向に対して傾いた方向に延びる斜行部と、前記応力が集中するように形成された鋭角部とで構成されていることを特徴とする。
本発明の電力用半導体装置によれば、リード部材の半導体素子を橋渡しする部分に長さ方向の応力に対して面方向内で撓む撓み部を設けたので、温度変化に伴うリード部材と半導体素子との接合部にかかる応力を緩和することが出来るため、小型で信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための部分斜視図である。 本発明の実施の形態１にかかる電力用半導体装置の構成を説明するための部分断面図である。 本発明の実施の形態１にかかる電力用半導体装置の構成を説明するためのリード部材の形状を説明するための平面図である。 本発明の実施の形態２にかかる電力用半導体装置の構成を説明するための部分斜視図である。 本発明の実施の形態３にかかる電力用半導体装置の構成を説明するための部分斜視図である。 本発明の実施の形態３の変形例にかかる電力用半導体装置の構成を説明するためのリード部材の形状を説明するための平面図である。 本発明の実施の形態４にかかる電力用半導体装置の構成を説明するための部分斜視図である。 本発明の実施の形態５にかかる電力用半導体装置の構成を説明するための部分斜視図である。
実施の形態１．
図1〜図３は、本発明の実施の形態１にかかる電力用半導体装置を説明するためのもの
で、図１は電力用半導体装置のうちの１本のリード部材とそのリード部材により接続される半導体素子や回路パターン部分を示す斜視図、図２は図１におけるリード部材表面上のII−II線を通るｘ−ｚ平面による断面を示す図、図３は電力用半導体装置内で使用するリード部材の形状を説明するための平面図で図３（ａ）は基本形状を示す図、図３（ｂ）と図３（ｃ）は熱サイクルにともなう伸縮時の形状変化を示す図である。
電力用半導体装置１０は、図１、図２に示すように、窒化アルミニウム、窒化ケイ素、アルミナなどのセラミックス材料からなる絶縁基板１の回路面１ｆ上に図示しないろう材などで接合された回路パターン２Ａ、２Ｂ、２Ｃ、・・・（まとめて回路パターン２と称する）が配置されている。回路パターン２は銅、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料からなる。さらに、回路パターン２の表面は、酸化防止やはんだ材料の濡れ性を考慮して、ニッケルなどのめっき被膜が形成されている。また、図示しないが絶縁基板１の回路面１ｆの反対側の面には放熱板が形成されている。
図では、回路パターン２のうちの回路パターン２Ｂ上にはんだ５を介して半導体素子３Ａ、３Ｂ（まとめて半導体素子３と称する）が接続されている。半導体素子３は、シリコンウエハを基材とした一般的な素子でもよいが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料への適用を目的としており、特に炭化ケイ素を用いた半導体素子に適用される。デバイス種類としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）のようなスイッチング素子、またはダイオードのような整流素子である。半導体素子３の回路パターン２側の面にはドレイン電極が形成されている。そして、ドレイン電極と反対側（図で上側）の面には、実際には、ゲート電極やソース電極が、領域を分けて形成されているが、本発明の実施の形態の特徴を分かりやすくするため、上側の面には、大電流が流れるソース電極のみが形成されているとして説明する。なお、ドレイン電極の表面にははんだ５との接合を良好とするための合金層が形成されており。ソース電極の表面にも、図示しない厚さ数μｍの薄いアルミニウムの下地が形成されている。
そして、絶縁基板１の回路面１ｆに配置された回路パターン２Ａ、２Ｃ、および半導体素子３Ａ、３Ｂは、はんだ６および７を介して一本の帯状のリード部材４によって回路面１ｆに平行な面（ｘｙ面）内に直線状に並んだ状態で接続されている。リード部材４は、銅、モリブデン、ないしそれらを含む合金材料、銅と低膨張率のインバー合金からなるクラッド材料などからなる導電部材であり、回路パターン２Ａ、２Ｃ、および半導体素子３Ａ、３Ｂを橋渡しすることで、半導体素子３Ａ、３Ｂ（ソース電極）から外部回路への給電経路を形成する。なお、リード部材の熱膨張係数は、クラッド材の構成により調整でき、熱膨張係数を絶縁基板１および半導体素子３の熱膨張係数に近づけることにより、熱サイクル時の寸法変化を小さくし、熱応力緩和効果を高めることができる。例えば、インバー合金層厚みを銅層厚みより大きくしたクラッド材料や、モリブデン、モリブデンと銅の合金などを用いて熱膨張係数を半導体素子３の熱膨張係数に近づけることができる。
本発明の特徴的な構成は、リード部材４の少なくとも半導体素子３Ａとの接合部４ｊ２と半導体素子３Ｂとの接合部４ｊ３との間の、いわゆる橋げた部４ｇ２に応力緩衝のための撓み部４ｇＢを有している点である。以下詳細に説明する。
リード部材４は、銅板の両側にインバー合金層を重ねたクラッド材を打ち抜き成形して形成した厚み一定のプレス成型品で、いわゆる帯状の板材をなす。そして、回路面１ｆ側でほぼ一列に並んだ、回路パターン２Ａ、半導体素子３Ａ、半導体素子３Ｂ、回路パターン２Ｃに対し、長さ方向の異なる位置にある４つの接合部４ｊ１、４ｊ２、４ｊ３、４ｊ４（まとめて４ｊと称す）がはんだ付け固定され、各接合部４ｊと４ｊとの間がフリー状態のいわゆる橋げた部４ｇ１、４ｇ２、４ｇ３（まとめて４ｇと称す）となっている。そして３つの橋げた部４ｇのうち、回路パターン２と半導体素子３間の橋げた部４ｇ１、４ｇ３の幅は一定の帯状とし、半導体素子３Ａと３Ｂの間の橋げた部４ｇ２の中間部分に撓み部４ｇＢを設けている。つまり、４ｊ１〜４ｇＭおよび４ｇＭ〜４ｊ４といったリード部材４の主たる部分が帯状をなしている。
撓み部４ｇＢは、図３（ａ）に示すように、回路面１ｆに平行な面内においてリード部材４の帯状部分である主桁部４ｇＭから分岐するとともに、リード部材４の接合部４ｊ２、４ｊ３の中心を通る線CL（例えば図１のII−II線のようにリード部材４の帯状部分の幅方向の（ｙ方向）の中心線）に対して対称となっている。さらに具体的に説明すると、撓み部４ｇＢは、主桁部４ｇＭから帯状部分の長さ方向に対して垂直方向（幅方向）に延びる垂直部４ｇＢＶと、長さ方向と平行な平行部４ｇＢＰからなり、垂直部４ｇＢＶの一端は帯状の主桁部４ｇＭにより支えられ、他端が平行部４ｇＢＰに支えられ、長さ方向の応力に対して帯状部分の面方向（ｘｙ）内で撓む、いわゆる帯状部分に対する梁構造となっている。別の言い方をすれば、撓み部４ｇＢは、片持ち梁をリード部材４の中心線CLに対して左右対称に配置したビーム構造となっている。なお、図１において、リード部材４の半導体素子３Ｂとの接合部４ｊ３に窪みが設けられているが、これは、半導体素子３Ｂのゲート電極と回路パターン２Ｄとのリード線を通すための回避溝である。応力緩和に直接影響しないので説明は省略する。以降説明する図においても同様である。
つぎに動作について説明する。
本実施の形態１にかかる電力用半導体装置１０を駆動させると、半導体素子３Ａ、３Ｂをはじめとする電力用半導体装置１０内の様々な素子に電流が流れ、その際、電気抵抗分の電力ロスが熱へと変換され、電力用半導体装置１０内の温度が変動する。ここで、リード部材４によって接続された２つの半導体素子３Ａと３Ｂに注目すると、半導体素子３Ａと半導体素子３Ｂは、互いに離れた位置に固定されているが、例えば、本実施の形態でいえば、半導体素子３Ａと３Ｂは、セラミックスといった線膨張係数が小さな絶縁基板１上に形成された金属材料からなる回路パターン２Ｂ上に設置されている。そのため、温度によっては、半導体素子３Ａと３Ｂの距離（支間）と、リード部材４の接合部４ｊ２−４ｊ３間の長さとの関係が変化し、リード部材４の半導体素子３Ａ（との接合部４ｊ２）と半導体素子３Ｂ（との接合部４ｊ３）間の橋げた部４ｇ２には、長さ方向に平行な方向（ｘ方向）で圧縮する力や引っ張る力がかかる。
また、電力用半導体装置１０内では、絶縁基板１の表側（回路面１ｆ側）の素子やリード部材等が熱発生原となり、その熱を絶縁基板１の裏側の放熱板を介して放熱することになる。したがって、駆動時には電力用半導体装置１０内には温度勾配が発生し、その勾配は駆動状況によって変化する。つまり、駆動中は温度分布が変化することになるので、仮にリード部材４の熱膨張係数を半導体素子３Ａ、３Ｂ側の部材の熱膨張係数と同じになるように調整できたとしても、半導体素子３Ａと３Ｂの距離と、リード部材４の長さとの関係が変化し、橋げた部４ｇ２には、圧縮する力や引っ張る力がかかることになる。
このとき、両素子３Ａ、３Ｂ間の橋げた部４ｇ２には、帯状部分（主桁部４ｇＭ）の長さ方向（ｘ方向）に対して面内方向（ｘｙ）で撓む撓み部４ｇＢを設けているので、橋げた部４ｇ２にかかった応力に応じて、圧縮力に対しては図３（ｂ）のように、引っ張り力に対しては図３（ｃ）のように撓み部４ｇＢが変形（破線は変形前の基本形状（図３（ａ））を示す。）する。そのため、リード部材４とリード部材４が橋渡しする部材間の寸法関係に変化（変位）が生じても、変位に伴う応力を撓み部４ｇＢの変形により吸収するので、接合部４ｊ３や４ｊ２にかかる応力を低減することができる。すなわち、リード部材４の橋げた部４ｇ２に予め、積極的に熱応力による変形が生じる箇所として、ビーム構造をもった撓み部４ｇＢを設けたことによりリード部材４や接合部４ｊに好ましくない応力が生じないようにすることができる。
また、特許文献２のように、リード部材を逆Ｕ字状に形成すると、絶縁基板から離れた空間まで延長させることになり、装置の厚みが厚くなり、小型化が困難になるという問題があったが、本発明のように撓み部４ｇＢをリード部材４の幅方向に突出するように形成すれば、厚みを増大させることがなく、小型化を妨げることがない。さらに、Ｕ字部分の曲がり角によって、橋げた部分の長さ変化に追随させる場合、一方向に突き出たＵ字状部の曲がり角が変化する際には、接合部の根元部分を浮き上がらせたり、沈みこませたりする力がかかることになり、接合部の新たな剥離要因が発生する。しかし、本願のように、撓み部４ｇＢを、面内方向で撓むように形成すれば、接合部４ｊを浮き上がらせたり沈みこませたりする回路面１ｆに垂直方向（ｚ方向）の応力が生じることもない。
さらに、撓み部４ｇＢは、帯状部分（主桁部４ｇＭ）から幅方向の両側に分岐するように片持ち梁を左右対称に配置した形状としたので、帯状部分から分岐したそれぞれの部分は、直線CLに対して対称的な変形をするので、接合部４ｊを回路面１ｆに平行な面内（ｘｙ面）でねじる力を発生させることがない。つまり、余分な応力を発生させることなく、温度サイクルや温度分布による部材の変位に起因する応力を低減することができる。
なお、図においては、撓み部４ｇＢに形成された中空部を長方形として描いているが、実際には、この中空部の四隅は曲線で形成することが望ましい。隅部分を丸く形成することにより、隅部分への応力の集中を緩和することができ、リード部材の伸縮によってビーム構造で繰り返し変形が起こっても、ビーム構造の四隅から亀裂が進展することを防止することが出来る。
ここで、撓み部４ｇＢの変形のしやすさ、つまり応力緩和機能は、図３（ａ）で示した梁構造部分の幅ＷＢＶ、ＷＢＰが小さい方が良好となるが、幅ＷＢＶ、ＷＢＰが小さくなれば電気抵抗も大きくなる。そのため撓み部４ｇＢの形状は、応力緩和機能と通電路としての機能を両立させるように設定する必要がある。例えば、撓み部４ｇＢでの電気抵抗が主桁部４ｇＭに対して大きくなりすぎると、撓み部４ｇＢ部分での電圧降下が大きくなって、電気ロスによる発熱が集中し、通電により温度が上昇して、周辺部材にかかる熱応力が増大することになる。
そこで、本実施の形態１においては、撓み部４ｇＢの形状を以下の基準に基づいて定めた。すなわち、帯状部分である主桁部４ｇＭの幅（＝接合部における幅）ＷＭに対して、撓み部４ｇＢの幅ＷＢＶ、ＷＢＰを式（１）、式（２）に示すように主桁部の幅ＷＭよりも狭く、主桁部の幅ＷＭの半分以上の寸法とした。
ＷＭ＞ＷＢＶ≧ＷＭ／２・・・・（１）
ＷＭ＞ＷＢＰ≧ＷＭ／２・・・・（２）
これにより、主桁部４ｇＭから左右に分かれたそれぞれ対称となっている部分どうしの幅を足し合わせれば（ＷＢＶ×２、またはＷＢＰ×２）、元の主桁部４ｇＭの幅以上になり、ビーム構造を形成することによる電気抵抗増は、幅方向の外側に突出することにより経路の長さが増したことだけになる。ただし、主桁部４ｇＭの幅ＷＭが、元々必要な電流定格に対して、必要以上に広く設定されている場合には、ＷＢＶ、ＷＢＰをＷＭの半分未満としてもよい。いいかえれば、式（１）、式（２）におけるＷＭは、実際のリード部材の帯状部分の幅ではなく、設計上必要な帯状部分の幅であると考えればよい。
なお、本実施の形態１に示すような撓み部４ｇＢの場合、電気抵抗に対しては、幅ＷＢＶ、ＷＢＰも同様の影響があるが、応力緩和機能に対しては、水平部４ｇＢＰの幅ＷＢＰよりも片持ち梁となる垂直部４ｇＢＶの幅ＷＢＶの方が大きく影響するので、設計の際には、垂直部４ｇＢＶの幅ＷＢＶを梁構造部分の幅として優先的に最適化（幅を狭く）する方がよい。また、垂直部４ｇＢＶの長さＬＢＶも電気抵抗と応力緩和機能の両方に影響する。しかし、電気抵抗については長さＬＢＶに比例して増大するのに対し、片持ち梁としての最大たわみは、長さＬＢＶの３乗に比例して増大するので、実装的な制約がなければ、基本的には長さＬＢＶをできるだけ大きくすることが好ましい。
また、本実施の形態で用いたＳｉＣのほか、窒化ガリウム、ダイヤモンドといったワイドバンドギャップ半導体材料で形成した半導体素子を使った電力用半導体装置の場合、扱う電流が大きく、半導体素子自身も２００℃以上の高温になるような条件で動作するので、このような構成は、特に有効に機能する。動作時の応力が大きくなるとともに、接合材料も高融点の材料を用いる必要があるため、製造工程における残留熱応力も高まる可能性があるからである。
なお、ビーム構造をなす撓み部は半導体素子の数に応じて、リード部材の数箇所に設けても良い。例えば、リード部材が３個の半導体素子を接続している場合は、半導体素子間の２箇所の橋げた部に配置すれば、半導体素子上の接合部の応力を効果的に低減することができる。なお、撓み部を半導体素子間の橋げた部だけではなく、例えば、回路パターン２と半導体素子３間の橋げた部４ｇ１や４ｇ３に形成するようにしてもよい。
また、上記実施の形態では、撓み部を帯状部分から幅方向に分岐するように形成したが、電気抵抗等の条件が許せば、分岐した片側だけの状態で使用することも可能である。
以上のように、本発明の実施の形態１にかかる電力用半導体装置１０によれば、絶縁基板１に形成された回路パターン２上に取り付けられた複数の半導体素子３と、複数の半導体素子３のうち、少なくとも２つの半導体素子３Ａ、３Ｂの電極間を橋架するように接合された帯状のリード部材４と、を備え、リード部材４は、２つの半導体素子３Ａ、３Ｂの電極との橋げた部分４ｇ２において、帯状部分（主桁部４ｇＭ）の長さ方向（ｘ）の応力に対して帯状部分の面方向（ｘｙ）内で撓むように形成された撓み部４ｇＢを有するように構成したので、電力用半導体装置の駆動時や駆動・停止の繰返しに伴う温度変化によって生ずる長さ方向の変位を撓み部４ｇＢが吸収して、接合部を浮き上がらせたりする力を発生させることなく、接合部にかかる応力を緩和するので、小型で熱サイクルを受けても信頼性の高い電力用半導体装置を得ることができる。
さらに、撓み部４ｇＢは、帯状部分（主桁部４ｇＭ）から当該帯状部分の幅方向（ｙ）の両側に分岐するように形成されているので、帯状部分より幅を細くしても、電気抵抗を高めることなく、十分な撓み量を確保し、接合部にかかる応力を低減することができる。
とくに、撓み部４ｇＢは、２つの半導体素子３Ａ、３Ｂの電極との接合部４ｊ２、４ｊ３を結ぶ直線CLに対して、対称となっているので、長さ方向の変位を吸収する際に撓み部４ｇＢが、それぞれ中心線CLに対して対称的に変形する。そのため、中心線に対して偏った、つまり、接合部４ｊ２、４ｊ３を回路面１ｆに平行な面内（ｘｙ面）内においてねじる方向の力や、接合部４ｊ２、４ｊ３を回路面１ｆに垂直な方向（ｚ方向）に浮き上がらせる力が発生することがなく、さらに信頼性を高めることができる。
さらに、撓み部における梁構造部分の幅である帯状部分４ｇＭから分岐した部分４ｇＢＶのそれぞれの幅ＷＢＶは、帯状部分（主桁部４ｇＭ）の幅ＷＭより狭く、幅ＷＭの１／２以上であるようにしたので、電気抵抗を増大させずに効果的に熱サイクル時の応力を低減することができる。
実施の形態２．
本実施の形態２にかかる電力用半導体素子２０においては、実施の形態１にかかる電力用半導体素子で用いたリード部材４の撓み部４ｇ２の形状に合わせて、絶縁基板１に形成した回路パターンの形状を変えたものである。他の構成については、実施の形態１と同様であるので説明を省略する。
図４は本実施の形態２にかかる電力用半導体装置２０のうちの１本のリード部材４とリード部材４により接続される半導体素子や回路パターン部分を示す斜視図である。図において、半導体素子３Ａ、３Ｂを接続している回路パターン２２Ｂが、実施の形態１における回路パターン２Ｂと異なっており、他の部分は同じである。具体的には、回路パターン２２Ｂのうち、リード部材４の橋げた部４ｇ２の直下部分の形状を、撓み部４ｇＢの回路面１ｆへの投影像のように、撓み部４ｇＢの幅方向の突出に対応して、突出させている。これにより、回路パターン２２Ｂによる導電路と、回路パターン２２Ｂと並行する橋げた部４ｇ２の導電路の形状が一致するので、撓み部４ｇＢによる寄生インダクタンスの発生を低減することができる。
寄生インダクタンスが大きくなると、パルス状に駆動される半導体素子３Ａ、３Ｂにサージ電圧が重畳されて、素子破壊を招く原因となってしまう。そのため、前述した特許文献２のようにリード部材の一部を逆Ｕ字状にして、回路基板から遠ざかるように形成すると、寄生インダクタンスにより半導体素子にサージ電圧が印加され、信頼性が損なわれることがあった。しかし、本発明の各実施の形態に示すように、撓み部４ｇＢを回路面１ｆに平行な面内で突出させるように構成すれば、回路パターン２２Ｂを撓み部４ｇＢの形状に合わせて突出させることができる。そのため、絶縁基板１上の回路パターン２２Ｂとリード部材４の距離を一定に保つことができ、寄生インダクタンスを最小限に抑制することができる。したがって、ワイドバンドギャップ半導体材料であるＳｉＣからなるＭＯＳＦＥＴのような３００Ａ／ｃｍ２を超える大電流密度と高速動作が可能な半導体素子を用いた電力用半導体装置において、半導体素子の機能を最大限に発揮させることができる。
以上のように、本発明の実施の形態２にかかる電力用半導体装置２０によれば、撓み部４ｇＢが、帯状部分４ｇＭよりも幅方向の外側に突出し、２つの半導体素子３Ａ、３Ｂは、回路パターン２のうちのひとつの回路パターン２２Ｂに接合されており、ひとつの回路パターン２２Ｂの２つの半導体素子３Ａ、３Ｂ間の部分には、撓み部４ｇＢの帯状部分４ｇＭからの突出に対応する突出形状を有するようにしたので、撓み部４ｇＢの帯状部分４ｇＭからの幅方向の突出による寄生インダクタンスの発生を抑え、信頼性の高い電力用半導体装置を得ることができる。
実施の形態３．
本実施の形態３にかかる電力用半導体素子３０においては、実施の形態１にかかる電力用半導体素子で説明したリード部材の撓み部の形状を変えたものである。他の構成については、実施の形態１と同様であるので説明を省略する。
図５は本実施の形態３にかかる電力用半導体装置３０のうちの１本のリード部材３４とリード部材３４により接続される半導体素子や回路パターン部分を示す斜視図である。図において、リード部材３４が、実施の形態１におけるリード部材４と異なっており、他の部分は同じである。具体的には、リード部材３４のうち、撓み部３４ｇＢの形状が異なっている。実施の形態１においては、撓み部４ｇＢは垂直部４ｇＢＶと平行部４ｇＢＰからなっていたが、本実施の形態３においては、撓み部３４ｇＢは、回路面１ｆに平行で接合部３４ｊ２−３４ｊ３を結ぶ中心線CLに垂直な成分と平行な成分を含む斜行部３４ｇＢＯからなるようにした。このように、片持ち梁に相当するビーム構造を斜め方向の斜交部３４ｇＢＯで構成することにより、応力が集中するのは２箇所の鋭角部３４ｇＢＣとなる。そのため、リード部材３４の伸縮に対するビーム構造の変形が容易になり、熱応力緩和効果を高めることが出来る。
実施の形態３の変形例．
図６は、本実施の形態３の変形例にかかる電力用半導体装置３０Ｖのリード部材の撓み部の平面図である。図において、リード部材３４Ｖの撓み部３４ＶｇＢは、曲線状のアーチ部３４ＶｇＢＡで形成されている。このように、全体が曲線で形成されるアーチ部３４ＶｇＢＡによって撓み部３４ＶｇＢを構成することにより、リード部材３４Ｖの伸縮に対してアーチ部３４ＶｇＢＡ全体が変形するので撓み部３４ＶｇＢの変形が容易になり、熱応力緩和効果を高めることが出来る。
実施の形態４．
本実施の形態４にかかる電力用半導体素子においては、左右に張り出した撓み部を給電の有無とは関係なく、回路面に固定するようにしたものである。図７は本実施の形態４にかかる電力用半導体装置４０のうちの１本のリード部材４４とリード部材４４により接続される半導体素子や回路パターン部分を示す斜視図である。図において、リード部材４４の橋げた部４４ｇ２に設けた撓み部４４ｇＢの中心線CLの垂直方向（幅方向）への突出端となる端部４４ｇＢＥを回路面１ｆ内の独立した回路パターン４２Ｅ、４２Ｆに接合させている。この構造を用いることで、リード部材４４の幅方向（中心線CLに垂直な方向）に突き出た撓み部４４ｇＢが支持され、リード部材４４の傾きを抑制することが可能となる。
上記構造を必要とするのは、以下の理由からである。
電力用半導体装置に用いられる半導体素子は通常０．５ｍｍ以下であり、はんだ接合部の厚さはそれ以下であることを考慮すると、例えば、実施の形態１で用いたリード部材４の撓み部４ｇＢの主桁部４ｇＭからの張り出し寸法ＬＢＶ（＋ＷＢＰ）を大きくすると、リード部材４のわずかな傾きにより、ビーム構造先端部（４ｇＢＰ）が絶縁基板１の回路面１ｆないし回路パターン２と接触する可能性が高まる。リフロー工程では、はんだが液状化しており、リード部材に適切な位置制御機構が組み合わされていないと、リード部材が自由に動き回る現象も見られる。したがって、リード部材が傾かないように撓み部を支持する治具が必要となる。しかしながら、ソルダーペーストを用いて接合を行う場合は、接合材料の見かけの体積（嵩）の減少が無視できない上、溶剤成分の揮発およびフラックス成分の揮発による突沸現象のため、半導体素子、リード部材が持ち上げられる作用が働き、治具による位置ずれの規制は必ずしも容易ではない。結果的に生じたリード部材の傾きは半導体素子上のはんだ厚みの不均一を招き、はんだが薄い箇所から温度サイクル負荷によるクラックが進展し易いという問題を生じていた。
しかし、本実施の形態４にかかる電力用半導体装置４０のように、撓み部４４ｇＢの端部４４ｇＢＥを回路面１ｆに対して固定しておけば、リフロー工程ではんだが溶融した際に、溶融はんだの表面張力によって幅方向の端部４４ｇＢＥに絶縁基板１側に引き寄せる力が働き、リード部材４４の４点（４４ｊ１、４４ｊ４、４４ｓ１、４４ｓ２）にそれぞれリード部材４４の自重がかかることで傾きが抑制される。その結果、リフロー工程の冷却工程ではんだが固化し、各部材が収縮する際にリード部材４４に中心線ＣＬに対するねじれ方向の応力が残留することを防ぐとともに、半導体素子３Ａ、３Ｂ上のはんだ厚みが均一化され、接合部の温度サイクル信頼性が向上する効果が得られる。
以上のように、本発明の実施の形態４にかかる電力用半導体装置４０によれば、撓み部４４ｇＢにおける幅方向の端部４４ｇＢＥが、絶縁基板１に対して固定されるようにしたので、製造工程におけるリフロー工程のはんだ固化時に、リード部材４４の傾きが抑制される。そのため、リード部材４４に中心線CLに対するねじれ方向の応力が残留することを防止することができ、半導体素子３Ａ、３Ｂ上のはんだ７の厚みも均一化されるので電力用半導体素子４０の信頼性がさらに向上する。
なお、独立した回路パターン４２Ｅ、４２Ｆは、図に示すようにフローティング状態で用いても良いが、図示しない端子を接続し、リード部材４４に接続された他の回路パターン２と電気的に接続して、リード部材４４による電圧ドロップを緩和するようにしてもよい。
実施の形態５．
本実施の形態５は、実施の形態４の変形例といえるものであり、半導体素子と回路パターン間の橋げた部に撓み部を設けるとともに、分岐した状態で回路パターンと接合したものである。図８は本実施の形態５にかかる電力用半導体装置５０のうちの１本のリード部材５４とリード部材５４により接続される半導体素子や回路パターン部分を示す斜視図である。図において、リード部材５４の橋げた部５４ｇのうち、橋げた部５４ｇ１、５４ｇ３に撓み部５４ｇＢ１、５４ｇＢ３を設け、リード材５４の両端部を分岐状態としたこと、および分岐状態の両端に対応して回路パターンを形成したことが実施の形態４と異なっている。残る橋げた部５４ｇ２に設けた撓み部５４ｇＢ２については、実施の形態４の４４ｇＢと同様であり、その他の部分についても実施の形態４と同様である。
本実施の形態５では、撓み部５４ｇＢを橋げた５４ｇ毎に設けるとともに、各撓み部の張り出した端部を絶縁基板１側に接合することで、リード部材５４の絶縁基板１側への接合箇所を増加させ、リード部材接合工程でのリード部材５４への応力の分散を図ったものである。具体的には、リード部材５４の両端部５４ｅ１、５４ｅ２をそれぞれ分岐させて撓み部５４ｇＢ１、５４ｇＢ３とし、中心線CLに垂直な幅方向に張り出したビーム構造の接合部５４ｊｓ１、５４ｊｓ２、５４ｊｓ３、５４ｊｓ４を有している。
リード部材５４の給電経路となる接合箇所が実施の形態４における４４ｊ１から５４ｊｓ１と５４ｊｓ２へ、４４ｊ４から５４ｊｓ３と５４ｊｓ４へと増えることによって、接合個所１箇所あたりの電流量を減少させることができるので、低抵抗化と相反する事象であるリード部材の接合部の脚の部分を細くすることが可能となる。脚の部分を細くできると、熱応力で変形しやすくなるので、リード部材５４の主要部である半導体素子との接合部５４ｊ２や５４ｊ３への応力が低減される。すなわち、リフロー工程において生じたリード部材５４への残留応力が分散され、半導体素子３との接合部への応力を低減することができる。本実施形態においては、各半導体素子３Ａ、３Ｂとの接合部ｊｓ２、ｊｓ３から橋渡しされる橋げた部５４ｇ１、５４ｇ２、５４ｇ３には、全て端部が回路基板と接合されている撓み部５４ｇＢ１、５４ｇＢ２、５４ｇＢ３を有している。そのため、リード部材５４による一つの半導体素子周りの絶縁基板１に対する接合部は、４箇所となり、応力低減効果が最大限になる構成となっている。
なお、上記各実施の形態において、製造時の残留応力分散効果が適切に機能するには、リード部材の各接合部の位置が対称な形状を有していることが望ましい。具体的には、上面からみて、接合部の位置が縦方向および横方向に線対称であれば良く、リード部材と回路パターンの間に接合材であるはんだ材料を介して均等な力が働きやすくなるため、残留応力が分散される。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）や整流素子（ダイオード）として機能する半導体素子３には、炭化ケイ素によって形成されたものを示したが、これに限られることはなく、一般的に用いられているケイ素（Ｓｉ）で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（各実施の形態における半導体素子３）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、半導体素子や端子間の変位も大きくなる可能性がある。しかし、本発明のようにリード部材に設けた撓み部が、温度変化による変位を吸収してくれるので、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めても信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。その場合、素子の種類によって動作温度を変えるような制御を行ったとしても、素子間の温度差に起因する変位を変形部が吸収してくれるので、電力用半導体装置の信頼性を向上させることができる。
１ 絶縁基板（１ｆ 回路面）、 ２ 回路パターン、 ３ 半導体素子、
４ リード部材（ｇ 橋げた部（ｇＭ 主桁部、 ｇＢ 撓み部）、ｊ 接合部）、
１０ 電力用半導体装置 。
CL ２つの半導体素子との接合部（中心）を結ぶ直線、 ＷＭ 帯状部分（主桁部）の幅、 ＷＢＶ 撓み部の分岐した部分の代表幅。
十位の数字の違いは、実施の形態ごとの変形例を示す。

Claims (8)

  1. 絶縁基板に形成された回路パターン上に取り付けられた複数の半導体素子と、
    前記複数の半導体素子のうち、少なくとも２つの半導体素子の電極間を橋架するように接合された帯状のリード部材と、を備え、
    前記リード部材は、前記２つの半導体素子の電極との橋げた部分において、帯状部分から当該帯状部分の幅方向の両側に分岐し、当該帯状部分の長さ方向の応力に対して当該帯状部分の面方向内で撓むように形成された撓み部を有するとともに、
    前記撓み部の前記帯状部分から分岐したそれぞれは、前記面方向に平行で、前記幅方向および前記長さ方向に対して傾いた方向に延びる斜行部と、前記応力が集中するように形成された鋭角部とで構成されていることを特徴とする電力用半導体装置。
  2. 絶縁基板に形成された回路パターン上に取り付けられた複数の半導体素子と、
    前記複数の半導体素子のうち、少なくとも２つの半導体素子の電極間を橋架するように接合された帯状のリード部材と、を備え、
    前記リード部材は、前記２つの半導体素子の電極との橋げた部分において、帯状部分から当該帯状部分の幅方向の外側に突出し、当該帯状部分の長さ方向の応力に対して当該帯状部分の面方向内で撓むように形成された撓み部を有し、
    前記２つの半導体素子は、前記回路パターンのうちのひとつの回路パターンに取り付けられており、
    前記ひとつの回路パターンの前記２つの半導体素子間の部分には、前記撓み部の前記帯状部分からの突出に対応する突出形状を有することを特徴とする電力用半導体装置。
  3. 絶縁基板に形成された回路パターン上に取り付けられた複数の半導体素子と、
    前記複数の半導体素子のうち、少なくとも２つの半導体素子の電極間を橋架するように接合された帯状のリード部材と、を備え、
    前記リード部材は、前記２つの半導体素子の電極との橋げた部分において、帯状部分の長さ方向の応力に対して当該帯状部分の面方向内で撓むように形成された撓み部を有するとともに、
    前記撓み部における当該帯状部分の幅方向の端部が、前記絶縁基板に対して固定されていることを特徴とする電力用半導体装置。
  4. 前記撓み部は、前記帯状部分から当該帯状部分の幅方向の両側に分岐するように形成されていることを特徴とする請求項２または３に記載の電力用半導体装置。
  5. 前記撓み部は、前記２つの半導体素子の電極との接合部を結ぶ直線に対して、対称となっていることを特徴とする請求項１または４に記載の電力用半導体装置。
  6. 前記撓み部における前記帯状部分から分岐した部分のそれぞれの幅は、前記帯状部分の幅よりせまく、前記帯状部分の幅の１／２以上であることを特徴とする請求項１、４、５のいずれか１項に記載の電力用半導体装置。
  7. 前記半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の電力用半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、およびダイヤモンドのうちのいずれかであることを特徴とする請求項７に記載の電力用半導体装置。
JP2010001273A 2010-01-06 2010-01-06 電力用半導体装置 Expired - Fee Related JP5185956B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010001273A JP5185956B2 (ja) 2010-01-06 2010-01-06 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001273A JP5185956B2 (ja) 2010-01-06 2010-01-06 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2011142172A JP2011142172A (ja) 2011-07-21
JP5185956B2 true JP5185956B2 (ja) 2013-04-17

Family

ID=44457831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001273A Expired - Fee Related JP5185956B2 (ja) 2010-01-06 2010-01-06 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP5185956B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033812A (ja) * 2011-08-01 2013-02-14 Fuji Electric Co Ltd パワー半導体モジュール
CN103534796B (zh) 2011-08-10 2016-06-01 富士电机株式会社 半导体装置和半导体装置的制造方法
JP5863602B2 (ja) * 2011-08-31 2016-02-16 三菱電機株式会社 電力用半導体装置
JP2013065620A (ja) * 2011-09-15 2013-04-11 Sumitomo Electric Ind Ltd 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JP5820696B2 (ja) * 2011-11-07 2015-11-24 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造用治具
US8586480B1 (en) * 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach
JP6178622B2 (ja) * 2013-05-30 2017-08-09 ローム株式会社 半導体装置
DE112017007430T5 (de) 2017-04-12 2020-01-16 Mitsubishi Electric Corporation Halbleitermodul, Verfahren zur Herstellung eines Halbleitermoduls und Leistungswandlergerät
CN110612604A (zh) * 2017-05-19 2019-12-24 新电元工业株式会社 电子模块
WO2018211680A1 (ja) * 2017-05-19 2018-11-22 新電元工業株式会社 電子モジュール
US11776937B2 (en) 2018-07-04 2023-10-03 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP7183609B2 (ja) * 2018-07-27 2022-12-06 富士電機株式会社 半導体装置
JP7561677B2 (ja) 2021-04-19 2024-10-04 三菱電機株式会社 電力半導体装置、電力半導体装置の製造方法及び電力変換装置
WO2024070884A1 (ja) * 2022-09-28 2024-04-04 ニデック株式会社 半導体モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796561A (en) * 1980-12-08 1982-06-15 Nec Corp Lead for connection of semiconductor device
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2011142172A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5185956B2 (ja) 電力用半導体装置
JP6366857B2 (ja) 電力用半導体装置
JP6487122B2 (ja) 電力用半導体装置
JP5863602B2 (ja) 電力用半導体装置
JP5542567B2 (ja) 半導体装置
WO2013118478A1 (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP2009009957A (ja) 半導体装置
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP7543969B2 (ja) 半導体装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
JP2012124247A (ja) 接合具、半導体装置の製造方法および半導体装置
US11270929B2 (en) Semiconductor device
WO2020166283A1 (ja) 半導体装置
JP2012009736A (ja) 半導体素子、半導体素子の製造方法および半導体装置
JP2014041876A (ja) 電力用半導体装置
JP2013140870A (ja) 電力用半導体装置
JP2011114137A (ja) 電力用半導体装置
KR20210041426A (ko) 전력용 반도체 모듈 및 그 제조 방법
JP7543655B2 (ja) 半導体モジュール
JP6952824B2 (ja) パワーモジュール及びこれを用いた電力用半導体装置
US20230326864A1 (en) Semiconductor device
WO2021240944A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees