JP2012009736A - 半導体素子、半導体素子の製造方法および半導体装置 - Google Patents

半導体素子、半導体素子の製造方法および半導体装置 Download PDF

Info

Publication number
JP2012009736A
JP2012009736A JP2010146105A JP2010146105A JP2012009736A JP 2012009736 A JP2012009736 A JP 2012009736A JP 2010146105 A JP2010146105 A JP 2010146105A JP 2010146105 A JP2010146105 A JP 2010146105A JP 2012009736 A JP2012009736 A JP 2012009736A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
semiconductor
face
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010146105A
Other languages
English (en)
Inventor
Tsuneo Hamaguchi
恒夫 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010146105A priority Critical patent/JP2012009736A/ja
Publication of JP2012009736A publication Critical patent/JP2012009736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】熱応力に対して回路基板とのはんだ接合の接合信頼性が高い半導体素子を得ることを目的とする。
【解決手段】板状をなし、厚み方向において対向する面１ｆｒ、１ｆｔのうち、一方１ｆｔに能動面が形成され、他方１ｆｒに回路基板２にはんだ接合するための接合面が形成された半導体素子１であって、半導体素子１の端面１ｆｓのうち、対向する少なくともひと組の端面の能動面１ｆｔ側には、能動面１ｆｔの延在方向において当該端面から外側に張出すように形成された張出し部１ｂがそれぞれ設けられ、回路基板２とのはんだ接合用の金属膜１ｐが、接合面１ｆｒを含み張出し部１ｂの接合面１ｆｒ側の部分１ｐｂまでそれぞれ延長するように形成されているように構成した。
【選択図】図１

Description

本発明は、上面に能動素子面を形成し、下面を回路基板上にはんだ接合する半導体素子の構造および半導体素子の製造方法および半導体素子を用いた半導体装置に関するものである。
半導体素子からの放熱性を向上させるため、半導体素子の下面全体を回路基板に接合する半導体装置がよく用いられる。具体的には、回路基板上のランド上に予め形成したはんだ層と半導体素子の下面に形成した金属膜のパッドを付き合わせた上で加熱することで、伝熱に優れたはんだ接合構造を形成し、半導体素子の上面に設けた電極とワイヤにて回路基板上の電極とを電気的に接続する。
一方、半導体素子の性能向上にともない、より高温動作が可能な半導体装置を実現する要求が高まってきた。例えば、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用される電力用半導体装置では、１００Ａ／ｃｍ２を超える高い電流密度で通電することが求められる。そこで、シリコン（Ｓｉ）に代わる半導体材料としてワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）が注目されている。ＳｉＣからなる半導体素子は５００Ａ／ｃｍ２を超える電流密度での動作が可能であり、１５０℃〜３００℃の高温状態でも安定動作が可能である。しかし、このような高性能の半導体素子を動作させると動作時と静止時の温度差が大きくなる。
回路基板と半導体素子とは熱膨張率が異なるので、温度差が大きくなると、半導体素子と回路基板を接合しているはんだ中に熱応力が発生することになる。熱応力はせん断応力として半導体素子とはんだ界面に作用し、界面クラックを引き起こすことが懸念される。とくに、半導体素子と回路基板では、回路基板の方が大きな熱膨張率を有するので、回路基板を平坦に拘束していないと、冷却時に半導体素子を凸状に押し出すように変形する。温度差が大きくなり、変形が大きくなると、半導体素子を回路基板から押しのける力が大きくなり、半導体素子と回路基板とのはんだ層との界面で剥離が生じるおそれがある。
半導体素子と回路基板の熱応力を小さくする方法として、半導体素子の熱膨張率に近い熱膨張率を有する回路基板の材料を選択する方法が考えられるが、コストアップ要因になる問題があり現実的ではない。回路基板材料の変更を伴わない対策として、下面全体を回路基板と接合する構造ではないが、半導体素子の端面に傾斜部を設け、傾斜部から下面にかけてはんだ接合用の金属膜からなるパッドを形成し、回路基板の実装面方向に沿った応力を２方向に分散させ、半導体素子とはんだとのせん断応力を緩和させる半導体チップ構造が提案されている（例えば、特許文献１参照。）。
特開２００９−１４１０９２号公報（段落００１７〜００２２、図１〜図３）
しかしながら、上記のように傾斜部によってせん断応力を分散させようとすると、半導体素子を回路基板面から引き離す方向の力が生じるため、下面全体を接合する構造に傾斜部を適用しても、逆に剥離を誘発するおそれがあった。
本発明は、上記のような課題を解決するためになされたもので、熱応力に対して回路基板とのはんだ接合の接合信頼性が高い半導体素子を得ることを目的としている。
本発明の半導体素子は、板状をなし、厚み方向において対向する面のうち、一方に能動面が形成され、他方に回路基板にはんだ接合するための接合面が形成された半導体素子であって、前記半導体素子の端面のうち、対向する少なくともひと組の端面の前記能動面側には、前記能動面の延在方向において当該端面から外側に張出すように形成された張出し部がそれぞれ設けられ、前記回路基板とのはんだ接合用の金属膜が、前記接合面を含み前記張出し部の前記接合面側の部分までそれぞれ延長するように形成されている、ことを特徴とする。
本発明の半導体素子によれば、はんだとの接合界面を端面よりも外側まで拡大させることになり、端面からはみ出すはんだの面積を、端面の上面側でも大きく保つことができ、はんだに生じる応力を緩和することができるので、熱応力に対して回路基板とのはんだ接合の接合信頼性が高い半導体素子および半導体装置を得ることができる。
本発明の実施の形態１にかかる半導体素子の構成を説明するための図である。 本発明の実施の形態１にかかる半導体素子を備えた半導体装置の構成を説明するための半導体装置の部分を示す外観図である。 本発明の実施の形態１にかかる半導体素子を備えた半導体装置の構成を説明するための半導体装置の部分を示す断面図である。 本発明の実施の形態１にかかる半導体素子を備えた半導体装置の構成を説明するための平面模式図である。 本発明の実施の形態１にかかる半導体素子の熱応力に対する耐性を説明するための図である。 本発明の実施の形態１にかかる半導体素子を製造する方法を説明するための部分断面図である。 本発明の実施の形態１にかかる半導体素子の変形例の構成を説明するための図である。
実施の形態１．
図１〜図６は、本発明の実施の形態１にかかる半導体素子および当該半導体素子を用いた半導体装置を説明するためのもので、図１は半導体素子単独の構成を示すもので、図１（ａ）は外観斜視図、図１（ｂ）は図１（ａ）の視点Ｖｆからみた側面図、図１（ｃ）は図１（ｂ）のＣ−Ｃ線による断面を示す断面図である。図２は半導体素子を回路基板に実装した状態を説明するための半導体装置の一部分を示す外観斜視図、図３は図２のＢ−Ｂ線による断面を示す断面図、図４は半導体素子と半導体素子を接合するためのランドの大きさの関係を説明するための平面模式図である。図５は本実施の形態１にかかる半導体素子の効果を説明するためのもので図５（ａ）は本実施の形態の半導体素子の応力に対する耐性を説明するための、図５（ｂ）は従来の半導体素子の応力に対する耐性を説明するための図である。また、図６は、本実施の形態１にかかる半導体素子の製造方法を説明するためのもので、図６（ａ）〜図６（ｄ）は各工程における部分断面図である。
はじめに、図１を用いて本実施の形態１にかかる半導体素子の構成について説明する。
図において、半導体素子１は矩形の薄板状をなし、能動素子面を形成する上面１ｆｔ側（表面）には、複数の電極１ｅが形成されるとともに、端面１ｆｓに対して張り出した張出し部１ｂが形成されている。回路基板との接合面となる下面１ｆｒ側（裏面）は、下面１ｆｒから端面（側面）、さらに張出し部１ｂの下面側にまで、はんだとの接合性の良い金属膜からなるパッド１ｐｒ、１ｐｓ、１ｐｂ（まとめて１ｐ）が形成されている。つまり、回路基板と接合するためのはんだとの接合界面として、下面１ｆｒ全面から端面１ｆｓにかけての部分はもちろんのこと、張出し部１ｂの下面側も含めた部分にパッド１ｐを形成している。
半導体素子１の基材１ｍとしては、シリコンウエハを基材とした一般的な素子材料でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いたときの効果が高く、特に顕著な効果が期待できる炭化ケイ素を用いた。デバイス種類としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）のようなスイッチング素子、またはダイオードのような整流素子である。
パッド１ｐとしては、はんだとの接合性を考慮して、基材１ｍ側からＴｉ／Ｎｉ／Ａｕの層構造で形成した。電極１ｅは、後述するワイヤボンドとの接合性を考慮して、厚さ数μｍの薄いアルミニウムなどの電極膜やチタン、モリブデン、ニッケル、金などの薄膜層構造で形成した。なお、パッド１ｐや電極１ｅの材料としては、上記材料に限定されることはなく、はんだやワイヤボンドといった被接合部材と半導体基材１ｍとの接合性や安定性等を考慮して適宜選定すればよい。
つぎに、上記半導体素子１を実装した半導体装置について説明する。
図２、図３に示すように、半導体素子１は、回路基板２上にはんだ３を用いて接合されている。このとき、回路基板２の上面（表面）に形成された半導体素子接合用のランド２ｅＬは、図３、図４に示すように、半導体素子１の大きさよりも広くなるように形成され、はんだ３は、半導体素子１のパッド１ｐと回路基板２のランド２ｅＬ間の空隙部分を満たすとともに、はんだ３の表面張力により、パッド１ｐｂの最端部分Ｅ１ｐからランド２ｅＬの最端部分Ｅ２ｅＬ間が凸状に形成されている。つまり、半導体素子１はランド２ｅＬに対し、下面１ｓｒ部分から端面１ｆｓそして張出し部１ｂの下面部分にかけてはんだ３により接合されている。
また、回路基板２の上面には、半導体素子１の電極１ｅとの電気接続用に、複数の電極２ｅＥが形成されている。そして、半導体素子の電極１ｅのそれぞれと回路基板の電極２ｅＥのそれぞれとは、ワイヤボンディングで形成されたアルミニウム、金または銅のワイヤ４により接続されている。図２においては、説明を簡単にするため、他の半導体素子や外部回路との関係については記していないが、電極２ｅＥやランド２ｅＬは、半導体装置内の他の素子や外部回路と電気的に接続されているので、このようなワイヤボンディングにより、半導体素子１と他の素子や外部回路との電気回路を形成することができる。また、図示しないが回路基板２の裏面には放熱板が接合され、半導体素子１から外部への放熱経路も形成される。さらに全体を樹脂等により封止する事で樹脂封止した半導体装置を構成する事ができる。
回路基板２の材料として、放熱性に優れたＡｌＮを用いたが、その他、ＡｌＳｉＣ、などのセラミック基板を用いてもよい。ランド２ｅＬや電極２ｅＥは、銅、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料からなり、表面は、酸化防止やはんだ材料の濡れ性を考慮して、ニッケルおよび金などのめっき被膜が形成されている。また、はんだ３として、Ｓｎ−３Ａｇ−０．５Ｃｕのものを用いたが、上記ＳｎＡｇＣｕ系以外に、Ｓｎ−Ｓｂ系（例えば、Ｓｎ−１０Ｓｂ）などのＳｎ系やＡｕＳｎ系でもよい。
つぎに動作について説明する。
上記のように半導体素子１を回路基板２に実装した半導体装置を駆動させると、半導体素子１をはじめとする半導体装置内の様々な素子に電流が流れ、その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずる。このとき、ＳｉＣのような高性能の半導体素子を用いると電流が大きく、動作時の温度は３００℃にまで達する。このとき、回路基板２と半導体素子１の熱膨張率が異なるので、回路基板２と半導体素子１とを接合するはんだ３との接合界面に熱応力が発生する。例えば、停止に伴って温度が下がっていく場合、回路基板２の方が半導体素子１よりも熱膨張率が大きいので、半導体素子１に対して収縮するような力が生ずる。そのため、図５に示すように回路基板２が半導体素子１を押し上げるように上側が凸になる曲げモーメントＭｂが発生する。
このとき、本実施の形態１にかかる半導体素子１は、端面１ｆｓから張り出した張出し部１ｂの少なくとも下面側の部分にまでパッド１ｐを形成したので、図５（ａ）に示すように、はんだ３の端面１ｆｓからのはみ出し長さＬｂ（×奥行き＝面積）が半導体素子１の上面１ｆｔに近い側においても長く（大面積）保たれている。一方、従来のように、パッドを端面まで形成しただけの半導体素子１Ｆでは、はんだ３の端面１Ｆｆｓからのはみ出し長さＬｆが半導体素子１Ｆの上面１Ｆｆｔに近い側においては、短くなってしまう。そのため、本実施の形態１にかかる半導体素子１では、曲げモーメントＭｂに対するはんだ３に発生する応力を抑える力が従来の半導体素子１Ｆよりも大きくなり、温度変化時の応力によるはんだ３の剥離を抑える力を増大させ、接合信頼性を向上させることができる。また、端面１ｆｓが主接合面となる半導体素子１の下面１ｆｒに対して傾斜せず、ほぼ垂直に形成しているので、はんだ３を剥離方向に押し出す力が発生することもない。つまり、端面１ｆｓの上面１ｆｔ側に張出し部１ｂを設け、張出し部１ｂの下面側部分にまでパッド１ｐｂを形成し、はんだ３との接合界面を端面１ｆｒよりも主接合面である下面１ｆｒの延在方向で外側まで拡大させたことにより、はんだ３に生じる応力を緩和することができ、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能になる。
なお、端面に傾斜を設けた場合には、はんだを剥離する力が生じることを説明したが、本実施の形態１のように張出し部を設けてパッドを形成し、はんだとの接合界面を端面よりも外側まで拡大するようにすれば、端面が傾斜しているような場合でもはんだを剥離させる応力を緩和させることができる。
つぎに、本実施の形態１にかかる半導体素子の製造方法について説明する。
図６は本発明の実施の形態１にかかる半導体素子の製造方法を示すための各工程における断面図である。図６（ａ）は複数の半導体素子の要素を形成したウエハ１０ｗの断面図である。つぎに、図６（ｂ）に示すように、ウエハを半導体素子に分割するための分割線Ｌｄでウエハ裏面１０ｆｒから、ダイサーにて深さＰｅまで溝１０ｇを掘り下げた、つまり所定深さ、所定幅の溝１０ｇ付きウエハ１０ｗ２を形成する。さらに、図６（ｃ）に示すように、溝１０ｇを形成したウエハ１０ｗ２の裏面１０ｆｒに、スパッタまたは蒸着などの方法で金属膜１０ｃを形成したウエハ１０ｗ３を形成するする。ここでは、金属膜１０ｃは、例えばＣｒ/Ｎｉ/Ａｕの３層で形成した。最後に、図６（ｄ）に示すように、ウエハ１０ｗ３を溝１０ｇのほぼ中央に当たる分割線Ｌｄに溝１０ｇの幅よりも細い削りしろで切断して分割し、半導体素子１を形成する。これにより、半導体素子１には、端面１ｆｓの上面１ｆｔ側に張出し部１ｂを設け、張出し部１ｂの下面まで、つまり、素子の下面１ｆｒと端面１ｆｒを含み、端面１ｆｒよりも下面の延在方向で外側まで拡大させたパッド１ｐが形成される。なお、半導体素子１が矩形の場合、分割線Ｌｄは基本的にウエハ面内を縦横に分割するように縦方向と横方向の２方向で設定され、両方向で溝１０ｇを形成すると４つの端面１ｆｓ全てに張出し部１ｂを形成でき、一方向の分割線にのみ溝１０ｇを形成した場合は、４つの端面１ｆｓのうち、対向するひと組の端面１ｆｓに張出し部１ｂが形成されることになる。また、図６では示していないが、電極１ｅについては、どの段階で形成してもよい。
実施の形態１の変形例１．
なお、上記実施の形態１においては、図７（ａ）に示すように、矩形平板の半導体素子１に対して４つの端面全てに張出し部を設け、張出し部の下面までパッドを形成する例について説明したが、張出し部やパッドの形態はこれに限定されることはない。例えば、図７（ｂ）の半導体素子１Ｂに示すように張出し部の張出し量を対向する組内では同じでも、組によって異なるようにしてもよい。また、４つの張出し部のうち、対向するひと組の張出し部にのみパッドを形成するようにしてもよい。また、図７（ｃ１）〜図７（ｃ３）の半導体素子１Ｃに示すように、４つの端面のうち、対向するひと組の端面にのみ張出し部を設けるようにしてもよい。さらに、図７（ｄ１）〜図７（ｄ３）の半導体素子１Ｄに示すように、端面の全長ではなく、部分的に張出し部を設けるようにしてもよい。なお、図７（ｃ１）〜（ｃ３）と図７（ｄ１）〜（ｄ３）は、（ｃ１）および（ｄ１）は下面から見た平面図、（ｃ２）および（ｄ２）は、それぞれ（ｃ１）および（ｃ２）における視点Ｖ２から見た側面図、（ｃ３）および（ｄ３）は、それぞれ（ｃ１）および（ｃ２）における視点Ｖ３から見た側面図である。
つまり、平板の半導体素子の端面のうち、少なくとも対向するひと組の端面に張出し部を設け、パッドを能動面に近い側で、接合面の延在方向における端面から外側に拡大させるようにすればよい。このとき、拡大したパッド部分どうしは、半導体素子の面方向において互いに対称的に形成されていることが望ましい。なお、本実施の形態では半導体素子１として矩形板状の場合を想定して説明したが、矩形に限定されることはない。例えば６角形でもよく、その場合でも、３組の端面のうち、少なくとも対向するひと組の端面に張出し部を設け、パッドを能動面に近い側で、接合面の延在方向における端面から外側に拡大させるようにすればよい。
以上のように、本発明の実施の形態１にかかる半導体素子１によれば、板状をなし、厚み方向において対向する面１ｆｔ、１ｆｒのうち、一方１ｆｔに能動面が形成され、他方１ｆｒに回路基板２にはんだ接合するための接合面が形成された半導体素子１であって、半導体素子１の端面１ｆｓのうち、対向する少なくともひと組の端面１ｆｓの能動面１ｆｔ側には、能動面１ｆｔの延在方向において当該端面１ｆｓから外側に張出すように形成された張出し部１ｂがそれぞれ設けられ、回路基板２とのはんだ接合用の金属膜１ｐが、接合面１ｆｒを含み張出し部１ｂの接合面１ｆｒ側の部分１ｐまでそれぞれ延長するように形成されているように構成したので、はんだ３との接合界面を端面１ｆｒから接合面である下面１ｆｒの延在方向で外側まで拡大させることになり、端面１ｆｓから面の延在方向にはみ出すはんだ３の面積（Ｌｂ×張出し部１ｂのそれぞれの長さ）を、端面１ｆｓの上面１ｆｔ側でも大きく保つことができ、はんだ３に生じる応力を緩和することができるので、熱応力に対して回路基板とのはんだ接合による接合信頼性が向上し、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能になる。
とくに、対向するひと組の端面１ｆｓにそれぞれ設けられた張出し部１ｂが、互いに対称となるように構成したので、はんだ３にかかる応力が半導体素子に対して対称に作用するので、より機械的な信頼性が向上する。
さらに、張出し部１ｂを、半導体素子１の残りの端面１ｆｓにも設けるようにしたので、接合面内における４方向（上下左右）の応力を緩和して、機械的な信頼性を向上させることができる。
また、本実施の形態１にかかる半導体装置によれば、回路基板２と、はんだ３により回路基板２に接合された上述した半導体素子１と、半導体素子１の能動面１ｆｔに接合された配線部材４と、を備えるように構成したので、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能な半導体装置を得ることができる。
以上のように、本実施の形態１にかかる半導体素子の製造方法によれば、複数の半導体素子１の要素が形成され、面内に少なくとも一方向の分割線Ｌｄが設定されたウエハ１０ｗに対し、分割線Ｌｄに沿って、ウエハ１０ｗの一方の面である裏面１０ｆｒから所定幅で所定深さの溝１０ｇを形成する工程と、溝１０ｇが形成されたウエハ１０ｗ２の溝１０ｇを形成した面１０ｆｒに、はんだ接合用の金属膜１０ｃを形成する工程と、金属膜１０ｃが形成されたウエハ１０ｗ３を所定幅よりも細い削りしろにより、分割線Ｌｄに沿って分割する工程と、を備えるように構成したので、回路基板とのはんだ接合の信頼性が高く、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷でも耐えることが可能な半導体素子を容易に製造する事ができる。
なお、上記実施の形態１においては、パッド１ｐを端面１ｆｓからはみ出すように形成するために、基材１ｍ部分に張出し部１ｂを設け、張出し部１ｂの下面１ｆｒ側まで延長する例について説明したが、パッドのみが面１ｆｔの延在方向で端面１ｆｓからはみ出すように形成できるのであれば、必ずしも基材１ｍに張出し部１ｂを形成しなくてもよい。
なお、上記実施の形態１においては、スイッチング素子（トランジスタ）や整流素子（ダイオード）として機能する半導体素子１には、炭化ケイ素によって形成されたものを示したが、上述したようにこれに限られることはなく、一般的に用いられているケイ素（Ｓｉ）で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（実施の形態１における半導体素子１）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、半導体装置の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のようにはんだ３との接合界面を主接合面である下面１ｆｒの延在方向において端面１ｆｒから外側にまで拡大させることになり、端面１ｆｓから面の延在方向にはみ出すはんだ３の面積を、端面１ｆｓの上面１ｆｔ側でも大きく保つことができ、はんだ３に生じる応力を緩和することができるので、接合性の信頼度が向上し、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。また、ワイヤやリードといった配線部材も異なる材料を使ってもよい。
１ 半導体素子、 １ｂ 張出し部、 １ｅ （半導体素子の）電極、 １ｆ （半導体素子の）面（１ｆｔ：能動面（上面、表面）、１ｆｒ：接合面（下面、裏面）、１ｆｓ：端面）、 １ｍ 基材、 １ｐ パッド（１ｐｒ：下面（裏面）パッド、１ｐｓ：端面パッド、１ｐｂ：張出し部下面部分のパッド（端面からの拡大パッド））、
２ 回路基板、 ２ｅＥ （回路基板の）電極、 ２ｅＬ （回路基板の）ランド、 ３ はんだ、 ４ ワイヤ（配線部材）、
１０ ウエハ、 １０ｃ 金属膜、 １０ｇ 溝。
Ｌｄ 分割領域、 Ｍｂ 曲げ応力、 Ｐｅ 深さ位置。

Claims (6)

  1. 板状をなし、厚み方向において対向する面のうち、一方に能動面が形成され、他方に回路基板にはんだ接合するための接合面が形成された半導体素子であって、
    前記半導体素子の端面のうち、対向する少なくともひと組の端面の前記能動面側には、前記能動面の延在方向において当該端面から外側に張出すように形成された張出し部がそれぞれ設けられ、
    前記回路基板とのはんだ接合用の金属膜が、前記接合面を含み前記張出し部の前記接合面側の部分までそれぞれ延長するように形成されている、
    ことを特徴とする半導体素子。
  2. 前記張出し部が、前記半導体素子の残りの端面にも設けられていることを特徴とする請求項１に記載の半導体素子。
  3. 回路基板と、
    前記回路基板にはんだ接合された、請求項１または２に記載の半導体素子と、
    前記半導体素子の能動面に接合された配線部材と、
    を備えたことを特徴とする半導体装置。
  4. 前記半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、またはダイヤモンド、のうちのいずれかであることを特徴とする請求項４に記載の半導体装置。
  6. 複数の半導体素子の要素が形成され、面内に少なくとも一方向の分割線が設定されたウエハに対し、前記分割線に沿って、前記ウエハの一方の面から所定幅で所定深さの溝を形成する工程と、
    前記溝が形成されたウエハの前記溝を形成した面に、はんだ接合用の金属膜を形成する工程と、
    前記金属膜が形成されたウエハを前記所定幅よりも細い削りしろにより、前記分割線に沿って分割する工程と、
    を備えたことを特徴とする半導体素子の製造方法。
JP2010146105A 2010-06-28 2010-06-28 半導体素子、半導体素子の製造方法および半導体装置 Pending JP2012009736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010146105A JP2012009736A (ja) 2010-06-28 2010-06-28 半導体素子、半導体素子の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010146105A JP2012009736A (ja) 2010-06-28 2010-06-28 半導体素子、半導体素子の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2012009736A true JP2012009736A (ja) 2012-01-12

Family

ID=45539923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146105A Pending JP2012009736A (ja) 2010-06-28 2010-06-28 半導体素子、半導体素子の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2012009736A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024492A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
CN109698167A (zh) * 2018-12-21 2019-04-30 河北中瓷电子科技有限公司 缓解陶瓷封装过程中应力释放的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150024492A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
KR102149332B1 (ko) 2013-08-26 2020-08-31 삼성전자주식회사 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
WO2016079881A1 (ja) * 2014-11-21 2016-05-26 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
JPWO2016079881A1 (ja) * 2014-11-21 2017-04-27 株式会社日立製作所 半導体パワーモジュールおよびその製造方法ならびに移動体
CN109698167A (zh) * 2018-12-21 2019-04-30 河北中瓷电子科技有限公司 缓解陶瓷封装过程中应力释放的方法

Similar Documents

Publication Publication Date Title
JP5542567B2 (ja) 半導体装置
JP6487122B2 (ja) 電力用半導体装置
JP5863602B2 (ja) 電力用半導体装置
JP6337957B2 (ja) 半導体モジュールユニットおよび半導体モジュール
JP2007305962A (ja) パワー半導体モジュール
JP2007234690A (ja) パワー半導体モジュール
JP2013069782A (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP2011243839A (ja) 電力用半導体装置
JP2017107937A (ja) 電力用半導体装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JP5916651B2 (ja) 電力用半導体装置の製造方法
WO2018020640A1 (ja) 半導体装置
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JP2012009736A (ja) 半導体素子、半導体素子の製造方法および半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
CN107611111B (zh) 半导体模块、电力转换装置
JP4594831B2 (ja) 電力用半導体素子
JP6747304B2 (ja) 電力用半導体装置
JP6642719B2 (ja) 半導体装置
KR102611687B1 (ko) 파워모듈
JP7570298B2 (ja) 半導体装置
KR102684858B1 (ko) 열방출 포스트 접합 반도체 패키지 및 이의 제조방법
US20230223317A1 (en) Resin-sealed semiconductor device