JPWO2016079881A1 - 半導体パワーモジュールおよびその製造方法ならびに移動体 - Google Patents

半導体パワーモジュールおよびその製造方法ならびに移動体 Download PDF

Info

Publication number
JPWO2016079881A1
JPWO2016079881A1 JP2016559781A JP2016559781A JPWO2016079881A1 JP WO2016079881 A1 JPWO2016079881 A1 JP WO2016079881A1 JP 2016559781 A JP2016559781 A JP 2016559781A JP 2016559781 A JP2016559781 A JP 2016559781A JP WO2016079881 A1 JPWO2016079881 A1 JP WO2016079881A1
Authority
JP
Japan
Prior art keywords
semiconductor
power module
solder
solder alloy
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016559781A
Other languages
English (en)
Other versions
JP6429208B2 (ja
Inventor
高彰 宮崎
高彰 宮崎
靖 池田
靖 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2016079881A1 publication Critical patent/JPWO2016079881A1/ja
Application granted granted Critical
Publication of JP6429208B2 publication Critical patent/JP6429208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体チップ1と、半導体チップ1とはんだ合金(鉛フリーはんだ合金)2bを介して接続されたセラミック基板5と、半導体チップ1と電気的に接続された外部端子と、セラミック基板5とはんだ合金(鉛フリーはんだ合金)2cを介して接続された放熱用金属板12とを有する半導体装置(半導体パワーモジュール)9である。そして、半導体装置9における上記はんだ合金2b,2cは、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなり、280℃以上の温度で接合された接合材である。

Description

本発明は、接合材に鉛フリーはんだを用いた半導体パワーモジュールおよびその製造方法に関する。特に接合部が高温となるパワーモジュールに関する。
パワーモジュールは、半導体素子と絶縁基板、または放熱ベースとをはんだ等で接合した構造となっている。電機・電子機器の部品の電気的接続に使用されている接続部材であるはんだには、一般的に鉛が含まれていたが、近年、環境への意識が高まる中、人体への有害性が指摘される鉛の規制が始まっている。欧州では自動車中の鉛使用を制限するELV指令(End-of Life Vehicles directive、廃自動車に関する指令)や、電機・電子機器中の鉛使用を禁止するRoHS(Restriction of the use of certain Hazardous Substances in electrical and electronic equipment)指令が施行された。
これまで、高耐熱性が要求される半導体装置、特に自動車や建機、鉄道、情報機器分野等に用いられる半導体装置の接続部材(接合材)としては鉛(Pb)入りはんだが使用されてきたが、環境負荷低減のため鉛フリーの接続部材とすることが強く要求されている。
また、近年、高温動作が可能で、かつ機器の小型軽量化が可能なSiCやGaN等のワイドギャップ半導体の開発が推し進められている。なお、一般的にSi(シリコン)の半導体素子は動作温度の上限が150〜175℃であるのに対し、SiC半導体素子は175℃以上での使用が可能となる。
そして、使用環境温度が高温になると、接続界面の反応が速くなるため界面の安定性が求められる。また、パワーモジュールでは半導体素子に電流の通電と遮断とが繰り返されるため、熱応力が繰り返し加わり、したがって、耐通電熱疲労性や環境温度の変化による耐クラック性、多段階のはんだ接続への適合性も要求される。
上記要求に対応するために、鉛フリーで、かつ高い耐熱性を持ち高信頼の接合部をもつ半導体装置が必要となる。
上記のような鉛フリーはんだを用いた半導体装置の構造が、特許文献1(特開2010−226115号公報)に開示されている。この特許文献1には、「耐熱性200℃の接続方法として、室温から200℃においてCu6Sn5相を含有するSn系はんだとNi系めっきを組合わせることで界面反応を抑制させ、200℃以上の耐熱性をもつ半導体装置(要約参照)」が開示されている。
また、鉛フリーはんだを用いた電子部品が、特許文献2(特開2009−255176号公報)に開示されている。この特許文献2には、「はんだ付け部の組成が、Sbが10〜40質量%、Cuが0.5〜10質量%、残部Snからなるはんだ組成物によって、耐熱性、脆性、或いは固相線温度と液相線温度間の凝固範囲の問題が解決される。さらに機械的強度を向上させるために、Co、Fe、Mo、Cr、Ag、Biの元素のいずれか1種または2種以上を添加し、酸化抑制元素としてCe、Caのいずれか1種以上を添加する(要約参照)」ことが開示されている。
特開2010−226115号公報 特開2009−255176号公報
パワーモジュールでは、他の電子部品と比較して大電流が印加される場合が多いことによって、半導体チップ(以降、チップとも言う)が発熱することで接合部にストレスが加わる。具体的には、1.チップ下の接合部、および絶縁基板下の接合部においてチップ−絶縁基板間、絶縁基板−放熱ベース間の線膨張係数の違いにより熱応力が加わり端部から亀裂が進展する。2.チップの過渡的な発熱などによって接合部中に温度の不均一が生じることで、接合部の中央において粒界破壊が進展する。3.高温環境に長時間晒されることで接合界面において反応が進展して接合信頼性が低下する。
上記特許文献1(特開2010−226115号公報)には、Sn−3〜10wt%Cuのはんだを接合部に使用したパワーモジュールおよびインバータが開示されている。しかしながら、上記特許文献1に記載の技術では、接合部にSn−Cuはんだを使用した場合、亀裂進展が速く、高温環境下で信頼性が低下するという課題がある。
また、特許文献2(特開2009−255176号公報)に記載の技術では、Sb10〜40質量%、Cu1〜9質量%、残部Snからなる高温鉛フリーはんだ合金が開示されているが、接合後の接合部の構造や接合温度が規定されておらず、これらについて不明確である。
本発明の目的は、半導体パワーモジュールにおける高温環境下での信頼性を向上させることができる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明に係る半導体パワーモジュールは、半導体素子と、上記半導体素子と接合する接合材と、を有し、上記半導体素子と絶縁基板とが、または、上記絶縁基板と放熱ベースとが、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる上記接合材によって接合され、上記接合材は280℃以上の温度で接合されたものである。
また、本発明に係る他の半導体パワーモジュールは、半導体素子と、上記半導体素子と接合する接合材と、を有するものである。さらに、上記半導体素子と絶縁基板との間、または、上記絶縁基板と放熱ベースとの間の接合部における第1のCu−Sn化合物、Sn−Cu−Sb層、第2のCu−Sn化合物のそれぞれの厚さを足した上記接合部の厚さ比を100とした場合、上記第1のCu−Sn化合物と上記第2のCu−Sn化合物の厚さの比は、1以上10以下である。
また、本発明に係る移動体は、半導体素子と絶縁基板との間、または、絶縁基板と放熱板との間の接合層は、第1のCu−Sn化合物とSn−Cu−Sb層と第2のCu−Sn化合物とから構成されており、接合層の厚さを100とした場合に、第1のCu−Sn化合物と第2のCu−Sn化合物の厚さは1以上10以下で構成された半導体パワーモジュールを有するものである。
また、本発明に係る半導体パワーモジュールの製造方法は、半導体素子と絶縁基板とを、または、上記絶縁基板と放熱ベースとを、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる接合材によって接合する工程を有し、上記接合材を280℃以上に加熱して上記半導体素子と上記絶縁基板とを、または、上記絶縁基板と上記放熱ベースとを接合するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体パワーモジュールにおける高温環境下での信頼性を向上させることができる。特に断続通電特性に優れる半導体パワーモジュールを実現することが可能となる。
本発明の実施の形態の半導体装置の主要部の構造の一例を示す断面図である。 本発明の実施の形態のはんだ接合部の接合前と接合後の構造の一例を示す部分断面図である。 本発明の実施の形態のはんだ接合部の構造を示す断面図である。 比較例のはんだ接合部の構造を示す断面図である。 本発明の実施の形態におけるボイド率の定義を示す、接合部の平面図である。 本発明の実施の形態におけるクラックの定義を示す、接合部の平面図である。 比較例の断続通電時の破壊状況を示す断面図である。 本発明の各実施例と比較例の評価の結果を示す評価結果図である。 本発明の実施の形態の鉛フリーはんだ合金(接合材)を用いた半導体装置(半導体パワーモジュール)の構造の一例を示す断面図である。 本発明の実施の形態の鉛フリーはんだ合金を用いた半導体装置(半導体パワーモジュール)の構造の一例を示す断面図である。 本発明の実施の形態の鉛フリーはんだ合金を用いた半導体装置が搭載された鉄道の車両の一例を示す部分側面図である。 図11に示す車両に設置されたインバータの内部構造の一例を示す平面図である。 本発明の実施の形態の鉛フリーはんだ合金を用いた半導体装置(交流発電機用半導体モジュール)の構造の一例を示す断面図である。 本発明の実施の形態の半導体パワーモジュールが搭載された自動車の一例を示す斜視図である。 本発明の実施の形態の第1変形例の半導体パワーモジュールの構造を示す断面図である。 本発明の実施の形態の第2変形例の半導体パワーモジュールの構造を示す断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
(実施の形態)
図1は本発明の実施の形態の半導体装置の主要部の構造の一例を示す断面図、図2は本発明の実施の形態のはんだ接合部の接合前と接合後の構造の一例を示す部分断面図である。
まず、本実施の形態の半導体装置の構造について説明する。図1に示す半導体装置9は、鉛フリーはんだ合金を用いた半導体パワーモジュールであり、その主要部の概略構成について説明すると、半導体素子である半導体チップ1が、チップ支持部材であるセラミック基板(被接合部材、絶縁基板)5上に、はんだ合金(接合材)2bを介してはんだ接合されている。なお、はんだ合金2bは、鉛(Pb)を含有していないはんだである。
また、半導体チップ1を搭載したセラミック基板5は、放熱部材(放熱ベース)である放熱用金属板12上にはんだ合金(接合材)2cを介してはんだ接合されている。はんだ合金2cも、鉛(Pb)を含有していないはんだである。
なお、セラミック基板5の上面5aには、配線部5cが形成されており、この配線部5cの表面には、例えば図2に示すようなNiめっき層(Niメタライズ層)3が形成されている。一方、セラミック基板5の下面5bには、導体部5dが形成されている。この導体部5dは、例えば上記Niめっき層3である。
この場合、セラミック基板5は、はんだ合金2bおよびはんだ合金2cとそれぞれNiめっき層3を介して接合している。
なお、半導体装置9では、はんだ合金2bおよびはんだ合金2cのうちの少なくとも何れか一方のはんだ、もしくは両方のはんだが、Cu1〜7重量(wt)%と、Sb3〜15重量(wt)%と、残部Snとからなる。
また、はんだ合金2cの厚さは、はんだ合金2bの厚さより厚い。一例として、はんだ合金2bの厚さは、約0.1mm、はんだ合金2cの厚さは、0.2〜0.4mmである。
次に、図2を用いて本実施の形態の鉛フリーはんだ合金によるはんだ接合について説明する。図2に示すように、接合前には、はんだ箔(接合材)2aを、Niめっき3を施した被接続材であるセラミック基板5で上方と下方とから挟み込む(あるいは、セラミック基板5と半導体チップ1とで挟んでもよい)。
この時、はんだ箔(接合材)2aは、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる組成である。すなわち、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる組成のはんだ箔2aを用いてはんだ接合を行う。つまり、はんだ箔2aの組成では、SnがCuおよびSbに比べて最も含有量が多い。また、接合前のはんだにはCu−Sn化合物6が含まれている。
次に、はんだ箔2aを280℃以上の温度で加熱する。これにより、図2の接合後に示すように、Cu−Sn化合物(例えばCu6Sn5)が接続界面上に析出あるいは移動し、その結果、Niめっき層3上にCu−Sn系化合物層4が形成される。また、はんだ中に含まれているSbはSn相に固溶する。
詳細には、接合材を280℃以上の温度で接続した構造として、図2の接合後に示すように、セラミック基板5に施されたNiめっき層3上にCu−Sn系化合物層4が形成される。さらに、Cu−Sn系化合物層4とCu−Sn系化合物層4との間に、はんだ中に含まれているSbを含有するSnを主体としたはんだ合金2が形成される。
つまり、はんだ接合部の構造は、はんだ合金2と、その上下層に形成されたCu−Sn系化合物層4とからなる3層構造である。そして、はんだ合金2の厚さは、Cu−Sn系化合物層4の厚さより厚い。言い換えると、3層構造のうちの中間層となるはんだ合金2の厚さが最も厚い。
次に、図3は本発明の実施の形態のはんだ接合部の構造を示す断面図(断面SEM像)、図4は比較例のはんだ接合部の構造を示す断面図である。
図3に示すように、本実施の形態のはんだ接合部では、175℃以上の高温環境下に長時間さらされても、Cu−Sn系化合物層4を主体とした化合物層が接合界面とはんだ合金2とのバリア層となる。Cu−Sn系化合物層4はCu−Sn化合物の一部に他の元素が置換したものであり、Cu−Snが主な構成元素である。接合層を構成する組成のうち最も多い比率の組成を主な構成元素であると呼ぶ。
その結果、接合界面での反応による化合物層の成長およびそれに伴うボイドの形成を抑制することができる。
また、本願発明の接続構造では、はんだ中に含まれるCuはSn中に0.7重量%しか固溶しないため、ほぼ接合界面にCu−Sn化合物として析出することとなる。そのため、はんだ接合後の接合部は、第1のCu−Sn化合物層と、Sn−Cu−Sb層と、第2のCu−Sn化合物層とから構成される。
はんだの組成によって、第1のCu−Sn化合物層とSn−Cu−Sb層と第2のCu−Sn化合物層とを足した厚みの構成比率は、第1のCu−Sn化合物層:Sn−Cu−Sb層:第2のCu−Sn化合物層=1:98:1〜10:80:10となる。例えば、接合部(接合層)の厚みが50μmである場合には、第1のCu−Sn化合物:Sn−Cu−Sb層:第2のCu−Sn化合物は、0.5μm:49μm:0.5μm〜5μm:40μm:5μmということである。
また、接合部(接合層)の厚みが100μmである場合には、第1のCu−Sn化合物:Sn−Cu−Sb層:第2のCu−Sn化合物は、1μm:98μm:1μm〜10μm:80μm:10μmということである。
すなわち、第1のCu−Sn化合物:Sn−Cu−Sb層:第2のCu−Sn化合物の3層の厚みの構成比率を全体を100とした場合に、第1のCu−Sn化合物層と第2のCu−Sn化合物層は1以上10以下の比率となる。これは先に述べたように本願発明で実施されるはんだの組成比によって変化する。つまり、Sn−Cu−Sb層の厚さ比は、全体の厚さの比率である100から第1のCu−Sn化合物層と第2のCu−Sn化合物層の厚さ比率を減算した値であることを意味する。
なお、第1のCu−Sn化合物層と、Sn−Cu−Sb層と、第2のCu−Sn化合物層との境界面である接合部の界面は平面ではないため、界面の平均厚さを厚さとするものである。
また、はんだの接合温度が280℃より低い場合には、図4の比較例の構造に示すように、はんだ箔20中のCu−Sn化合物6は、接合層中に浮島状に分布するため、本実施の形態の図2に示す接合部(接合後)の構造とはならない。そのため、後述する図8の比較例6、7に示すように、図4の浮島状に分部した接合部構造では、接合部温度が280℃以下となると接合界面の安定性が低下する。また、接合部におけるSn−Cu−Sb層の厚さが50μmより薄くなると、接合時に発生する液相の量が少なくボイド(気泡)の排出性が低下し、接合層中に多量のボイドが残存してしまう。さらに、はんだ接合部の平均の厚さが400μmより厚くなると、はんだ中に含まれるCu−Sn化合物量が過剰となり、接合界面にCu−Sn化合物が形成されるだけでなく、接合層中にも浮島状に残存するため亀裂進展が早くなる。したがって、はんだ接合後のはんだの厚さは、50μm以上400μm以下であることが望ましい。
上述のように、本願のはんだを用いることで、175℃以上の高温下に長時間さらされても、Cu−Sn化合物を主体としたCu−Sn系化合物層4が接続界面とはんだとのバリア層となるため、接続界面の反応による化合物層の成長およびそれに伴うボイドの形成を抑制することができる。
また、Sn相にSbを固溶させることではんだ接合の機械的特性を向上させ、高温での耐亀裂進展性、パワーサイクル試験等の信頼性を向上させることができる。また、本願のはんだは、その組成に貴金属を含んでいないため、標準的な鉛フリーはんだであるSn3Ag0.5Cuと比較して低コストな材料である。
次に、はんだ接合部におけるボイド、クラックまたは破壊について説明する。図5は本発明の実施の形態におけるボイド率の定義を示す、接合部の平面図、図6は本発明の実施の形態におけるクラックの定義を示す、接合部の平面図、図7は比較例の断続通電時の破壊状況を示す断面図である。
図5はボイド7の進展状態を示しており、超音波探傷によりはんだ接合部のボイド7の面積率を測定することができる。ボイド率は、接合部であるはんだ合金2の平面方向において、ボイド7の全面積を接合層の平面方向の面積で割ったものである。
また、温度サイクル試験によってはんだ合金2で発生するクラックについて説明する。図6は、−55℃に15分、200℃に15分を1サイクルとした場合に、500サイクル程度の温度サイクル試験を行った後に、熱応力によってはんだ接合部に生じたクラック8を示すものである。
このように温度サイクル試験した半導体装置9に対して超音波探傷によりはんだ接合部でのクラック進展率を測定した。クラック進展率は、はんだ接合部であるはんだ合金2の平面方向において、クラック8の全面積を接合層の平面方向の面積で割ったものである。
なお、ボイド率が10%を超えると、温度サイクルにより、ボイド周辺から優先的にクラック8が進展し、早期に信頼性が低下する等の問題がある。したがって、ボイド率を少なくすることで長期信頼性を確保することができる。また、半導体素子に通電することで発熱するが、クラック進展率が20%を超えると半導体素子で発生した熱の引けが悪くなり、半導体素子の温度が上昇して信頼性が急速に低下する。
次に、断続通電試験による破壊について説明する。図7に示すように、はんだ接合の中心部分からクラック8による破壊が進行する。はんだ合金20aの接続部にクラックが発生すると、半導体チップ1の発熱を外部に放出するための面積が減少し、熱抵抗が上昇する。熱抵抗が20%以上に上昇するとチップ温度が急激に上昇し、はんだの溶融や亀裂進展が急激に進行し、信頼性を維持することができない。
なお、半導体チップ1や基板等の被接合材の素材については、Cu、Ni、Au、Ag、Pt、Pd、Ti、TiN、Fe−NiやFe−Co等のFe系合金等、様々な金属、合金が適用可能である。ただし、被接合材はNiメタライズが施されていることが望ましい。
これは、図2に示すように、Niめっき層3上にCu−Sn系化合物層4のバリア層が形成されることにより、Niの拡散を抑制し、接合界面が安定に保たれ、高温環境下でより良好な信頼性を維持できるためである。
なお、被接合材の表面のメタライズがNiの場合は、Ni自身の酸化が問題となり、濡れ性が阻害される場合がある。そのため、Niの上に、酸化しにくいAuやAg、Pt、Pdを積層させてもよい。つまり、被接合材の表面にはNi、Ni/Au、Ni/Ag等のメタライズが施されていることが望ましい。
このようなメタライズが施されていれば、半導体チップ1は、Si、SiC、GaAs、CdTe、GaN等どのような半導体チップ1であっても接合することができる。基板についても、上記のメタライズを付けることで、Cu、Al、Cu−Mo、Al−SiC(アルミニウムと炭化ケイ素の複合材料)、Mg−SiC(マグネシウムと炭化ケイ素の複合材料)、42アロイや、CIC(Copper Invar Copper)、または、DBC(Direct Bond Copper)、DBA(Direct Bond Aluminum)等の金属を貼り合わせたセラミック基板(絶縁性基板)等、どのような部材に対しても信頼性の高い接合を実現することができる。
なお、Niメタライズが付いた被接合材(被接続材)を、本実施の形態のはんだ合金2により接合した場合の接合後の構造を詳細に書けば、被接合材/Ni/Cu−Sn系化合物/はんだ合金/Cu−Sn系化合物/Ni/被接合材となる。
上記の例は、半導体素子と基板の接続について説明したが、このような構成は、半導体とリード、半導体と放熱基板、半導体とフレーム、半導体と絶縁基板、または半導体と一般的な電極との接合についても適用することができる。また、上記で説明した構成は、半導体素子と基板の接続に限らず、一般的に、第1の被接続部材と第2の被接続部材を本実施例の接合材によって接合する場合にも適用することができる。例えば、金属板と金属板、金属板とセラミック基板等の接合に適用することができる。
次に、図8を用いて各実施例について説明する。図8は本発明の各実施例と比較例の評価の結果を示す評価結果図である。
詳細には、図8に示す実施例1〜18のはんだ箔(鉛フリーはんだ合金)2aを用いて図1に示す半導体装置9を製造し、ボイド率、接合界面安定性、温度サイクル信頼性、断続通電信頼性を評価、検討したものである。
半導体装置9の代用の構造として、図2に示すようなNiめっき層3が形成されたセラミック基板5、実施例1〜18の組成のはんだ箔2a、10mm角で、かつ厚さ0.3mmのNiめっき層3が形成されたセラミック基板5をそれぞれ積み重ね、熱処理炉にて、100%H2雰囲気で接続して製造した。
半導体装置が一定の信頼性を得られる一般的な基準である、接合層のボイド率が5%以下となり、正常に半導体素子が動作した場合を○(良好)とし、それ以外を×(不適)とした。
また、温度サイクル信頼性は、−55℃に15分、200℃に15分を1サイクルとした場合に、500サイクル程度の温度サイクル試験を行った後、クラック進展率を測定し、一般的な信頼性の基準であるクラック進展率20%以下となり、正常に半導体素子が動作した場合を○とし、それ以外を×とした。
界面安定性は、200℃で1000時間保持した後、Niめっきが残存しているものを○、一部でも消失が確認されたものを×とした。これは、Niめっきが消失すると、被接合材とはんだ合金の間で拡散が進み、金属間化合物が形成され体積差によってボイド7が発生し、長期信頼性が保てないからである。
通電熱疲労信頼性は、半導体チップ1を通電によって発熱させ、175℃に到達後、電流を切り、25℃までの冷却を1サイクルとして、冷却半導体装置が一定の信頼性を得られる一般的な基準である通電熱疲労試験5000サイクル試験後に半導体チップ1の熱抵抗を測定する。そして、その熱抵抗が20%未満の上昇率で、かつ正常に半導体チップ1が動作した場合ものを○、それ以外を×として評価した。
総合評価は、すべての条件において評価が良好であったものを○とし、一つでも信頼性基準を満たせないものがあった場合、高温環境下での信頼性が確保できないため×とした。
また、これらの実験結果から、温度サイクル試験でクラック進展率が良好である接合材は、Snに、3重量%以上7重量%以下のCuと、9重量%以上11重量%以下のSbとを添加したものであることを確認した。
また、図8に示す実施例17,18では、はんだの接合温度が300℃の場合を評価し、300℃でも280℃の場合と同じ接合後の構造が得られることを確認した。すなわち、図8に示す実施例1〜18のはんだ(接合材)を用いて280℃以上300℃以下の温度で接合することで、図2に示す接合後の構造を得ることができる。なお、他の部材に対する熱の影響を考慮すると、280℃以上においてもできるだけ低い温度で接合することが望ましい。
次に、Cuの添加量(Cu:1重量%以上7重量%以下)について説明する。
Cuを1重量%以上で、かつ7重量%以下の添加量とし、接合温度280℃以上で接合することにより、接合界面にCu−Sn化合物が形成される。
しかしながら、図8の比較例1に示すようにCuの添加量が1%未満の場合、添加したCuはSn中に固溶してしまうため、接合界面にCu−Sn系化合物層が十分に形成されず界面安定性が維持できない。一方、Cuの添加量が増加すると比較例4に示すように、はんだ合金中の化合物の割合も増加し、溶融時の粘性が上昇しボイド率が上昇するため、Cuの添加量は5重量%以下とした。これらのことより、Cuを1重量%以上7重量%以下の添加量とすることではんだ接合における良好な信頼性を得ることができる。
次に、Sbの添加量(Sb:3重量%以上15重量%以下)について説明する。
図8に示す実施例1においてSbを1重量%より多く添加することで温度サイクル信頼性が維持可能となる。一方、比較例6に示すようにSbを15%以上添加するとボイド率の評価が×となり、また温度サイクル信頼性も×となる。これは、Sbの添加量が増加するとはんだ中のSn−Sb系化合物の析出量が増加し、さらにはんだの粘度が上昇しボイド率が上昇するとともにはんだが硬くなり温度サイクル信頼性が低下するためである。
次に、半導体装置の他の構造について説明する。図9は本発明の実施の形態の鉛フリーはんだ合金(接合材)を用いた半導体装置(半導体パワーモジュール)の構造の一例を示す断面図である。
図9に示す半導体パワーモジュール(半導体装置であり、以降、半導体モジュールともいう)10は、例えば、鉄道の車両や自動車等に搭載されるパワーモジュールである。したがって、パワーモジュールの放熱対策が必要となる。半導体モジュール10の構成について説明すると、半導体チップ1が、本実施の形態のはんだ合金(実施例1〜18のはんだ合金(接合材)の何れか)2bを用いてセラミック基板(チップ支持部材、絶縁性基板、被接続部材)5に接続されたものである。さらに、半導体チップ1の動作時の熱を逃がす役割を果たす放熱用金属板(放熱部材、放熱ベース、放熱板、放熱フィン、ヒートシンクの概念を含むものである)12とセラミック基板5とが、本実施の形態の鉛フリーはんだ合金であるはんだ合金2c(接合材であり、実施例1〜18の鉛フリーはんだ合金の何れか)を用いて接続されている。
図9に示す半導体モジュール10の具体的構造について説明すると、半導体チップ1と、半導体チップ1とはんだ合金2bを介して接続されたチップ支持部材であるセラミック基板(絶縁基板、被接続部材)5と、半導体チップ1と電気的に接続されたリード(外部端子)13とを有している。すなわち、セラミック基板5の基板本体部5eの上面5aには、配線パターン等の導体部5dが形成され、この導体部5d上にはんだ合金(実施例1〜18の鉛フリーはんだ合金の何れか)2bを介して半導体チップ1が搭載されている。
また、セラミック基板5の基板本体部5eの上面5aには、配線部(配線パターン)5cが形成され、リード13はこの配線部5cに電気的に接続されている。そして、半導体チップ1の主面1aに形成された電極パッド1cとリード13とが、および、電極パッド1cと配線部5cとが、それぞれ金線または銅線等のワイヤ11によって電気的に接続されている。
また、セラミック基板5の基板本体部5eの下面5bには配線部5cが形成され、この配線部5cにはんだ合金2c(実施例1〜18の鉛フリーはんだ合金の何れか)を介して放熱用金属板(放熱部材)12が接続されている。
次に、半導体モジュール(パワーモジュール)10の組立工法について説明する。半導体モジュール10は、半導体チップ1とセラミック基板5とをはんだ合金2bで接続し、その後、セラミック基板5と放熱用金属板12とを別のはんだ合金2cによって接続することで製造される。
ここで、セラミック基板5と放熱用金属板12とを接続する際の加熱で、半導体チップ1とセラミック基板5とを接続するはんだ合金2bが再溶融すると、溶融したはんだが流れ、半導体チップ1の位置ずれ等が発生し、不良に至る。一般的に、はんだ合金2bの再溶融を防ぐためには、はんだ合金2cは、はんだ合金2bよりも融点の低い材料を採用する必要がある。しかしながら、本実施の形態のはんだ合金2(2b,2c)である実施例1〜18のはんだ合金2を用いた場合、接続界面に図3に示すような起伏のあるCu−Sn系化合物層4が形成されるため、はんだ流れが生じることなく、半導体チップ1の位置ずれは生じない。
そこで、実施例1〜18のはんだ合金2の何れかを、図9に示す半導体モジュール10のはんだ合金2bに適用し、実施例1〜18と同様に、接合温度280℃、保持時間5min、N2 +4%H2 雰囲気で、半導体チップ1と、Niめっき層3を形成したNi/Cu/Si34 /Cu/Niのセラミック基板5とを接続し、これによって接続体である半導体装置9を得た。
さらに、AlSiC/Ni基板である放熱用金属板12と半導体装置9とによって実施例1〜18の何れかのはんだ合金2cを挟み込み、接合温度280℃、保持時間5min、無荷重、100%H2 雰囲気で接続し、半導体モジュール10を形成した。したがって、半導体装置9のはんだ合金2bが再溶融することなくセラミック基板5と放熱用金属板12とを接続することができる。
このように形成した半導体装置9について、リード13を接続し、また、半導体チップ1の主面1aの電極パッド1cと、セラミック基板5上の配線部5cやリード13とをワイヤ11でボンディングすることにより、半導体モジュール10を形成することができる。
なお、半導体モジュール10では、鉛フリーはんだ合金(はんだ合金2)と半導体チップ1との接続部の界面、上記鉛フリーはんだ合金とセラミック基板5との接続部の界面、および上記鉛フリーはんだ合金と放熱用金属板12との接続部の界面に、それぞれNiめっき層3が形成されている。
そして、上述のように半導体モジュール10の各接続部に本実施の形態のはんだ合金2(実施例1〜18の鉛フリーはんだ合金(はんだ合金2、接合材)の何れか)を適用することにより、鉛フリーはんだ合金の各接続部において、それぞれの界面にCu−Sn系化合物層(図2参照)4を厚く形成することができ、その結果、各接続部における界面安定性を向上させることができる。
これにより、鉛フリーはんだ合金(はんだ合金2)の各接続部における接続信頼性を高めることができる。
なお、本実施例では、片面から冷却する構造のモジュールを説明したが、図10に示すように半導体チップ1の両側から放熱する構造のモジュールにも適用可能である。図10は、本発明の実施の形態の鉛フリーはんだ合金を用いた半導体装置(半導体パワーモジュール)の構造の一例を示す断面図である。
図10に示す半導体モジュール(半導体パワーモジュール)19は、半導体チップ1の表裏両面にはんだ合金2bやはんだ合金2b等の接合材が接合され、これら半導体チップ1の両面の接合材にリードフレーム28が接合され、さらにリードフレーム28に絶縁性放熱グリース27を介して放熱用金属板12が接合されている。
このように本実施の形態のはんだ接合部の構造は、半導体チップ1の表裏両面側から放熱用金属板12によって放熱する構造のパワーモジュール(半導体モジュール19)にも適用可能である。
また、本実施の形態のはんだ接合部の構造は、例えば、後述する図16のようなダイオードチップを搭載していない小型化した半導体モジュール34においても適用可能である。パワーモジュール(半導体モジュール34)を小型化することで一般に電流密度が上がるため、はんだ接合部の温度も上昇するが、本願発明を用いることにより、実現することができる。
次に、図11に示す、半導体モジュール10が搭載された鉄道の車両について説明する。図11は本実施の形態の鉛フリーはんだ合金を用いた半導体モジュール10が搭載された鉄道の車両の一例を示す部分側面図、図12は図11の車両に設置されたインバータの内部構造の一例を示す平面図である。
図11は、集電装置であるパンタグラフ22を備えた鉄道の車両21であり、車両21の下部にはインバータ23が設けられている。図12に示すように、インバータ23の内部では、プリント基板25上に複数の半導体モジュール10が搭載され、さらにこれらの半導体モジュール10を冷却する冷却装置24が搭載されている。
半導体モジュール10は、パワーモジュールであるため、半導体チップ1からの発熱量が多い。したがって、複数の半導体モジュール10を冷却してインバータ23の内部を冷却可能なように冷却装置24が取り付けられている。
このように鉄道の車両21に、本実施の形態の鉛フリーはんだ合金(はんだ合金2)が用いられた複数の半導体モジュール10を搭載したインバータ23が設けられていることにより、インバータ23内が高温環境となった場合であっても、インバータ23およびそれが設けられた車両21の信頼性を高めることができる。
次に、図13に示す半導体装置は、例えば、車載用の交流発電機用の半導体モジュール(半導体パワーモジュール)18である。そして、図14は、図13に示す半導体パワーモジュールが搭載された自動車の一例を示す斜視図である。
図13に示す半導体モジュール18の構成について説明すると、半導体チップ(ダイオード)1と、半導体チップ1の裏面1bと本実施の形態のはんだ合金(鉛フリーはんだ合金)2cを介して接続される接続部にNi系めっきが施された筒状のキャップ(リード電極体)15と、を備えている。さらに、半導体モジュール18は、半導体チップ1の主面1aと本実施の形態のはんだ合金(鉛フリーはんだ合金)2bを介して接続される接続部にNi系めっきを施した熱膨張率差緩衝用の緩衝材17と、緩衝材17の他方の面と本実施の形態のはんだ合金(鉛フリーはんだ合金)2cを介して接続される接続部にNi系めっきを施したCuリード(外部端子)14と、を備えている。
また、筒状のキャップ15内には、半導体チップ1や緩衝材17やはんだ合金2b、2cおよびCuリード14の一部を封止する封止用の樹脂16が充填されている。
なお、半導体チップ1とCuリード14との間に、緩衝材17を配置(挿入)することにより、接続後の冷却時および温度サイクル時に、接続部に被接続部材の熱膨張率差により発生する応力を緩衝することができる。緩衝材17の厚さは、30〜500μmにすることが好ましい。これは、緩衝材17の厚さが、30μm未満の場合、応力を充分に緩衝できずに、半導体チップ1および金属間化合物にクラックが発生する場合がある。また、緩衝材17の厚さが、500μm超の場合、Al、Mg、Ag、ZnはCuリード14より熱膨張率が大きいため、熱膨張率差の影響により、接続信頼性の低下につながる場合がある。また、緩衝材17としては、Cu/インバー合金/Cu複合材、Cu/Cu複合材Cu−Mo合金、Ti、Mo、Wの何れかを用いることが好ましい。この緩衝材17が設けられたにより、半導体チップ1とCuリード14との間の熱膨張率差から生じる温度サイクル時および接続後の冷却時の接続部に発生する応力を緩衝することができる。
その結果、半導体チップ1にかかる応力を低減することができ、半導体チップ1にクラックが形成されることを低減できる。さらに、半導体モジュール18において、はんだ接続の接続信頼性を高めることができる。
また、図14に示す自動車32は、例えば、図13に示す半導体モジュール18が搭載されたものであり、車体31と、タイヤ29と、半導体モジュール18と、半導体モジュール18を支持する実装部材である実装ユニット30と、を備えている。
半導体モジュール18は、実装ユニット30に搭載されているが、実装ユニット30は、例えば、エンジン制御ユニット等であり、その場合、実装ユニット30はエンジンの近傍に配置されている。この場合には、実装ユニット30は、高温環境下での使用となり、これにより、半導体モジュール18も高温状態となる。
しかしながら、自動車32において、実装ユニット30が高温環境となった場合であっても、半導体モジュール18のはんだ接続部に、本実施の形態のはんだ合金2(実施例1〜18の鉛フリーはんだ合金(はんだ合金2、接合材)の何れか)を適用することにより、鉛フリーはんだ合金の各接続部において、それぞれの界面にCu−Sn系化合物層(図2参照)4を厚く形成することができる。その結果、各はんだ接続部における界面安定性を向上させることができる。
これにより、鉛フリーはんだ合金(はんだ合金2)の各接続部における接続信頼性を高めることができる。すなわち、半導体モジュール18の信頼性を高めることができる。
その結果、自動車32の信頼性を高めることができる。
(変形例)
図15は本発明の実施の形態の第1変形例の半導体パワーモジュールの構造を示す断面図である。図15に示す半導体モジュール(半導体パワーモジュール)33は、複数の半導体チップ33aと複数の半導体チップ33bが、セラミック基板5上に搭載されたパワーモジュールである。半導体チップ33aは、例えば、SiCから成るMOS(Metal Oxide Semiconductor)であり、半導体チップ33bは、例えば、SiCから成るダイオードである。この場合、半導体モジュール33は、フルSiCモジュール等とも呼ばれ、搭載されている各半導体チップがSiCから成る。
半導体モジュール33においても、半導体チップ33aや半導体チップ33bの各下面側にはんだ合金(接合材、鉛フリーはんだ合金)2bが適用され、セラミック基板5と放熱用金属板12との間には、はんだ合金2c(接合材、鉛フリーはんだ合金)が適用されている。
さらに、半導体モジュール33においても、リード13がセラミック基板5の配線部5cに電気的に接続され、そして、半導体チップ33a,33bそれぞれの電極パッドと、セラミック基板5上の配線部5cとがワイヤ11によってボンディングされている。
上述のように半導体モジュール33のはんだ接続部に本実施の形態のはんだ合金2(実施例1〜18の鉛フリーはんだ合金(はんだ合金2、接合材)の何れか)を適用することにより、鉛フリーはんだ合金の各接続部において、それぞれの界面にCu−Sn系化合物層(図2参照)4を厚く形成することができ、その結果、各はんだ接続部における界面安定性を向上させることができる。
これにより、鉛フリーはんだ合金(はんだ合金2)の各接続部における接続信頼性を高めることができる。すなわち、半導体モジュール33の信頼性を高めることができる。
次に、図16は、本発明の実施の形態の第2変形例の半導体パワーモジュールの構造を示す断面図である。図16に示す半導体モジュール34は、複数の半導体チップ34aが、セラミック基板5上に搭載されたパワーモジュールである。半導体チップ34aは、例えば、SiCから成るMOSであり、さらにダイオードを内蔵している。
つまり、ダイオードが半導体チップ34a内に組み込まれており、この場合の半導体モジュール34も、フルSiCモジュール等とも呼ばれる。
半導体モジュール34においても、半導体モジュール33と同様に、半導体チップ34aの下面側にはんだ合金(接合材、鉛フリーはんだ合金)2bが適用され、セラミック基板5と放熱用金属板12との間には、はんだ合金2c(接合材、鉛フリーはんだ合金)が適用されている。
さらに、半導体モジュール34においても、リード13がセラミック基板5の配線部5cに電気的に接続され、そして、半導体チップ30aの電極パッドと、セラミック基板5上の配線部5cとがワイヤ11によってボンディングされている。
上述のように半導体モジュール34のはんだ接続部に本実施の形態のはんだ合金2(実施例1〜18の鉛フリーはんだ合金(はんだ合金2、接合材)の何れか)を適用することにより、鉛フリーはんだ合金の各接続部において、それぞれの界面にCu−Sn系化合物層(図2参照)4を厚く形成することができ、その結果、各接続部における界面安定性を向上させることができる。
これにより、鉛フリーはんだ合金(はんだ合金2)の各接続部における接続信頼性を高めることができる。すなわち、半導体モジュール34の信頼性を高めることができる。
さらに、チップ内にダイオードを組み込むことにより、搭載するチップの数を少なくすることができる。その結果、半導体モジュール33に比べて半導体モジュール34のコストの低減化を図ることができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
また、上記実施の形態で説明した放熱用金属板12は、板状の放熱板であってもよいし、あるいは複数のフィンが設けられた放熱部材等であってもよい。
また、本願発明の接合構造または接合方法は、自動車や鉄道車両の他、太陽光発電機またはパワーコンディショナまたは風力発電機または建設機械またはエレベータまたはエアコンまたは工作機械またはモータや圧縮機等の産業機器を動作させるインバータにも適用することができる。また、IGBTモジュール、オルタネータ、交流発動機等にも適用することができる。
1 半導体チップ(半導体素子)
2,2b,2c, はんだ合金(接合材)
3 Niめっき層(Niメタライズ層)
5 セラミック基板(チップ支持部材、絶縁基板、被接続部材)
9 半導体装置(半導体モジュール、半導体パワーモジュール)
10 半導体モジュール(半導体装置、半導体パワーモジュール)
12 放熱用金属板(放熱ベース、放熱部材)
18,19,33,34 半導体モジュール(半導体装置、半導体パワーモジュール)

Claims (11)

  1. 半導体パワーモジュールであって、
    半導体素子と、
    前記半導体素子と接合する接合材と、
    を有し、
    前記半導体素子と絶縁基板とが、または、前記絶縁基板と放熱ベースとが、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる前記接合材によって接合され、
    前記接合材は280℃以上の温度で接合された、半導体パワーモジュール。
  2. 請求項1に記載の半導体パワーモジュールにおいて
    前記接合材の接合部の界面にCu−Snを主な構成元素とする金属間化合物が形成されている、半導体パワーモジュール。
  3. 半導体パワーモジュールであって、
    半導体素子と、
    前記半導体素子と接合する接合材と、
    を有し、
    前記半導体素子と絶縁基板との間、または、前記絶縁基板と放熱ベースとの間の接合部における第1のCu−Sn化合物、Sn−Cu−Sb層、第2のCu−Sn化合物のそれぞれの厚さを足した前記接合部の厚さ比を100とした場合、前記第1のCu−Sn化合物と前記第2のCu−Sn化合物の厚さの比は、1以上10以下である、半導体パワーモジュール。
  4. 請求項1乃至3のいずれか1項に記載の半導体パワーモジュールにおいて、
    前記半導体素子の裏面、前記絶縁基板、または、前記放熱ベースそれぞれの表面にNiメタライズ層が形成されている、半導体パワーモジュール。
  5. 請求項4に記載の半導体パワーモジュールにおいて、
    前記絶縁基板と前記放熱ベースとの間の前記接合部の平均厚さが50μm〜400μmである、半導体パワーモジュール。
  6. 半導体パワーモジュールを有する移動体であって、
    前記半導体パワーモジュールは、半導体素子と絶縁基板との間、または、前記絶縁基板と放熱板との間に接合層を有しており、
    前記接合層は、第1のCu−Sn化合物とSn−Cu−Sb層と第2のCu−Sn化合物とから構成されており、前記接合層の厚さを100とした場合に、前記第1のCu−Sn化合物と前記第2のCu−Sn化合物の厚さは1以上10以下で構成された、移動体。
  7. 請求項6に記載の移動体において、
    前記半導体素子が有する面のうち前記絶縁基板側の面、または、前記絶縁基板、または、前記放熱板の表面にNiメタライズ層が形成された、移動体。
  8. 請求項6に記載の移動体において、
    前記接合層の平均厚さが50μm以上400μm以下である、移動体。
  9. 請求項6乃至8のいずれか1項に記載の移動体において、
    前記移動体は、自動車である移動体。
  10. 請求項6乃至8のいずれか1項に記載の移動体において、
    前記移動体は、鉄道車両である移動体。
  11. 半導体パワーモジュールの製造方法であって、
    半導体素子と絶縁基板とを、または、前記絶縁基板と放熱ベースとを、Cu1〜7重量%と、Sb3〜15重量%と、残部Snとからなる接合材によって接合する工程を有し、
    前記接合材を280℃以上に加熱して前記半導体素子と前記絶縁基板とを、または、前記絶縁基板と前記放熱ベースとを接合する、半導体パワーモジュールの製造方法。
JP2016559781A 2014-11-21 2014-11-21 半導体装置および移動体 Active JP6429208B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/080978 WO2016079881A1 (ja) 2014-11-21 2014-11-21 半導体パワーモジュールおよびその製造方法ならびに移動体

Publications (2)

Publication Number Publication Date
JPWO2016079881A1 true JPWO2016079881A1 (ja) 2017-04-27
JP6429208B2 JP6429208B2 (ja) 2018-11-28

Family

ID=56013481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559781A Active JP6429208B2 (ja) 2014-11-21 2014-11-21 半導体装置および移動体

Country Status (2)

Country Link
JP (1) JP6429208B2 (ja)
WO (1) WO2016079881A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102325114B1 (ko) * 2019-12-06 2021-11-11 제엠제코(주) 반도체 패키지의 제조 방법
JPWO2022075409A1 (ja) * 2020-10-07 2022-04-14
JPWO2022244395A1 (ja) * 2021-05-18 2022-11-24
JP2022188702A (ja) * 2021-06-09 2022-12-21 日立Astemo株式会社 半導体装置および半導体装置の製造方法
JP2024026932A (ja) * 2022-08-16 2024-02-29 日立Astemo株式会社 電子装置、電子装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004298931A (ja) * 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
JP2012009736A (ja) * 2010-06-28 2012-01-12 Mitsubishi Electric Corp 半導体素子、半導体素子の製造方法および半導体装置
JP2014060341A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004298931A (ja) * 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
JP2012009736A (ja) * 2010-06-28 2012-01-12 Mitsubishi Electric Corp 半導体素子、半導体素子の製造方法および半導体装置
JP2014060341A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6429208B2 (ja) 2018-11-28
WO2016079881A1 (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
JP6267229B2 (ja) 鉛フリーはんだ箔および半導体装置
US20210407953A1 (en) Solder material for semiconductor device
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP6429208B2 (ja) 半導体装置および移動体
KR102154882B1 (ko) 파워 모듈
JP4479577B2 (ja) 半導体装置
CN112753101B (zh) 半导体装置
WO2017217145A1 (ja) はんだ接合部
JP2007067158A (ja) 半導体装置および半導体装置の製造方法
JP2022024016A (ja) はんだ材および焼結体
JP5331322B2 (ja) 半導体装置
CN109641323B (zh) 软钎焊材料
JP5517694B2 (ja) 半導体装置
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP5011088B2 (ja) 放熱装置及びパワーモジュール
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP2017103290A (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JP2014123745A (ja) 自動車用パワーモジュール。
JP6843503B2 (ja) 半導体装置及び移動体
WO2024029258A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
US20230402420A1 (en) Semiconductor device and method for manufacturing the same
JP2019079958A (ja) パワーモジュール
WO2016132453A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A603 Late request for extension of time limit during examination

Free format text: JAPANESE INTERMEDIATE CODE: A603

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181023

R150 Certificate of patent or registration of utility model

Ref document number: 6429208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150