JP2024026932A - 電子装置、電子装置の製造方法 - Google Patents
電子装置、電子装置の製造方法 Download PDFInfo
- Publication number
- JP2024026932A JP2024026932A JP2022129483A JP2022129483A JP2024026932A JP 2024026932 A JP2024026932 A JP 2024026932A JP 2022129483 A JP2022129483 A JP 2022129483A JP 2022129483 A JP2022129483 A JP 2022129483A JP 2024026932 A JP2024026932 A JP 2024026932A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electronic device
- electronic component
- manufacturing
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 111
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 41
- 150000001875 compounds Chemical class 0.000 claims abstract description 36
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000203 mixture Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 230000005496 eutectics Effects 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 abstract description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 77
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 64
- 239000010949 copper Substances 0.000 description 34
- 239000000758 substrate Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 11
- 239000010931 gold Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000007711 solidification Methods 0.000 description 5
- 230000008023 solidification Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C13/00—Alloys based on tin
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C13/00—Alloys based on tin
- C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Abstract
【課題】ひけ巣の発生を抑制できる。【解決手段】電子装置は、Ｎｉ系電極を有する第１電子部品と、Ｓｎ系はんだを介してＮｉ系電極と接合される第２電子部品とを備え、Ｎｉ系電極とＳｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が存在し、接合後のＳｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロである。【選択図】図３
Description
本発明は、電子装置、および電子装置の製造方法に関する。
ＲｏＨＳ指令やＥＬＶ指令により自動車に搭載される電子制御装置に含まれる鉛の使用が規制されているため、これまでＳｎ－３Ａｇ－０．５Ｃｕ（重量％）を主とした鉛フリーはんだにより鉛フリー化が進められてきた。インバータに用いられるパワーモジュールは、小型化および軽量化を目的として高パワー密度化が潮流となっており、たとえば次の２点が求められている。第１に、パワー半導体の上下両面をはんだ接合してパワーモジュールの上下両面から放熱できることである。第２に、パワー半導体接合部の保証温度を高温化して多くの電流を流せることである。
半導体素子の電極には、はんだとの接合を担うＮｉ系電極が用いられており、はんだの濡れを確保しやすくするために、電極の再表面にはＡｕやＡｇのメタライズが施される。しかしながら、チップ製造過程での加熱や保管環境によっては、薄いＡｕメタライズや欠陥の多いＡｇメタライズの表面にＮｉが拡散し再表面から最も表面にＮｉ酸化物を生成し、はんだの接合性を損ねてしまうことがある。そのため、再表面にＮｉ酸化物を形成しないように、Ｎｉ系電極上にＰｄの層を設け、その上にＡｕやＡｇのメタライズを施すことが増えてきている。特許文献１には、原子％で、Ａｇ：３～６％、Ｃｕ：１～４％、Ｃｏ：０．０１～２％、Ｓｎ：残部からなる鉛フリーはんだボール用合金が開示されている。
特許文献１に記載されている発明では、ひけ巣の対策に検討の余地がある。
本発明の第１の態様による電子装置は、Ｎｉ系電極を有する第１電子部品と、Ｓｎ系はんだを介して前記Ｎｉ系電極と接合される第２電子部品とを備え、前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が存在し、接合後の前記Ｓｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、前記（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロである。
本発明の第２の態様による電子装置の製造方法は、Ｎｉ系電極を有する第１電子部品と、Ｓｎ系はんだを介して前記Ｎｉ系電極と接合される第２電子部品とを備える電子装置の製造方法であって、前記Ｎｉ系電極の外周にＰｄ層が形成された前記第１電子部品に対して、前記Ｐｄ層の表面に共晶組成よりもＣｕを多く含有するＳｎ系はんだを配置する配置工程を含み、前記電子装置は、前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が形成される。
本発明の第２の態様による電子装置の製造方法は、Ｎｉ系電極を有する第１電子部品と、Ｓｎ系はんだを介して前記Ｎｉ系電極と接合される第２電子部品とを備える電子装置の製造方法であって、前記Ｎｉ系電極の外周にＰｄ層が形成された前記第１電子部品に対して、前記Ｐｄ層の表面に共晶組成よりもＣｕを多く含有するＳｎ系はんだを配置する配置工程を含み、前記電子装置は、前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が形成される。
本発明によれば、ひけ巣の発生を抑制できる。
―第１の実施の形態―
以下、図１～図１１を参照して、電子部品である半導体装置の第１の実施の形態を説明する。Ｎｉ（ニッケル）系電極上にＰｄ（パラジウム）層を設けたチップを用いる場合は、Ｐｄ層の無いチップを用いた場合と比べて、はんだ接合部にひけ巣ができやすいという問題が知られている。
以下、図１～図１１を参照して、電子部品である半導体装置の第１の実施の形態を説明する。Ｎｉ（ニッケル）系電極上にＰｄ（パラジウム）層を設けたチップを用いる場合は、Ｐｄ層の無いチップを用いた場合と比べて、はんだ接合部にひけ巣ができやすいという問題が知られている。
図１は、ひけ巣の一例を示す図である。図１では、半導体素子１とパワーモジュールのエミッタ側リード２の間にはんだ接合部３が形成されている。はんだ接合部３のエミッタ側リード２に近い領域には、黒く表示されるひけ巣１０１が形成されている。なお図１に示す例では、エミッタ側リード２の側よりも半導体素子１の側から多く放熱された。ひけ巣が形成されると、通電により発熱した半導体素子の熱を逃がす放熱経路が少なくなり信頼性確保が難しくなる。そのため、ひけ巣が形成されると組立後の品質検査において不具合品と判定される。ひけ巣は、半導体素子のＮｉ系電極上に形成されたＰｄがはんだ接合の際に、溶融したＳｎ（スズ）系鉛フリーはんだにＰｄが拡散することで、Ｓｎ系鉛フリーはんだの液相線温度が上昇するために生じると考える。
本実施の形態におけるＮｉ系電極とはたとえば、ニッケルのみ、ニッケルとリン、ニッケルとバナジウムなどである。この場合のニッケルとリンの比率は、たとえば１００：１～１５程度である。この場合のニッケルとバナジウムの比率は、たとえば１００：１～１５程度である。
図２は、冷却時のはんだの挙動を示す図である。図２の左側は、はんだの固まり始めと終わりの温度差が小さい場合を示し、図２の右側は、はんだの固まり始めと終わりの温度差が大きい場合を示す。図２では、図示上方から下方に向かって時間が経過している。また図２に示す例でも、半導体素子１の側から多く放熱されている。図２の左側に示す、はんだの固まり始めと終わりの温度差が小さい場合は、はんだ接合部３の全体が凝固による体積収縮の影響を受けて全体的に収縮する。その一方で、図２の右側に示す、はんだの固まり始めと終わりの温度差が大きい場合は、冷却されている側から少しずつ固まり、最終凝固部で凝固時の体積収縮を受けることになりひけ巣１０１が形成されやすくなる。なお仮に半導体素子１の側よりもエミッタ側リード２の側から多く放熱される場合には、ひけ巣１０１は半導体素子１の側に形成される。
図３は、本実施の形態における電子部品である半導体装置１００の第１の構成を示す図である。図示左側が接合前の状態を示し、図示右側が接合後の状態を示す。半導体素子１の表面にＮｉ系電極８、Ｐｄ層７、および金属膜６が存在する。金属膜６は、Ａｕ（金）またはＡｇ（銀）によるメタライズである。エミッタ側リード２の表面にはＮｉめっき５が存在する。本実施の形態では、金属膜６とＮｉめっき５の間に銅添加はんだ２４を配して接合する。銅添加はんだ２４は、Ｃｕ（銅）を共晶組成よりも多く添加されたＳｎ系はんだである。具体的には銅添加はんだ２４は、Ｃｕの重量％が０．９％以上であり好ましくは３％以上６％未満、かつＳｎの重量％が８０％以上である。
Ｃｕを共晶組成よりも多く含む銅添加はんだ２４は、はんだ中に符号２５で示すＣｕ６Ｓｎ５化合物を多く含んでいる。Ｃｕ６Ｓｎ５化合物を用いて接合することで、はんだ中から供給したＣｕ６Ｓｎ５化合物の中にＰｄを取り込み、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物として接合部界面２６に化合物を形成することができる。はんだ接合部は、図示上下に存在する接合部界面２６と、はんだ中央層２７とから構成される。
このとき、はんだに含まれるＣｕの含有量やはんだ接合部の厚さＬを、半導体素子１のＰｄ厚さに応じてコントロールすることで、接合部界面２６に形成する（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物にＰｄをほぼ取り込むことができる。ここで、Ｐｄ層７の厚みを記号ｄで表し、Ｐｄ層の厚みを記号ｄで表し、上部の接合部界面２６の厚みを記号ｙ１で表し、下部の接合部界面２６の厚みを記号ｙ２で表し、Ｐｄの密度を記号Ｄ１で表し、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５の密度Ｄ２を記号Ｄ２で表す。（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５におけるＰｄは、３．６重量％なので、Ｐｄの重量に関して次の式１が成りたつ。式１の左辺は接合前のＰｄ、右辺は接合後のＰｄについて記述している。なお式１における「ｘ」は積を意味する演算記号である。
ｄ ｘ Ｄ１＝（ｙ１＋ｙ２）ｘ Ｄ２ ｘ ０．０３６ ・・・（式１）
ここで、Ｐｄ密度Ｄ１は１２．０３ｇ／ｃｍ３、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５密度Ｄ２は８．３３ｇ／ｃｍ３なので、式１を整理すると次の式２が得られる。
ｙ＝ｙ１＋ｙ２＝４０．１ ｘ ｄ ・・・（式２）
すなわち式２から、上部の接合部界面２６の厚みと下部の接合部界面２６の厚みの合計が、接合前のＰｄ層７の厚みの約４０倍になることがわかる。なお、所望のはんだ厚さＬが決まる場合には、接合部界面２６の厚さｙに基づき、必要なはんだのＣｕ含有率を算出できる。
Ｐｄを接合部界面２６に全て取り込むことができれば、はんだ中央層２７には（Ｐｄ，Ｎｉ）Ｓｎ４化合物がほぼ存在しなくなり、液相線温度の上昇を抑制できるので、ひけ巣を抑制できる。ひけ巣を抑制する効果は、接合後の前記Ｓｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、前述の（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロであるときに顕著に得られる。なお、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層におけるＮｉ含有率が５ｗｔ．％以下である。
図４は、比較のために一般的なはんだを用いた構成を示す図である。図示左側が接合前の状態を示し、図示右側が接合後の状態を示す。図４の左側を図３の左側と比較すると、図３における銅添加はんだ２４の代わりに一般はんだ４が用いられている。半導体素子１の表面にＮｉ系電極８、Ｐｄ層７、および金属膜６が存在する点と、エミッタ側リード２の表面にはＮｉめっき５が存在する点は図３と共通している。一般はんだ４はたとえば、Ｓｎ－３Ａｇ－０．５ＣｕのようなＳｎ系鉛フリーはんだである。
この場合にＰｄ層７に含まれるＰｄは、はんだと反応して接合部界面に形成される（Ｎｉ，Ｃｕ，Ｐｄ）３Ｓｎ４化合物の成分として取込まれるものと、はんだ接合部内部に（Ｐｄ，Ｎｉ）Ｓｎ４化合物として浮島状に存在するものに分配される。ここで、接合部を接合部界面の金属間化合物とそれ以外のはんだ部として分けて考えると、接合部界面に形成された金属間化合物ははんだの液相線温度には関わらず、それ以外のはんだ部の液相線温度がひけ巣の出来やすさに影響を及ぼす。ここでは、（Ｐｄ，Ｎｉ）Ｓｎ４化合物２３が多く形成するほど、はんだの液相線温度が高くなりひけ巣が出来やすくなる。
図５は、本実施の形態における半導体装置１００の第２の構成を示す図である。パワーモジュールなどの半導体素子１は、図５に示すようにエミッタ側とコレクタ側の両面をはんだ接合することがある。具体的には図５に示す半導体素子１は、図示下方のコレクタ側リード１２と、図示上方のエミッタ側リード２とに挟みこまれている。この場合は、図示下方のコレクタ側リード１２から冷却されるため、半導体素子１の下側に存在する符号１３のコレクタ側接合部の方が冷却が速く、符号３で示すエミッタ側接合部の方が冷却速度が遅くなる。ひけ巣は冷却速度が遅いほど発生しやすいため、エミッタ側接合部の方がひけ巣が出来やすい。そのため、少なくともエミッタ側接合部において、Ｃｕを共晶組成より多く添加されたＳｎ系はんだでＮｉ系電極上にＰｄを有する半導体素子を接合することでひけ巣生成を抑制することができる。
（実施例１～６）
図６および図７を参照して、実施例１～６を説明する。図６に示す半導体装置１００Ａの製造方法は次のとおりである。まず、粗化Ｎｉめっきを有するＣｕ製コレクタ側リード３２のはんだ搭載位置に、コレクタ側はんだ２４－２を供給する。その上に、両面のＮｉ系電極上に厚さ６００ｎｍのＰｄ層を有する半導体素子１を接合する。さらに、接合した半導体素子１の上面の電極上にエミッタ側はんだ２４－１を配し、さらにその上に粗化Ｎｉめっきを有する銅製のエミッタ側リード３１を積層して接合する。これにより、ひけ巣が生成しやすいエミッタ側接合部において、接合部内部にほぼ（Ｐｄ，Ｎｉ）Ｓｎ４化合物が無い状態で、接合部界面の（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物の中に半導体素子から供給されたＰｄを取込むことができる。その後にトランスファーモールドによりレジン３３による封止を行い、半導体装置１００Ａが製造される。
図６および図７を参照して、実施例１～６を説明する。図６に示す半導体装置１００Ａの製造方法は次のとおりである。まず、粗化Ｎｉめっきを有するＣｕ製コレクタ側リード３２のはんだ搭載位置に、コレクタ側はんだ２４－２を供給する。その上に、両面のＮｉ系電極上に厚さ６００ｎｍのＰｄ層を有する半導体素子１を接合する。さらに、接合した半導体素子１の上面の電極上にエミッタ側はんだ２４－１を配し、さらにその上に粗化Ｎｉめっきを有する銅製のエミッタ側リード３１を積層して接合する。これにより、ひけ巣が生成しやすいエミッタ側接合部において、接合部内部にほぼ（Ｐｄ，Ｎｉ）Ｓｎ４化合物が無い状態で、接合部界面の（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物の中に半導体素子から供給されたＰｄを取込むことができる。その後にトランスファーモールドによりレジン３３による封止を行い、半導体装置１００Ａが製造される。
実施例ごとのエミッタ側はんだ２４－１およびコレクタ側はんだ２４－２のそれぞれの組成は、図１０の「基板上部はんだ」および「基板下部はんだ」の欄に記載のとおりである。たとえば実施例１は、コレクタ側はんだ２４－２およびエミッタ側はんだ２４－１はいずれも、Ｓｎを主成分としてＣｕが３重量％以上６重量％未満含まれるはんだである。実施例２は、コレクタ側はんだ２４－２およびエミッタ側はんだ２４－１はいずれも、Ｓｎを主成分としてＡｇが４重量％含まれ、かつＣｕが３重量％以上６重量％未満含まれるはんだである。
実施例ごとに１００台の半導体装置１００Ａを作製し、ひけ巣１０１の存在を評価した。ひけ巣１０１の評価は、接合部面積の５％を超えるひけ巣１０１が１００台中１台も確認されない場合に「合格」、１台でも５％を超えるひけ巣１０１が観察された場合に「不合格」とした。その結果、実施例１～６のいずれにおいても「合格」となった。
（比較例１～２）
図６および図８を参照して、比較例１～２を説明する。実施例１～６とは、エミッタ側はんだ２４－１およびコレクタ側はんだ２４－２の組成のみが異なる比較例１～２も同様に半導体装置を作成して評価した。評価の結果、比較例１～２のいずれも「不合格」となった。
図６および図８を参照して、比較例１～２を説明する。実施例１～６とは、エミッタ側はんだ２４－１およびコレクタ側はんだ２４－２の組成のみが異なる比較例１～２も同様に半導体装置を作成して評価した。評価の結果、比較例１～２のいずれも「不合格」となった。
（実施例７～９）
図９および図１０を参照して、実施例７～９を説明する。図９に示す半導体装置１００Ｂの製造方法は次のとおりである。まず、放熱ベース４５の上に基板下部はんだ２４－４のシートを置き、その上にセラミックス絶縁基板４３を積層する。セラミックス絶縁基板４３の図示上側には、エミッタ側リード２が配されている。次に、そのエミッタ側リード２の上に基板上部はんだ２４－３を置き、半導体素子１を設置した後に加熱して接合する。そして、はんだが接合された後にアルミワイヤ４２および端子４１を接合し、その後ケース４７を取付ける。最後にケース４７の内部をゲル４６で封止して半導体装置１００Ｂが製造される。
図９および図１０を参照して、実施例７～９を説明する。図９に示す半導体装置１００Ｂの製造方法は次のとおりである。まず、放熱ベース４５の上に基板下部はんだ２４－４のシートを置き、その上にセラミックス絶縁基板４３を積層する。セラミックス絶縁基板４３の図示上側には、エミッタ側リード２が配されている。次に、そのエミッタ側リード２の上に基板上部はんだ２４－３を置き、半導体素子１を設置した後に加熱して接合する。そして、はんだが接合された後にアルミワイヤ４２および端子４１を接合し、その後ケース４７を取付ける。最後にケース４７の内部をゲル４６で封止して半導体装置１００Ｂが製造される。
実施例ごとの基板上部はんだ２４－３および基板下部はんだ２４－４のそれぞれの組成は、図１０の「基板上部はんだ」および「基板下部はんだ」の欄に記載のとおりである。実施例ごとに１００台の半導体装置１００Ｂを作製し、ひけ巣１０１の存在を評価した。ひけ巣１０１の評価は、接合部面積の５％を超えるひけ巣１０１が１００台中１台も確認されない場合に「合格」、１台でも５％を超えるひけ巣１０１が観察された場合に「不合格」とした。その結果、図１０に示すように実施例７～９のいずれにおいても「合格」となった。
（比較例３～４）
図９および図１１を参照して、比較例３～４を説明する。実施例７～９とは、基板上部はんだ２４－３および基板下部はんだ２４－４の組成のみが異なる。比較例３～４も同様に半導体装置を作成して評価した。比較例３～４の基板上部はんだ２４－３および基板下部はんだ２４－４のそれぞれの組成は、図１１の「基板上部はんだ」および「基板下部はんだ」の欄に記載のとおりである。評価の結果、比較例１～２のいずれも「不合格」となった。
図９および図１１を参照して、比較例３～４を説明する。実施例７～９とは、基板上部はんだ２４－３および基板下部はんだ２４－４の組成のみが異なる。比較例３～４も同様に半導体装置を作成して評価した。比較例３～４の基板上部はんだ２４－３および基板下部はんだ２４－４のそれぞれの組成は、図１１の「基板上部はんだ」および「基板下部はんだ」の欄に記載のとおりである。評価の結果、比較例１～２のいずれも「不合格」となった。
上述した第１の実施の形態によれば、次の作用効果が得られる。
（１）電子装置である半導体装置１００は、Ｎｉ系電極を有する半導体素子１と、Ｓｎ系はんだを介してＮｉ系電極と接合されるエミッタ側リード２とを備える。Ｎｉ系電極とＳｎ系はんだの接合部界面２６に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が存在し、接合後のＳｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロである。そのため、ひけ巣１０１の発生が抑制される。
（１）電子装置である半導体装置１００は、Ｎｉ系電極を有する半導体素子１と、Ｓｎ系はんだを介してＮｉ系電極と接合されるエミッタ側リード２とを備える。Ｎｉ系電極とＳｎ系はんだの接合部界面２６に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が存在し、接合後のＳｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロである。そのため、ひけ巣１０１の発生が抑制される。
（２）半導体素子１は複数のＮｉ系電極を備え、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層は、少なくとも、複数のＮｉ系電極のうち放熱に最も時間を要するＮｉ系電極とＳｎ系はんだの接合部界面に存在する。たとえば図６に示す例では、図示下部のコレクタ側リード３２の側から放熱されるため、早く冷却されるコレクタ側はんだ２４－２にはひけ巣１０１が発生しにくいことから対策の必然性が低い。しかし冷却に時間を要する側、図６の例ではエミッタ側は、何らの対策も行わない場合にはひけ巣１０１が発生する可能性があるので、上述した組成のはんだを用いることでひけ巣１０１の発生を抑制する。
（３）半導体装置１００は、（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層におけるＮｉ含有率が５ｗｔ．％以下である。
（４）Ｎｉ系電極を有する半導体素子１と、Ｓｎ系はんだを介してＮｉ系電極と接合されるエミッタ側リード２とを備える半導体装置１００の製造方法は、Ｎｉ系電極の外周にＰｄ層が形成された半導体素子１に対して、Ｐｄ層の表面に共晶組成よりもＣｕを多く含有する銅添加はんだ２４を配置する配置工程を含む。半導体装置１００は、Ｎｉ系電極とＳｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が形成される。
（５）半導体素子１は、複数のＮｉ系電極を有する。配置工程では、少なくとも、放熱に時間を要する図６の図示上側のＮｉ系電極とエミッタ側リード３１との間に、共晶組成よりもＣｕを多く含有する銅添加はんだ２４を配置する。
（６）共晶組成よりＣｕを多く含有する銅添加はんだ２４の組成は、Ｃｕが３～６ｗｔ．％含まれている。
（７）図３を参照して説明したように、半導体素子１のＮｉ電極上のＰｄ層の厚さｄに対して４０倍の厚さである厚さＬの（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が接合部界面に形成される。
（変形例１）
上述した第１の実施の形態では、半導体素子であるパワーモジュールの接合部におけるひけ巣１０１の発生を抑止するためのはんだの組成を説明した。しかしひけ巣１０１の発生は電子部品のあらゆる場面で問題となりうるため、本発明の適用対象はパワーモジュールに限定されず、様々な半導体素子を適用対象にできる。さらに、半導体に限定されず、電極を備えるさまざまな電子装置に適用できる。
上述した第１の実施の形態では、半導体素子であるパワーモジュールの接合部におけるひけ巣１０１の発生を抑止するためのはんだの組成を説明した。しかしひけ巣１０１の発生は電子部品のあらゆる場面で問題となりうるため、本発明の適用対象はパワーモジュールに限定されず、様々な半導体素子を適用対象にできる。さらに、半導体に限定されず、電極を備えるさまざまな電子装置に適用できる。
上述した各実施の形態および変形例は、それぞれ組み合わせてもよい。上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１ ：半導体素子
７ ：Ｐｄ層
８ ：Ｎｉ系電極
１２ ：コレクタ側リード
２４ ：銅添加はんだ
２４－１ ：エミッタ側はんだ
２４－２ ：コレクタ側はんだ
２４－３ ：基板上部はんだ
２４－４ ：基板下部はんだ
３１ ：エミッタ側リード
３２ ：コレクタ側リード
１００、１００Ａ、１００Ｂ：半導体装置
１０１ ：ひけ巣
７ ：Ｐｄ層
８ ：Ｎｉ系電極
１２ ：コレクタ側リード
２４ ：銅添加はんだ
２４－１ ：エミッタ側はんだ
２４－２ ：コレクタ側はんだ
２４－３ ：基板上部はんだ
２４－４ ：基板下部はんだ
３１ ：エミッタ側リード
３２ ：コレクタ側リード
１００、１００Ａ、１００Ｂ：半導体装置
１０１ ：ひけ巣
Claims (9)
- Ｎｉ系電極を有する第１電子部品と、
Ｓｎ系はんだを介して前記Ｎｉ系電極と接合される第２電子部品とを備え、
前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が存在し、
接合後の前記Ｓｎ系はんだの母相中において（Ｐｄ，Ｎｉ）Ｓｎ４化合物として存在するＰｄ含有量が、前記（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層として存在するＰｄ含有量よりも少ないか又はゼロである、電子装置。 - 請求項１に記載の電子装置であって、
前記第１電子部品は半導体素子である、電子装置。 - 請求項１に記載の電子部品であって、
前記第１電子部品は、複数の前記Ｎｉ系電極を有する半導体素子であり、
前記（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層は、少なくとも、前記複数のＮｉ系電極のうち放熱に最も時間を要する前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に存在する、電子装置。 - 請求項１に記載の電子装置であって、
前記（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層におけるＮｉ含有率が５ｗｔ．％以下である電子装置。 - Ｎｉ系電極を有する第１電子部品と、Ｓｎ系はんだを介して前記Ｎｉ系電極と接合される第２電子部品とを備える電子装置の製造方法であって、
前記Ｎｉ系電極の外周にＰｄ層が形成された前記第１電子部品に対して、前記Ｐｄ層の表面に共晶組成よりもＣｕを多く含有するＳｎ系はんだを配置する配置工程を含み、
前記電子装置は、前記Ｎｉ系電極と前記Ｓｎ系はんだの接合部界面に（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が形成される電子装置の製造方法。 - 請求項５に記載の電子装置の製造方法であって、
前記第１電子部品は半導体素子である、電子装置の製造方法。 - 請求項５に記載の電子装置の製造方法であって、
前記第１電子部品は、複数の前記Ｎｉ系電極を有する半導体素子であり、
前記配置工程では、少なくとも、前記複数のＮｉ系電極のうち放熱に最も時間を要する前記Ｎｉ系電極と前記第２電子部品との間に、共晶組成よりもＣｕを多く含有するＳｎ系はんだを配置する、電子装置の製造方法。 - 請求項５に記載の電子装置の製造方法であって、
共晶組成よりＣｕを多く含有する前記Ｓｎ系はんだの組成は、Ｃｕが３～６ｗｔ．％含まれている電子装置の製造方法。 - 請求項５に記載の電子装置の製造方法であって、
前記第１電子部品のＮｉ電極上のＰｄ層の厚さに対して４０倍の厚さの（Ｃｕ，Ｎｉ，Ｐｄ）６Ｓｎ５化合物層が前記接合部界面に形成される電子装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022129483A JP2024026932A (ja) | 2022-08-16 | 2022-08-16 | 電子装置、電子装置の製造方法 |
| PCT/JP2023/021219 WO2024038665A1 (ja) | 2022-08-16 | 2023-06-07 | 電子装置、電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022129483A JP2024026932A (ja) | 2022-08-16 | 2022-08-16 | 電子装置、電子装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024026932A true JP2024026932A (ja) | 2024-02-29 |
Family
ID=89941423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022129483A Pending JP2024026932A (ja) | 2022-08-16 | 2022-08-16 | 電子装置、電子装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2024026932A (ja) |
| WO (1) | WO2024038665A1 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4939891B2 (ja) * | 2006-10-06 | 2012-05-30 | 株式会社日立製作所 | 電子装置 |
| JP2011044624A (ja) * | 2009-08-24 | 2011-03-03 | Hitachi Ltd | 半導体装置および車載用交流発電機 |
| JP2013076135A (ja) * | 2011-09-30 | 2013-04-25 | Toppan Printing Co Ltd | はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法 |
| WO2016079881A1 (ja) * | 2014-11-21 | 2016-05-26 | 株式会社日立製作所 | 半導体パワーモジュールおよびその製造方法ならびに移動体 |
| JP6387522B2 (ja) * | 2014-12-03 | 2018-09-12 | パナソニックＩｐマネジメント株式会社 | 実装構造体 |
| JP6477517B2 (ja) * | 2016-01-20 | 2019-03-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| JP7014535B2 (ja) * | 2017-07-07 | 2022-02-01 | 新光電気工業株式会社 | 導電性ボール及び電子装置とそれらの製造方法 |
| JP2021027195A (ja) * | 2019-08-06 | 2021-02-22 | 国立大学法人大阪大学 | 電子部品および実装構造体 |
-
2022
- 2022-08-16 JP JP2022129483A patent/JP2024026932A/ja active Pending
-
2023
- 2023-06-07 WO PCT/JP2023/021219 patent/WO2024038665A1/ja unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024038665A1 (ja) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2017248560B2 (en) | Semiconductor device and manufacturing method for the semiconductor device | |
| US7964492B2 (en) | Semiconductor device and automotive AC generator | |
| EP2750173B1 (en) | Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder | |
| TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
| US20110042815A1 (en) | Semiconductor device and on-vehicle ac generator | |
| CN109755208B (zh) | 一种接合材料、半导体装置及其制造方法 | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| JP2008098212A (ja) | 電子装置およびその製造方法 | |
| JP2002124533A (ja) | 電極材料、半導体装置及び実装装置 | |
| JP2013016525A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2009147111A (ja) | 接合材、その製造方法および半導体装置 | |
| JP5557788B2 (ja) | 電子装置の製造方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| KR102454265B1 (ko) | 적층 접합 재료, 반도체 패키지 및 파워 모듈 | |
| JP6877600B1 (ja) | 半導体装置 | |
| WO2024038665A1 (ja) | 電子装置、電子装置の製造方法 | |
| JP5919692B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4147875B2 (ja) | ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置 | |
| TWI775075B (zh) | 具有金屬導熱凸塊接墊的陶瓷基板組件及元件 | |
| JP2006245478A (ja) | 半導体装置 | |
| JP2008034514A (ja) | 半導体装置 | |
| JP2005236019A (ja) | 半導体装置の製造方法 | |
| KR20100050640A (ko) | 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 | |
| CN112951786A (zh) | 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 | |
| JP4931835B2 (ja) | 半導体装置 |