JP4931835B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4931835B2 JP4931835B2 JP2008007053A JP2008007053A JP4931835B2 JP 4931835 B2 JP4931835 B2 JP 4931835B2 JP 2008007053 A JP2008007053 A JP 2008007053A JP 2008007053 A JP2008007053 A JP 2008007053A JP 4931835 B2 JP4931835 B2 JP 4931835B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- resin
- mold resin
- semiconductor device
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
(第1実施形態)
図1(a)は、本発明の第1実施形態に係る樹脂モールドパッケージタイプの半導体装置100の概略断面構成を示す図であり、図1(b)は、図1(a)中の丸で囲んだA部の拡大図である。この半導体装置100は、たとえばQFP(クワッドフラットパッケージ)、SOP(スモールアウトラインパッケージ)などにも適用できる。
そして、本実施形態では、ヒートシンク10とICチップ20とは樹脂製の接着剤30を介して接着され固定されている。
[変形例]
なお、上記図1に示される半導体装置100では、半導体チップとしてのICチップ20は、ヒートシンク10の一面11に樹脂製の接着剤30を介して接着され固定されていた。そのため、上記のように比表面積が規定されたヒートシンク10と樹脂製の接着剤30との剥離も極力防止することができた。
(第2実施形態)
ところで、上記第1実施形態では、ヒートシンク10の表面全体を、比表面積が1.14以上1.32以下であるものとしていた。
(他の実施形態)
なお、上記図1に示される半導体装置100においては、ヒートシンク10の表面のうちモールド樹脂60に封止されている部位H1は、ヒートシンク10の一面11および側面13であり、一方、モールド樹脂60から露出する部位H2は、ヒートシンク10の他面12であったが、ヒートシンク10のモールド樹脂60からの露出形態が図1と相違する場合には、これら部位H1、H2も図1とは相違することはもちろんである。
40…リードとしてのリードフレーム、60…モールド樹脂、
H1…ヒートシンクの表面のうちモールド樹脂に封止されている部位、
H2…ヒートシンクの表面のうちモールド樹脂から露出する部位。
Claims (3)
- ヒートシンク(10)と、
前記ヒートシンク(10)の表面に搭載されて固定された半導体チップ(20)と、
前記半導体チップ(20)の周囲に配置され前記半導体チップ(20)と電気的に接続されたリード(40)と、
前記半導体チップ(20)、前記ヒートシンク(10)、前記リード(40)を包み込むように封止するモールド樹脂(60)とを備え、
前記ヒートシンク(10)の表面の一部が前記モールド樹脂(60)から露出している半導体装置において、
前記ヒートシンク(10)の表面のうち前記モールド樹脂(60)に封止されている部位(H1)および前記モールド樹脂(60)から露出する部位(H2)は、平坦な母材(10a)の上に比表面積が1.14以上1.32以下に粗化されたメッキ膜(10b、10c、10d)が形成された同じ表面形状であることを特徴とする半導体装置。 - 前記モールド樹脂(60)の260℃におけるヤング率は、0.7GPa以下であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップ(20)は、樹脂製の接着剤(30)を介して前記ヒートシンク(10)の表面に固定されており、
前記接着剤(30)の260℃におけるヤング率は、0.04GPa以下であることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007053A JP4931835B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007053A JP4931835B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005062358A Division JP2006245478A (ja) | 2005-03-07 | 2005-03-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141220A JP2008141220A (ja) | 2008-06-19 |
JP4931835B2 true JP4931835B2 (ja) | 2012-05-16 |
Family
ID=39602307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008007053A Expired - Fee Related JP4931835B2 (ja) | 2008-01-16 | 2008-01-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4931835B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10347551B2 (en) | 2016-09-12 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor package |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6375809B2 (ja) * | 2014-09-15 | 2018-08-22 | 株式会社デンソー | 半導体装置、および、その製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH079961B2 (ja) * | 1988-05-25 | 1995-02-01 | 三菱電機株式会社 | 樹脂封止形半導体装置 |
JP3572628B2 (ja) * | 1992-06-03 | 2004-10-06 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2000043441A (ja) * | 1998-05-28 | 2000-02-15 | Fuji Photo Film Co Ltd | 平版印刷板用アルミニウム支持体の製造方法及びアルミニウム板のポリッシング方法 |
JP2002083917A (ja) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法 |
JP3930732B2 (ja) * | 2000-12-27 | 2007-06-13 | 荏原ユージライト株式会社 | 銅および銅合金用のマイクロエッチング剤並びにこれを用いる銅または銅合金の微細粗化方法 |
JP2002284856A (ja) * | 2001-03-26 | 2002-10-03 | Toray Ind Inc | エポキシ系樹脂組成物およびそれを用いた半導体装置 |
JP2004179275A (ja) * | 2002-11-26 | 2004-06-24 | Sumitomo Bakelite Co Ltd | 半導体装置 |
JP3841768B2 (ja) * | 2003-05-22 | 2006-11-01 | 新光電気工業株式会社 | パッケージ部品及び半導体パッケージ |
JP4301068B2 (ja) * | 2004-01-09 | 2009-07-22 | 株式会社デンソー | 樹脂封止型半導体装置およびその製造方法 |
-
2008
- 2008-01-16 JP JP2008007053A patent/JP4931835B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10347551B2 (en) | 2016-09-12 | 2019-07-09 | Kabushiki Kaisha Toshiba | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP2008141220A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100720607B1 (ko) | 반도체장치 | |
JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
JP5893826B2 (ja) | リードフレーム及びその製造方法 | |
JP2002307188A (ja) | Zn−Al系はんだを用いた製品 | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
JP5362719B2 (ja) | 接合構造および電子部品の製造方法 | |
JP2001284792A (ja) | 半田材料及びそれを用いた半導体装置の製造方法 | |
JP2006269903A (ja) | 半導体装置用リードフレーム | |
JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
JP2006245478A (ja) | 半導体装置 | |
JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2005340268A (ja) | トランジスタパッケージ | |
JP4931835B2 (ja) | 半導体装置 | |
JP2009285732A (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
JP2005129886A (ja) | 半導体装置およびその製造方法 | |
JP5473388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
KR20100050640A (ko) | 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 | |
JP2008192859A (ja) | 半導体装置およびその製造方法 | |
JP3566269B2 (ja) | リードフレーム及びその製造方法、及び半導体装置。 | |
JP4679987B2 (ja) | 樹脂封止型半導体装置 | |
JP2006147918A (ja) | 半導体装置 | |
JP4728606B2 (ja) | 電子装置 | |
JP4213601B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110426 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4931835 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |