JP5820696B2 - 半導体装置の製造方法及び半導体装置の製造用治具 - Google Patents

半導体装置の製造方法及び半導体装置の製造用治具 Download PDF

Info

Publication number
JP5820696B2
JP5820696B2 JP2011243981A JP2011243981A JP5820696B2 JP 5820696 B2 JP5820696 B2 JP 5820696B2 JP 2011243981 A JP2011243981 A JP 2011243981A JP 2011243981 A JP2011243981 A JP 2011243981A JP 5820696 B2 JP5820696 B2 JP 5820696B2
Authority
JP
Japan
Prior art keywords
semiconductor device
long connector
connector
lead frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011243981A
Other languages
English (en)
Other versions
JP2013102005A (ja
Inventor
亮兄 鈴木
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011243981A priority Critical patent/JP5820696B2/ja
Publication of JP2013102005A publication Critical patent/JP2013102005A/ja
Application granted granted Critical
Publication of JP5820696B2 publication Critical patent/JP5820696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、複数の半導体チップを１つの長尺接続子によって接続している内部接続構造を有する半導体装置の製造方法及び前記半導体装置の製造方法に用いるための半導体装置の製造用治具に関する。
複数の半導体チップを１つの接続子によって接続することは従来から行われている（例えば、特許文献１参照。）。
図９は、特許文献１に開示されている半導体装置の内部接続構造の一例を説明するために示す図である。特許文献１に開示されている半導体装置の内部接続構造は、図９に示すように、ダイパッド８１１、８１２，８１３に搭載されている半導体チップ８２１，８２２，８２３を、１つの接続子８３０によって共通接続するような内部接続構造となっており、このような内部接続構造において、半導体チップ８２１，８２２，８２３の配列方向と、接続子８３０の延出方向とが交差するような内部接続構造となっている。この場合、半導体チップ８２１，８２２，８２３の配列方向はｘ軸に沿った方向であり、接続子８３０の延出方向はｙ軸に沿った方向であるため、両者は直交関係にある。
複数の半導体チップを１つの接続子で接続する場合、図９に示すような内部接続構造とすることにより、複数の半導体チップを安定した状態で接続することができる。なお、図９においては、接続子８３０は、リードフレームのコネクタ部８４０に接続子８３０の基端部８５０のみが支持された状態となっている。このように、リードフレームのコネクタ部に基端部のみが支持された状態で当該リードフレームに取り付けられている接続子を、「片側支持の接続子」と呼ぶことにする。
特開２０１１−１９８９２９号公報
特許文献１に開示されている半導体装置の内部接続構造においては、複数の半導体チップ８２１，８２２，８２３の配列方向と接続子８３０の延出方向とが交差するように接続子８３０を配置して、当該接続子８３０によって複数の半導体チップ８２１，８２２，８２３を共通接続しているが、半導体装置の種類によっては、片側支持の接続子を複数の半導体の配列方向に沿うように配置して、当該接続子によって複数の半導体チップを共通接続するような内部接続構造を採用するものもある。この場合の接続子は、複数の半導体の配列方向に沿うように配置されるため、長尺の接続子（長尺接続子という。）が用いられる。
図１０は、長尺接続子によって複数の半導体チップを共通接続するような半導体装置９００の内部接続構造について説明するために示す図である。なお、図１０は半導体装置９００の内部接続構造を側断面図として示している。なお、半導体装置９００において用いられている長尺接続子９１０は、全体的には、細長い薄板状をなしており、図１０に示すように、基端部９１１と、立ち上がり部９１２と、接続板部９１３とを有している。また、当該長尺接続子９１０は、基端部９１１がリードフレーム９２０のコネクタ部９２５に固定されている「片側支持の長尺接続子」である。
半導体装置９００の内部接続構造は、このような長尺接続子９１０によって、リードフレーム９２０のダイパッド９２１、９２２，９２３にｘ軸に沿って配列された複数（３個とする。）の半導体チップ９３１，９３２，９３３を共通接続している。
また、長尺接続子９１０の接続板部９１３と各半導体チップ９３１，９３２，９３３とは半田付けによって接続され、長尺接続子８１０の接続板部９１３の下面と各半導体チップ９３１，９３２，９３３の上面との間には半田層９５０が形成されている。なお、以下では、「長尺接続子９１０の接続板部９１３と各半導体チップ９３１，９３２，９３３とを半田付する」というような表記を行う場合、「接続板部」を省略して、「長尺接続子と各半導体チップとを半田付けする」というように表記する場合もある。
なお、基端部９１１を延長した基端部延長線（図１０における破線で示す。）と接続板部９１３とは平行となっている。また、長尺接続子９１０の接続板部９１３の長さＬ０は、図１０に示すように、３個の半導体チップ９３１，９３２，９３３を共通接続したときに、長尺接続子９１０の先端部９１０ａが、当該長尺接続子９１０の先端部９１０ａ側に位置する半導体チップ９３３を覆うことができる程度の長さとしている。
このような片側支持の長尺接続子９１０を用いて、図１０に示すように、３個の半導体チップ９３１，９３２，９３３を共通接続する場合、長尺接続子９１０の先端部９１０ａ側に位置する半導体チップほど、長尺接続子９１０の接続板部９１３の撓みによる当該接続板部９１３の重みが半導体チップに加わる。特に、長尺接続子９１０の最も先端側に位置する半導体チップ９３３においては、接続板部９１３の撓みがより大きくなり、当該接続板部９１３の重みが半導体チップ９３３に加わる。
このため、半導体チップ９３３と長尺接続子９１０の接続板部９１３との間隔ｔ２は、適正間隔（半導体チップ９３１と長尺接続子９１０の接続板部９１３との間隔ｔ１とする。）に比べて小さくなり、半導体チップ９３３に形成される半田層９５０が押し潰されて、半田が半導体チップ９３３の外周に回り込むことがある。その結果、図示しない他の部品や配線との絶縁距離が不足して短絡などが生じるおそれがある。また、半田層９５０の厚みが薄くなると、温度サイクルなどによる耐候性が劣化するといった課題が生じる。
本発明は、片側支持の長尺接続子を用いて直線上に配列された複数の半導体チップを半田付けにより共通接続する場合において、長尺接続子の接続板部の撓みを防止して当該長尺接続子の接続板部と各半導体チップとの間隔を適正間隔に保持することにより、長尺接続子と各半導体チップとの間の半田付けの状態を適切な状態とすることができる半導体装置の製造方法を提供することを目的とする。また、このような半導体装置の製造方法によって半導体装置を製造することにより、長尺接続子と各半導体チップとの間の半田付けの状態が適切な状態に保持されている半導体装置を提供することを目的とする。また、このような半導体装置の製造方法に用いるための半導体装置の製造用治具を提供することを目的とする。
［１］本発明の半導体装置の製造方法は、複数の半導体チップが直線上に沿った配列となるように前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッドを有するとともに、前記ダイパッドとは離隔した位置でかつ前記複数の半導体チップの配列方向に沿った位置に設けられるコネクタ部を有するリードフレームと、前記コネクタ部に基端部が固定され、前記基端部とは反対側の先端部と前記基端部との間の接続板部で前記複数の半導体素子を共通接続する長尺接続子とを備え、前記複数の半導体チップの各上面と前記長尺接続子の前記接続板部の下面とが半田付けによって接続されている内部接続構造を有する半導体装置の製造方法であって、前記長尺接続子として、前記接続板部を前記複数の半導体チップのうち当該長尺接続子の先端部の側に位置する半導体チップよりもさらに先方にまで延長することによって形成された延長部を有するとともに、前記延長部の下面に下方向に突出する突起部を有する長尺接続子を準備する工程と、前記リードフレームを当該リードフレームの下面側から支持するようにして載置するリードフレーム載置面を有するとともに、当該リードフレーム載置面に、前記長尺接続子の突起部を当接させるための突起当接部を有する台座を準備する工程と、前記長尺接続子の突起部を前記台座の突起当接部に当接させるように前記リードフレームを前記台座に載置した状態で前記複数の半導体チップの各上面と前記長尺接続子の前記接続板部の下面とを半田付けする工程とを有し、前記長尺接続子の突起部の高さ及び前記台座の突起当接部は、前記長尺接続子の突起部を前記台座の突起当接部に当接させるように前記リードフレームを前記台座に載置した状態としたときに、前記各半導体チップの各上面を結ぶ平面と前記長尺接続子の前記接続板部の下面とが平行となるように前記長尺接続子の突起部の突出長さ及び前記台座の突起当接部の高さが設定されていることを特徴とする。
［２］本発明の半導体装置の製造方法においては、前記長尺接続子の突起部は、当該長尺接続子を下面側から見たときの形状が前記接続板部の幅方向に大きく、前記接続板部の長手方向に小さい細長形状をなしていることが好ましい。
［３］本発明の半導体装置の製造方法においては、前記突起部における前記接続板部の幅方向の寸法は、前記接続板部の幅方向と同等又は当該接続板部の幅方向よりもわずかに短い長さとすることが好ましい。
［４］本発明の半導体装置の製造方法においては、前記台座の前記突起当接部は、上方向に突出する凸部であることが好ましい。
［５］本発明の半導体装置の製造方法においては、前記凸部の高さは、前記リードフレームの板厚以下とすることが好ましい。
［６］本発明の半導体装置は、複数の半導体チップが直線上に沿った配列となるように前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッドを有するとともに、前記ダイパッドとは離隔した位置でかつ前記複数の半導体チップの配列方向に沿った位置に設けられるコネクタ部を有するリードフレームと、前記コネクタ部に基端部が固定され、前記基端部とは反対側の先端部と前記基端部との間の接続板部で前記複数の半導体素子を共通接続する長尺接続子とを備え、前記複数の半導体チップの各上面と前記長尺接続子の前記接続板部の下面とが半田付けによって接続されている内部接続構造を有する半導体装置であって、当該半導体装置は、［１］〜［５］のいずれかの半導体装置の製造方法によって製造されたものであることを特徴とする。
［７］本発明の半導体装置の製造用治具は、［１］〜［５］のいずれかに記載の半導体装置の製造方法によって半導体装置を製造する際に用いるための半導体装置の製造用治具であって、前記リードフレームを当該リードフレームの下面側から支持するようにして載置するリードフレーム載置面を有するとともに、当該リードフレーム載置面に、前記長尺接続子の突起部を当接させるための突起当接部を有する台座を備えていることを特徴とする。
本発明の半導体装置の製造方法は、接続板部を延長することによって形成された延長部の下面側に下方向に突出する突起部を有する長尺接続子と、当該突起部を当接させるための突起当接部を有する台座とを用い、長尺接続子の突起部を台座の突起当接部に当接させるようにリードフレームを台座に載置した状態で、複数の半導体チップの各上面と長尺接続子の接続板部の下面と半田付けするようにしている。なお、長尺接続子の突起部の突出長さ及び台座の突起当接部の高さは、長尺接続子の突起部を台座の突起当接部に当接させるようにリードフレームを台座に載置した状態としたときに、各半導体チップの各上面を結ぶ平面と接続板部の下面とが平行となるように設定されている。
このため、本発明の半導体装置の製造方法によれば、片側支持の長尺接続子を用いて直線上に配列された複数の半導体チップを半田付けにより共通接続するような場合において、接続板部の撓みを防止して当該接続板部と各半導体チップとの間隔を適正間隔に保持することにより、長尺接続子と各半導体チップとの間の半田付けの状態を適切な状態とすることができる。
また、本発明の半導体装置は、前記半導体装置の製造方法によって製造されたものであるため、本発明の半導体装置によれば、前記本発明の半導体装置の製造方法によって得られる効果と同様の効果が得られる。また、本発明の半導体装置は、長尺接続子に突起部が存在しているため、半田付け工程の後に行われる樹脂封止工程によって樹脂封止された場合に、モールドロックの効果が得られ、耐久性に優れた半導体装置とすることができる。また、本発明の半導体装置は、長尺接続子に突起部が存在していることにより、長尺接続子の表面積が大きくなるため、放熱性向上の効果も得られる。
また、本発明の半導体装置の製造用治具を上記半導体装置の製造方法において用いることにより、半導体装置を製造する際の製造工程を容易かつ適切に行うことができる。
実施形態１に係る半導体装置１０の内部接続構造を説明するために示す図である。 実施形態１に係る半導体装置１０において用いる長尺接続子１１０を説明するために示す図である。 実施形態１に係る半導体装置１０を製造する際に用いる台座２００を説明するために示す図である。 長尺接続子１１０と、半導体チップ１３１，１３２，１３３をダイパッド１２１，１２２，１２３に搭載したリードフレーム１２０と、台座２００との配置について説明するために示す図である。 半田付け工程により長尺接続子１１０と半導体チップ１３１，１３２，１３３とを半田付けした状態を示す図である。 実施形態１に係る半導体装置１０を製造するための製造工程の説明するフローチャートである。 図６に示す半導体装置の製造工程を適用可能な半導体装置の一例を示す図である。 実施形態２に係る半導体装置２０を製造する際の半田付け工程により長尺接続子１１０の接続板部１１３と半導体チップ１３１，１３２，１３３とを半田付けした状態を示す図である。 特許文献１に開示されている半導体装置の内部接続構造の一例を説明するために示す図である。 長尺接続子によって複数の半導体チップを共通接続するような半導体装置９００の内部接続構造について説明するために示す図である。
以下、本発明の実施形態について説明する。
［実施形態１］
図１は、実施形態１に係る半導体装置１０の内部接続構造を説明するために示す図である。なお、図１は半導体装置１０の側断面図であり、樹脂封止工程を行う前の状態を示している。半導体装置１０の内部接続構造は、基本的には、図１０に示した半導体装置９００と同様の内部接続構造となっているが、長尺接続子１１０の構成が図１０に示した半導体装置９００において用いられている長尺接続子９１０と少し異なっている。
実施形態１に係る半導体装置１０において用いられる長尺接続子１１０の全体的な外観形状は、図１０に示した長尺接続子８１０と同様に、細長い薄板状をなし、基端部１１１と、立ち上がり部１１２と、接続板部１１３とを有しており、基端部１１１がリードフレーム１２０のコネクタ部１２５に固定されている片側支持の長尺接続子である。なお、長尺接続子１１０においても、基端部１１１を延長した基端部延長線（図１における破線で示す。）と接続板部１１３とは平行となっている。
このような長尺接続子１１０が図１０に示した長尺接続子９１０と異なるのは、接続板部１１３を長尺接続子１１０の先端部１１０ａの側に位置する半導体チップ１３３よりもさらに先方にまで延長することによって形成された延長部１１５を有することと、当該延長部１１５の下面に下方向に突出する突起部１１４を有することである。なお、延長部１１５のｘ軸方向長さＬ１（図１参照。）は、例えば、１つの半導体チップのｘ軸に沿った寸法と同程度でよい。また、突起部１１４の突出長さｈ１（突起部１１４の高さｈ１ともいう。）については後述する。
実施形態１に係る半導体装置１０の内部接続構造は、このような長尺接続子１１０を用いて、リードフレーム１２０のダイパッド１２１、１２２，１２３に直線上に配列（ｘ軸上に沿うように配列）された複数（３個とする。）の半導体チップ１３１，１３２，１３３を共通接続するような内部接続構造となっている。なお、半導体チップ１３１，１３２，１３３のそれぞれの厚みはそれぞれ同じ厚み（ｔ４とする。）であるとする。
また、長尺接続子１１０の接続板部１１３と各半導体チップ１３１，１３２，１３３とは半田付けによって接続され、長尺接続子１１０の接続板部１１３の下面と各半導体チップ１３１，１３２，１３３の上面との間には半田層１５０が形成されている
図２は、実施形態１に係る半導体装置１０において用いる長尺接続子１１０を説明するために示す図である。図２（ａ）は長尺接続子１１０の側面図であり、図２（ｂ）は長尺接続子１１０を下方向（裏面）から見た平面図である。長尺接続子１１０は、上記したように、接続板部１１３を延長することにより形成された延長部１１５を有するとともに、当該延長部１１５の下面に下方向に突出する突起部１１４を有する。
突起部１１４を下面側から見たときの平面形状は、図２（ｂ）に示すように、長尺接続子１１０の接続板部１１３の幅方向（ｙ軸に沿った方向）に長く、当該長尺接続子１１０の接続板部１１３の長手方向（ｘ軸に沿った方向）に短い細長形状（例えば細長い長円形）としている。なお、突起部１１４のｙ軸方向の寸法Ｌ２は、長尺接続子１１０の接続板部１１３の幅方向の寸法Ｌ３に可能な限り近い寸法が好ましい。なお、このような突起部１１４はプレス加工によって形成することができる。
図３は、実施形態１に係る半導体装置１０を製造する際に用いる台座２００を説明するために示す図である。図３（ａ）は台座２００の側断面図を示す図であり、図３（ｂ）は台座２００の一部を示す平面図であり、図３（ｃ）は半導体チップ１３１，１３２，１３３がダイパッド１２１，１２２，１２３に搭載されているリードフレーム１２０を台座２００に載置した状態を示す図である。なお、台座２００は例えばカーボン製でなる。
台座２００は、上面がリードフレーム載置面２００ａとなっており、当該リードフレーム載置面２００ａの所定位置（長尺接続子１１０の突起部１１４に対向する位置）に、長尺接続子１１０の突起部１１４を当接させるための突起当接部２１０を有している。この突起当接部２１０は、実施形態１においては、上方に突出した台状の凸部としている。このため、実施形態１においては、突起当接部２１０を凸部２１０ともいう。
なお、凸部２１０の台座２００のリードフレーム載置面２００ａからの高さｈ２は、リードフレーム１２０の板厚ｔ３以下とすることが好ましい。これは、台座２００がカーボン製でなる場合、カーボンが脆い素材であるために、凸部２１０を必要以上に高くすると、凸部２１０が破損しやすくなるためである。このような凸部２１０は台座２００を切削加工することによって形成することができる実施形態１においては、凸部２１０の高さｈ２は、リードフレーム１２０の板厚ｔ３としている。
このように構成された台座２００は、半導体装置１０を製造する際の半導体装置の製造用治具の１つとして用いられる。なお、半導体装置の製造用治具全体の図示及び説明は省略する。そして、このような台座２００は半導体製造工程のうち、長尺接続子１１０と半導体チップ１３１，１３２，１３３とを半田付けする半田付け工程において用いられるものであり、当該半田付け工程の終了後おいては取り外される。
図４は、長尺接続子１１０と、半導体チップ１３１，１３２，１３３がダイパッド１２１，１２２，１２３に搭載されているリードフレーム１２０と、台座２００との配置について説明するために示す図である。なお、図４は半田付け工程を行う前の状態を示しているが、長尺接続子１１０の基端部１１１はリードフレーム１２０のコネクタ部１２５に固定されている状態が示されている。
図４に示すような状態で、長尺接続子１１０の突起部１１４を台座２００の凸部２１０に当接させるようにリードフレーム１２０を台座２００に載置すると、長尺接続子１１０の接続板部１１３は撓むことがないため、長尺接続子１１０の接続板部１１３の下面と台座２００のリードフレーム載置面２００ａとは平行となる。すなわち、半導体チップ１３１，１３２，１３３の各上面を結ぶ平面と長尺接続子１１０の接続板部１１３の下面とが平行となる。これにより、ダイパッド１２１，１２２，１２３に搭載されている各半導体チップ１３１，１３２，１３３の上面と長尺接続子１１０の接続板部１１３の下面との間隔は、どの半導体チップにおいても同じ間隔（この場合、適正間隔ｔ１）となる。
このようにするには、長尺接続子１１０に設けられている突起部１１４の高さｈ１と台座２００の凸部２１０の高さｈ２とを足した合計の高さ（ｈ１＋ｈ２）が、ｈ１＋ｈ２＝ｔ１＋ｔ３＋ｔ４となるように設定すればよい。すなわち、長尺接続子１１０に設けられている突起部１１４の高さｈ１と台座２００の凸部２１０の高さｈ２とを足した合計の高さ（ｈ１＋ｈ２）が、適正間隔ｔ１とリードフレーム１２０の板厚ｔ３と半導体チップ１３１，１３２，１３３のそれぞれの厚みｔ４とを足した値（ｔ１＋ｔ３＋ｔ４）となるように設定すればよい。なお、実施形態１においては、台座２００の凸部２１０の高さｈ２をリードフレーム１２０の板厚ｔ３としているため、長尺接続子１１０の突出長さｈ１は、適正間隔ｔ１に半導体チップの厚みｔ４を足した値（ｔ１＋ｔ４）に設定すればよい。
長尺接続子１１０の突起部１１４の高さｈ１と台座２００の凸部２１０の高さｈ２をこのように設定することにより、長尺接続子１１０の接続板部１１３が下方向に撓むことがなくなり、半導体チップ１３１，１３２，１３３の上面と長尺接続子１１０の接続板部１１３の下面との間隔をどの半導体チップおいても適正間隔ｔ１とすることができる。
図５は、半田付け工程により長尺接続子１１０と半導体チップ１３１，１３２，１３３とを半田付けした状態を示す図である。図５に示すように、半導体チップ１３１，１３２，１３３がダイパッド１２１，１２２，１２３に搭載されたリードフレーム１２０を台座２００に載置した状態とし、かつ、長尺接続子１１０の突起部１１４を台座２００の凸部２１０に当接させた状態（図４参照。）で、長尺接続子１１０の接続板部１１３と半導体チップ１３１，１３２，１３３とを半田付けすると、長尺接続子１１０の接続板部１１３と半導体チップ１３１，１３２，１３３との間に形成される半田層１５０の厚みは、どの半導体チップにおいても適正な厚み（適正間隔ｔ１に対応する厚み）とすることができる。
これは、図４において説明したように、長尺接続子１１０の突起部１１４と台座２００の凸部２１０とが当接した状態となっていることにより、長尺接続子１１０の接続板部１１３が下方向に撓むことがなくなり、半導体チップ１３１，１３２，１３３の上面と長尺接続子１１０の接続板部１１３の下面との間隔をどの半導体チップおいても適正間隔ｔ１とすることができるからである。これにより、半田層１５０の潰れを確実に防止することができ、それによって、半田層１５０の厚みを適正な厚みとすることができる。
ところで、前述したように、長尺接続子１１０の突起部１１４の平面形状は、長尺接続子１１０の接続板部１１３の幅方向（ｙ軸に沿った方向）に長く、当該長尺接続子１１０の接続板部１１３の長手方向（ｘ軸に沿った方向）に短い細長形状としている。長尺接続子１１０の突起部１１４の平面形状をこのような形状としたのは、突起部１１４に近接する部品（例えば、半導体チップ１３３及びダイパッド１２３）との最短距離ｄ１（図５参照。）を可能な限り大きくとることができるようにするとともに、当該突起部１１４を台座２００の凸部２１０に当接させた状態としたときに、長尺接続子１１０の幅方向の安定感を持たせることができるようにするためである。
すなわち、長尺接続子１１０の突起部１１４の平面形状がｘ軸に沿った方向において短い細長形状であることにより、近接する部品と間の最短距離ｄ１をより大きく確保することができる。仮に、長尺接続子１１０の突起部１１４の平面形状がｘ軸に沿った方向においても長い形状であると、突起部１１４と近接する部品との距離が近くなり過ぎる場合もあり、絶縁性などに課題が生じるおそれもある。これに対処するために、実施形態１においては、長尺接続子１１０の突起部１１４の平面形状がｘ軸に沿った方向に短い細長形状としている。
また、長尺接続子１１０の突起部１１４の平面形状がｙ軸に沿った方向において長い細長形状であることにより、当該突起部１１４を台座２００の凸部２１０に当接させた状態としたときに、長尺接続子１１０のｘ軸に沿った中心軸ｍ（図２（ｂ）参照。）を中心とした回転力が当該長尺接続子１１０に働きにくくなり、それによって長尺接続子１１０の幅方向の水平度を保持しやすくなる。
なお、図５に示すような半田付け工程がなされたあとは、台座２００は取り外す。一方、長尺接続子１１０の突起部１１４は、図５に示すような半田付け工程がなされたあとにおいても切除する必要は特にない。むしろ、突起部１１４が存在していることにより、後に行われる樹脂樹脂封止工程によって樹脂封止された場合に、モールドロックの効果が得られる。また、突起部１１４が存在していることにより、長尺接続子１１０の表面積が大きくなるため、放熱性向上の効果も得られる。
図６は、実施形態１に係る半導体装置１０を製造するための製造工程の説明するフローチャートである。なお、図６に示すフローチャートは実施形態１に係る半導体装置１０を製造する工程のうち、長尺接続子１１０と半導体チップ１３１，１３２，１３３とを半田付けする半田付け工程までを示すものある。
実施形態１に係る半導体装置１０を製造する際の製造工程は、図６に示すように、長尺接続子として図２に示したような長尺接続子１１０を準備する工程（ステップＳ１）と、図３に示したような台座２００を準備する工程（ステップＳ２）と、長尺接続子１１０の突起部１１４を台座２００の突起当接部（凸部）２１０に当接させるようにリードフレーム１２０を台座２００に載置した状態で半導体チップ１３１，１３２，１３３の各上面と長尺接続子１１０の接続板部１１３の下面とを図５に示すように半田付けする工程（ステップＳ３）とを有する。
このような工程を実施することにより、長尺接続子１１０の接続板部１１３が下方向に撓むことがなくなり、半導体チップ１３１，１３２，１３３の上面と長尺接続子１１０の接続板部１１３の下面との間隔をどの半導体チップおいても適正間隔ｔ１とすることができる。これにより、半田層１５０の潰れを確実に防止することができ、それによって、半田層１５０の厚みを適正な厚みとすることができる。
図７は、図６に示す半導体装置の製造工程を適用可能な半導体装置の一例を示す図である。図７（ａ）は半導体装置としての３相ブリッジダイオードの構成を模式的に示す図であり、図７（ｂ）は図７（ａ）に示す３相ブリッジダイオードに対応する回路構成を示す図である。
３相ブリッジダイオードは、図７に示すように、リードフレーム１２０のダイパッド１２１，１２２，１２３に搭載された３個のダイオードＤ１，Ｄ２，Ｄ３と、リードフレーム１２０のダイパッド１２４，１２５，１２６に搭載された３個のダイオードＤ４，Ｄ５，Ｄ６とを有している。
なお、ダイオードＤ１，Ｄ２，Ｄ３は、それぞれのカソード側がそれぞれ対応するダイパッド１２１，１２２，１２３に接続されており、ダイオードＤ４，Ｄ５，Ｄ６は、それぞれのアノード側がそれぞれ対応するダイパッド１２４，１２５，１２６に接続されている。そして、ダイオードＤ１を搭載しているダイパッド１２１とダイオードＤ４を搭載しているダイパッド１２４は一体となっており、交流端子Ｒとしてのリードが延出している。また、ダイオードＤ２を搭載しているダイパッド１２２とダイオードＤ５を搭載しているダイパッド１２５も一体となっており、交流端子Ｓとしてのリードが延出している。また、ダイオードＤ３を搭載しているダイパッド１２３とダイオードＤ６を搭載しているダイパッド１２６も一体となっており、交流端子Ｔとしてのリードが延出している。
一方、ダイオードＤ１，Ｄ２，Ｄ３のアノード側は長尺接続子（長尺接続子１１０Ａとする。）の接続板部１１３Ａによって共通接続され、当該長尺接続子１１０Ａの基端部１１１Ａは、リードフレーム１２０のコネクタ部（コネクタ部１２５Ａとする。）に接続されている。また、ダイオードＤ４，Ｄ５，Ｄ６のカソード側は長尺接続子（長尺接続子１１０Ｂとする。）の接続板部１１３Ｂによって共通接続され、当該長尺接続子１１０Ｂの基端部１１１Ｂは、リードフレーム１２０のコネクタ部（コネクタ部１２５Ｂとする。）に接続されている。これらコネクタ部１２５Ａ，１２５Ｂには直流端子としてのリードがそれぞれ延出している。
このように構成された３相ブリッジダイオードは、図６において説明したと同様の工程を行うことによって半田付け工程までを実施することができる。すなわち、長尺接続子１１０Ａ，１１０Ｂとしては、図２と同様の長尺接続子１１０を用いる。そして、リードフレーム１２０を図３に示すような台座２００に載置した状態で、長尺接続子１１０Ａの突起部（突起部１１４Ａとする。）を台座２００の凸部（２１０Ａとする。）に当接させ、また、長尺接続子１１０Ｂの突起部（突起部１１４Ｂとする。）を台座２００の凸部（２１０Ｂとする。）に当接させた状態として、図５に示すように半田付けを行う。
これにより、長尺接続子１１０Ａ，１１０Ｂの接続板部１１３Ａ，１１３Ｂが下方向に撓むことがなくなり、ダイオードＤ１，Ｄ２，Ｄ３の上面と長尺接続子１１０Ａの接続板部１１３Ａの下面との間隔をどのダイオードにおいても適正間隔ｔ１とすることができる。また、ダイオードＤ４，Ｄ５，Ｄ６の上面と長尺接続子１１０Ｂの接続板部１１３Ｂの下面との間隔をどのダイオードにおいても適正間隔ｔ１とすることができる。これにより、どのダイオードにおいても半田層の潰れを確実に防止することができ、それぞれの半田層の厚みを適正な厚みとすることができる。
ところで、図７に示す３相ブリッジダイオードにおいては、長尺接続子１１０Ｂは、基端部１１１Ｂが図示の右端側に存在し、接続板部１１３Ｂが図示の左方向に伸びているような配置となるため、長尺接続子１１０Ｂの突起部１１４Ｂ及び台座２００の凸部２１０Ｂの位置は、長尺接続子１１０Ａ及び台座２００の凸部２１０Ａとは左右方向においてそれぞれが逆の位置となる。
なお、図７においては、台座２００は、１個の３相ブリッジダイオードに対応した台座とした場合が示されているが、実際には、複数の３相ブリッジダイオードの各３相ブリッジダイオードに対応する複数のリードフレームが繋がった状態となっているため、台座２００も複数の３相ブリッジダイオードに対応した大きさとすることが可能である。また、台座２００は、各長尺接続子１１０Ａ．１１０Ｂにそれぞれ対応するように個別に設けるようにしてもよい。
［実施形態２］
図８は、実施形態２に係る半導体装置２０を製造する際の半田付け工程を説明するために示す図である。なお、図８は実施形態１の説明で用いた図５に対応する図であり、長尺接続子１１０の接続板部１１３と半導体チップ１３１，１３２，１３３とを半田付けした状態を示す図である。図８が図５と異なるのは、長尺接続子１１０の突起部１１４及び台座２００の突起当接部２１０のみであり、その他の構成は図５と同じであるので同一構成要素には同一符号が付されている。
前述の実施形態１においては、台座２００は突起当接部２１０としての凸部（凸部２１０）を有し、長尺接続子１１０の突起部１１４を台座２００の凸部２１０に当接させるようにしたが、実施形態２においては、台座２００には突起当接部２１０としての凸部（凸部２１０）は存在せずに、長尺接続子１１０の突起部１１４の高さを台座２００の凸部２１０の高さｈ２の分だけ高くしている。すなわち、実施形態２においては、台座２００のリードフレーム載置面２００ａを突起当接部２１０とし、長尺接続子１１０の突起部１１４の高さをｔ１＋ｔ３＋ｔ４としている。なお、台座２００のリードフレーム載置面２００ａを突起当接部２１０とするということは、台座２００における突起当接部２１０の高さをゼロとするということである。
長尺接続子１１０及び台座２００をこのような構成とすることによっても、実施形態１と同様、長尺接続子１１０の突起部１１４が台座２００の突起当接部２１０（台座２００のリードフレーム載置面２００ａ）に当接することにより、長尺接続子１１０の接続板部１１３と台座２００のリードフレーム載置面２００ａとが平行となる。すなわち、半導体チップ１３１，１３２，１３３の各上面を結ぶ平面と長尺接続子１１０の接続板部１１３の下面とが平行となる。このため、長尺接続子１１０の接続板部１１３が下方向に撓むことがなくなり、半導体チップ１３１，１３２，１３３の上面と長尺接続子１１０の接続板部１１３の下面との間隔をどの半導体チップおいても適正間隔ｔ１とすることができる。
また、実施形態２において示すような長尺接続子１１０と台座２００とを用いることによっても図７において説明した３相ブリッジダイオードの製造が可能であることは勿論である。
なお、本発明は上述の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施可能となるものである。たとえば、下記に示すような変形実施も可能である。
（１）上記各実施形態においては、長尺接続子１１０の突起部１１４の平面形状を図２に示すような細長形状とした場合を例示したが、近接する半導体チップなどとの距離を適切に確保することができ、かつ、長尺接続子１１０の幅方向の傾きの安定性などが確保できれば、長尺接続子１１０の突起部１１４の平面形状は特に限定されるものではない。
（２）上記各実施形態においては、本発明の半導体装置の製造方法を３相ブリッジダイオードに適用した場合を例示したが、本発明は３相ブリッジダイオードに限らず、片側支持の長尺接続子によって直線上に配列された複数の半導体チップを共通接続するような内部接続構造を有する半導体装置には広く適用可能である。
（３）上記各実施形態においては、長尺接続子１１０によって共通接続する半導体チップの数を３個とした場合を例示したが、３個に限られるものではなく、片側支持の長尺接続子が撓む可能性があれば、２個の半導体チップを共通接続する場合にも適用することができ、また、４個以上の半導体チップを共通接続する場合においても適用可能である。
（４）上記各実施形態においては、台座はカーボン製としたが、これに限られるものではなく、他の素材を用いることも可能である。
１０，２０・・・半導体装置、１１０，１１０Ａ，１１０Ｂ・・・長尺接続子、１１１，１１１Ａ，１１１Ｂ・・・基端部、１１２・・・立ち上がり部、１１３，１１３Ａ，１１３Ｂ・・・接続板部、１１４，１１４Ａ，１１４Ｂ・・・突起部、１１５・・・延長部、１２０・・・リードフレーム、１２１，１２２，１２３，１２４，１２５，１２６・・・ダイパッド、１２５，１２５Ａ，１２５Ｂ・・・コネクタ部、１３１，１３２，１３３・・・半導体チップ、１５０・・・半田層、２００・・・台座、２００ａ・・・リードフレーム載置面、２１０，２１０Ａ，２１０Ｂ・・・突起当接部（凸部）、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６・・・ダイオード、ｈ１・・・突起部１１４の突出長さ（高さ）、ｈ２・・・凸部２１０の高さ、Ｌ１・・・延長部１１５のｘ軸方向長さＬ１、Ｌ２・・・突起部１１４のｙ軸方向の寸法、Ｌ３・・・接続板部１１３の幅方向の寸法、ｔ１・・・適正間隔、ｔ３・・・リードフレーム１２０の板厚、ｔ４・・・半導体チップの厚み

Claims (6)

  1. 複数の半導体チップが直線上に沿った配列となるように前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッドを有するとともに、前記ダイパッドとは離隔した位置でかつ前記複数の半導体チップの配列方向に沿った位置に設けられるコネクタ部を有するリードフレームと、
    前記コネクタ部に基端部が固定され、前記基端部とは反対側の先端部と前記基端部との間の接続板部で前記複数の半導体チップを共通接続する長尺接続子と、
    を備え、前記複数の半導体チップの各上面と前記長尺接続子の前記接続板部の下面とが半田付けによって接続されている内部接続構造を有する半導体装置の製造方法であって、
    前記長尺接続子として、前記接続板部を前記複数の半導体チップのうち当該長尺接続子の先端部の側に位置する半導体チップよりもさらに先方にまで延長することによって形成された延長部を有するとともに、前記延長部の下面に下方向に突出する突起部を有する長尺接続子を準備する工程と、
    前記リードフレームを当該リードフレームの下面側から支持するようにして載置するリードフレーム載置面を有するとともに、当該リードフレーム載置面に、前記長尺接続子の突起部を当接させるための突起当接部を有する台座を準備する工程と、
    前記長尺接続子の突起部を前記台座の突起当接部に当接させるように前記リードフレームを前記台座に載置した状態で前記複数の半導体チップの各上面と前記長尺接続子の前記接続板部の下面とを半田付けする工程と、
    を有し、
    前記長尺接続子の突起部及び前記台座の突起当接部は、前記長尺接続子の突起部を前記台座の突起当接部に当接させるように前記リードフレームを前記台座に載置した状態としたときに、前記各半導体チップの各上面を結ぶ平面と前記長尺接続子の前記接続板部の下面とが平行となるように前記長尺接続子の突起部の突出長さ及び前記台座の突起当接部の高さが設定されていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記長尺接続子の突起部は、当該長尺接続子を下面側から見たときの形状が前記接続板部の幅方向に長く、前記接続板部の長手方向に短い細長形状をなしていることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記突起部における前記接続板部の幅方向の寸法は、前記接続板部の幅方向と同等又は当該接続板部の幅方向よりも短い長さとすることを特徴とする半導体装置の製造方法。
  4. 請求項１〜３のいずれかに記載の半導体装置の製造方法において、
    前記台座の前記突起当接部は、上方向に突出する凸部であることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記凸部の高さは、前記リードフレームの板厚以下とすることを特徴とする半導体装置の製造方法。
  6. 請求項１〜５のいずれかに記載の半導体装置の製造方法によって半導体装置を製造する際に用いるための半導体装置の製造用治具であって、
    前記リードフレームを当該リードフレームの下面側から支持するようにして載置するリードフレーム載置面を有するとともに、当該リードフレーム載置面に、前記長尺接続子の突起部を当接させるための突起当接部を有する台座を備えていることを特徴とする半導体装置の製造用治具。
JP2011243981A 2011-11-07 2011-11-07 半導体装置の製造方法及び半導体装置の製造用治具 Active JP5820696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011243981A JP5820696B2 (ja) 2011-11-07 2011-11-07 半導体装置の製造方法及び半導体装置の製造用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011243981A JP5820696B2 (ja) 2011-11-07 2011-11-07 半導体装置の製造方法及び半導体装置の製造用治具

Publications (2)

Publication Number Publication Date
JP2013102005A JP2013102005A (ja) 2013-05-23
JP5820696B2 true JP5820696B2 (ja) 2015-11-24

Family

ID=48622374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011243981A Active JP5820696B2 (ja) 2011-11-07 2011-11-07 半導体装置の製造方法及び半導体装置の製造用治具

Country Status (1)

Country Link
JP (1) JP5820696B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418530B2 (ja) * 2015-02-13 2018-11-07 新電元工業株式会社 半導体装置の製造方法及び製造用治具

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS606253U (ja) * 1983-06-27 1985-01-17 新電元工業株式会社 ブリツジ型半導体装置
JPH0566976U (ja) * 1992-02-18 1993-09-03 新電元工業株式会社 半導体装置
JPH1187407A (ja) * 1997-09-08 1999-03-30 Nippon Telegr & Teleph Corp <Ntt> 集積回路
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
FR2917895B1 (fr) * 2007-06-21 2010-04-09 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
JP5185956B2 (ja) * 2010-01-06 2013-04-17 三菱電機株式会社 電力用半導体装置
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2013102005A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP4815245B2 (ja) ロウ付け式で配設された端子要素を有するパワー半導体モジュール
JP6044321B2 (ja) 半導体モジュール
TWI362724B (en) Semiconductor device and packaging structure therefor
JPWO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2009141000A (ja) 半導体装置
JP2018170348A (ja) 半導体装置とその製造方法
US20130244380A1 (en) Semiconductor device and method for manufacturing the same
JP2007081058A (ja) 配線基板及びその製造方法、並びに半導体装置
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
JP4673610B2 (ja) 表面実装型発光ダイオード
JP2014154736A (ja) 半導体装置
JP2010506399A (ja) 電子デバイスおよびリードフレーム
JP5768643B2 (ja) 半導体装置およびその製造方法
JP5820696B2 (ja) 半導体装置の製造方法及び半導体装置の製造用治具
JP2008130750A (ja) 半導体装置
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
CN104810345A (zh) 无引线封装式功率半导体模块
JP2018082069A (ja) 半導体装置および半導体装置の製造方法
JP4331993B2 (ja) 電力用半導体装置
JP5256518B2 (ja) 半導体装置
JP5217013B2 (ja) 電力変換装置およびその製造方法
US11309273B2 (en) Electronic module
JP2005277231A (ja) 樹脂封止型半導体装置及びその製造方法
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
KR20090122757A (ko) 복층회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151005

R150 Certificate of patent or registration of utility model

Ref document number: 5820696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150