JP6418530B2 - 半導体装置の製造方法及び製造用治具 - Google Patents
半導体装置の製造方法及び製造用治具 Download PDFInfo
- Publication number
- JP6418530B2 JP6418530B2 JP2015027016A JP2015027016A JP6418530B2 JP 6418530 B2 JP6418530 B2 JP 6418530B2 JP 2015027016 A JP2015027016 A JP 2015027016A JP 2015027016 A JP2015027016 A JP 2015027016A JP 6418530 B2 JP6418530 B2 JP 6418530B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- connector
- semiconductor chips
- jig
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
リードフレーム920は、複数の半導体チップ911,912,913を個々の半導体チップごとに搭載する複数のダイパッド921,922,923及び複数のダイパッド921,922,923とは離隔しかつ複数の半導体チップ911,912,913の配列方向に沿った位置にあるコネクタ925を有する。
接続板933は、複数の半導体チップ911,912,913を共通接続する。
また、半導体装置900では、複数の半導体チップ911,912,913と複数のダイパッド921,922,923との接続箇所、複数の半導体チップ911,912,913と接続板933との接続箇所及びコネクタ925とコネクタ側基端931との接続箇所が、それぞれはんだ付けによって固定されており、各接続箇所にははんだ層940が形成されている。
まず、実施形態1に係る半導体装置100について説明する。
リードフレーム120は、複数のダイパッド121,122,123、コネクタ125及び延出部品126を有する。
コネクタ125は、複数のダイパッド121,122,123とは離隔しかつ複数の半導体チップ111,112,113の配列方向に沿った位置(x軸に沿う直線上)にある。なお、本明細書において「コネクタが複数のダイパッドとは離隔している」とは、コネクタが複数のダイパッドの最外部の半導体チップ(実施形態1における半導体チップ111,113)の外側にあることをいう。逆にいえば、コネクタが複数のダイパッドの最外部の半導体チップの間にある場合は、コネクタが複数のダイパッドとは離隔していることに含まれない。
延出部品126は、複数のダイパッド121,122,123及びコネクタ125の少なくとも1つ(実施形態1においては複数のダイパッド121,122,123及びコネクタ125の全て)から複数の半導体チップ111,112,113の配列方向とは異なる方向(実施形態1においてはy軸方向)に延出する。
コネクタ側基端131は、コネクタ125に接続される。
立ち上がり132は、コネクタ側基端131と接続板133とを接続する部分であり、コネクタ側基端131側から接続板133側に向かうにつれて、z軸順方向(上側)に向かって立ち上がる。
接続板133は、複数の半導体チップ111,112,113を共通接続する。
以下、各工程について説明する。
第1工程S10は、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を準備する工程である。このため、第1工程S10は、「部材準備工程」と表現することもできる。
複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130は、製造・購入等任意の方法で準備することができる。
第2工程S20は、複数の半導体チップ111,112,113と複数のダイパッド121,122,123との間、複数の半導体チップ111,112,113と接続板133との間及びコネクタ125とコネクタ側基端131との間にそれぞれはんだ材142を導入した状態で、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下から長尺接続子130、複数の半導体チップ111,112,113、リードフレーム120の順に製造用治具200(図3参照。)上に載置する工程である(図4参照。)。このため、第2工程S20は、「載置工程」と表現することもできる。
はんだ材142としては、固形(例えば帯状)のはんだ材や、半導体チップの接続部にあらかじめ付着させてあるはんだ材等を用いてもよい。
実施形態1に係る製造用治具200は、実施形態1に係る半導体装置の製造方法(特に第2工程S20及び第3工程S30)に用いるための製造用治具である。
製造用治具200は、図3に示すように、リードフレーム120の一部を支持する支持台を有する。当該支持台は、第3工程S30で延出部品126を支持する延出部品支持台210である。
なお、延出部品支持台210の高さは、長尺接続子130、はんだ材142(2層分)及び半導体チップ111,112,113(1枚分)の厚さの合計と等しくなることが好ましい(図4(a),(b)参照。)。第1工程S10で各構成要素を安定して載置するためである。
製造用治具200は、例えば、カーボンからなる。
第3工程S30は、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を製造用治具200上に載置したままはんだ材142を溶融させ、溶融させたはんだ材144の表面張力により、リードフレーム120から複数の半導体チップ111,112,113が吊り下げられるとともに複数の半導体チップ111,112,113から長尺接続子130が吊り下げられる状態(図5参照。)を経た後、溶融させたはんだ材144を固化させる(図6参照。)ことによりはんだ付けを行う工程である。このため、第3工程S30は、「はんだ付け工程」と表現することもできる。
図6に示す状態から、製造用治具200を除去して上下をひっくり返すことにより、第3工程S30を完了することができる(図1に相当する状態となる。)。
実施形態2に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、第2工程が実施形態1に係る半導体装置の製造方法の場合と異なる。すなわち、実施形態2に係る半導体装置の製造方法は、図7に示すように、第2工程S40が第1副工程S42、第2副工程S44及び第3副工程S46をこの順序で含む。
なお、以下で説明する実施形態2に係る半導体装置の製造方法は、実施形態1と同様に半導体装置100を製造するための方法である。
製造用補助治具300は、後述する第1副工程S42で用いる治具であって、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下からリードフレーム120、複数の半導体チップ111,112,113、長尺接続子130の順に載置するものである。製造用補助治具300は、図8に示すように、基台310及び前記基台310の両端にある2つの位置決めピン用穴320を備える。
基台310は、各構成要素を載置するためのものである。
位置決めピン用穴320は、後述する治具用位置決めピン410に対応する穴である。なお、実施形態1における位置決めピン用穴320は底のある穴であるが、位置決めピン用穴は貫通孔であってもよい。位置決めピン用穴320は、治具用位置決めピン410とともに製造用治具400及び製造用補助治具300の位置決めをするための位置決め手段を構成する。
製造用補助治具300は、例えば、カーボンからなる。
製造用治具400は、2つの延出部品支持台210と、前記延出部品支持台210の間にある接続子支持台220と、前記延出部品支持台210の両端にある2つの治具用位置決めピン410と、前記治具用位置決めピン410の基端側にあるピン支持台420を備える。
なお、位置決め手段の構成要素は実施形態2に記載したものに限られない。位置決め手段の構成要素は、嵌合等により製造用治具と製造用補助治具とを位置決めすることが可能なものであればよい。例えば、ピン及び穴の代わりに板状の部材及びスリット状の溝を位置決め手段の構成要素として用いることもできる。
ピン支持台420は、治具用位置決めピン410の高さを調節するためのものである。
第1副工程S42は、図10に示すように、複数の半導体チップ111,112,113と複数のダイパッド121,122,123との間、複数の半導体チップ111,112,113と接続板133との間及びコネクタ125とコネクタ側基端131との間にそれぞれはんだ材142を導入した状態で、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下からリードフレーム120、複数の半導体チップ111,112,113、長尺接続子130の順に製造用補助治具300上に載置する工程である。このため、第1副工程S42は、「副載置工程」と表現することもできる。
実施形態3では、実施形態1又は実施形態2の製造工程を適用可能な半導体装置の例について説明する。
そして、ダイオードD1を搭載しているダイパッド121とダイオードD4を搭載しているダイパッド127は一体となっており、ここから交流端子Rとしてのリードが延出している。
また、ダイオードD2を搭載しているダイパッド122とダイオードD5を搭載しているダイパッド128も一体となっており、ここから交流端子Sとしてのリードが延出している。
また、ダイオードD3を搭載しているダイパッド123とダイオードD6を搭載しているダイパッド129も一体となっており、ここから交流端子Tとしてのリードが延出している。
また、半導体装置が複数の半導体チップの組を複数備える場合には、複数の半導体チップの組ごとに個別の各治具を用いるようにしてもよい。
Claims (6)
- 直線状に配列された複数の半導体チップと、
前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッド、及び、前記複数のダイパッドとは離隔しかつ前記複数の半導体チップの配列方向に沿った位置にあるコネクタを有するリードフレームと、
前記コネクタに接続されるコネクタ側基端及び前記複数の半導体チップを共通接続する接続板を有する長尺接続子とを備え、
前記複数の半導体チップと前記複数のダイパッドとの接続箇所、前記複数の半導体チップと前記接続板との接続箇所及び前記コネクタと前記コネクタ側基端との接続箇所が、それぞれはんだ付けによって固定されている内部接続構造を有する半導体装置の製造方法であって、
前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を準備する第1工程と、
前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第2工程と、
前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用治具上に載置したまま前記はんだ材を溶融させ、溶融させたはんだ材の表面張力により、前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態を経た後、前記溶融させたはんだ材を固化させることによりはんだ付けを行う第3工程とをこの順序で含むこと特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第2工程は、
前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記リードフレーム、前記複数の半導体チップ、前記長尺接続子の順に製造用補助治具上に載置する第1副工程と、
前記製造用補助治具に上下を逆にした状態の前記製造用治具を接近させて前記製造用補助治具と前記製造用治具とを組み合わせる第2副工程と、
前記複数の半導体チップ、前記リードフレーム、前記長尺接続子、前記製造用治具及び前記製造用補助治具の上下をひっくり返して前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用補助治具上から前記製造用治具上に移し替え、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第3副工程とをこの順序で含むことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記第2副工程では、前記製造用治具及び前記製造用補助治具の位置決めをするための位置決め手段を用いて前記製造用治具及び前記製造用補助治具の位置決めを行うことを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
前記第1工程では、前記リードフレームとして、前記複数のダイパッド及び前記コネクタの少なくとも1つから前記複数の半導体チップの配列方向とは異なる方向に延出する延出部品をさらに有するリードフレームを準備し、
前記第2工程及び前記第3工程では、前記製造用治具として、前記第3工程で前記延出部品を支持する延出部品支持台を有する製造用治具を用いることを特徴とする半導体装置の製造方法。 - 請求項1〜4のいずれかに記載の半導体装置の製造方法において、
前記第2工程及び前記第3工程では、前記製造用治具として、前記第2工程で前記長尺接続子を支持する接続子支持台を有する製造用治具を用いることを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法に用いるための製造用治具であって、
前記製造用治具は、複数の半導体チップ、リードフレーム及び長尺接続子を前記製造用治具上に載置したままはんだ材を溶融させたとき、溶融させたはんだ材の表面張力により前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態となるようにするために、前記リードフレームの一部を支持する支持台を有することを特徴とする製造用治具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027016A JP6418530B2 (ja) | 2015-02-13 | 2015-02-13 | 半導体装置の製造方法及び製造用治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027016A JP6418530B2 (ja) | 2015-02-13 | 2015-02-13 | 半導体装置の製造方法及び製造用治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016149512A JP2016149512A (ja) | 2016-08-18 |
JP6418530B2 true JP6418530B2 (ja) | 2018-11-07 |
Family
ID=56688484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015027016A Active JP6418530B2 (ja) | 2015-02-13 | 2015-02-13 | 半導体装置の製造方法及び製造用治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6418530B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5388661B2 (ja) * | 2009-04-03 | 2014-01-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP5820696B2 (ja) * | 2011-11-07 | 2015-11-24 | 新電元工業株式会社 | 半導体装置の製造方法及び半導体装置の製造用治具 |
-
2015
- 2015-02-13 JP JP2015027016A patent/JP6418530B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016149512A (ja) | 2016-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5176507B2 (ja) | 半導体装置 | |
JP5292779B2 (ja) | 半導体装置 | |
TW201101472A (en) | Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package | |
JP2010165764A (ja) | 半導体装置およびその製造方法 | |
US20210233885A1 (en) | Semiconductor device and lead frame member | |
EP2733727B1 (en) | Packaging method of quad flat non-leaded package | |
JP2012199436A (ja) | 半導体装置及びその製造方法 | |
US20140293495A1 (en) | PTC Device | |
US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
JP6418530B2 (ja) | 半導体装置の製造方法及び製造用治具 | |
JP2015009241A (ja) | 接合構造物、及び接合構造物の製造方法 | |
JP2016039181A (ja) | モジュールの製造方法 | |
JP5533983B2 (ja) | 半導体装置 | |
CN211182196U (zh) | 引线框架、半导体器件以及电路装置 | |
JP2015142052A (ja) | 接合方法 | |
JP2004221460A (ja) | 半導体部品、半導体装置、及び該半導体装置の製造方法 | |
JP6060619B2 (ja) | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 | |
JP2012074588A (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP2008218552A (ja) | 電子部品の実装基板および実装方法 | |
CN110931448A (zh) | 引线框架、半导体器件以及电路装置 | |
JP2021015908A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5217013B2 (ja) | 電力変換装置およびその製造方法 | |
JP2008283109A (ja) | 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法 | |
US20110255257A1 (en) | Auxiliary board joining structure | |
JP5820696B2 (ja) | 半導体装置の製造方法及び半導体装置の製造用治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6418530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |