JP6418530B2 - 半導体装置の製造方法及び製造用治具 - Google Patents

半導体装置の製造方法及び製造用治具 Download PDF

Info

Publication number
JP6418530B2
JP6418530B2 JP2015027016A JP2015027016A JP6418530B2 JP 6418530 B2 JP6418530 B2 JP 6418530B2 JP 2015027016 A JP2015027016 A JP 2015027016A JP 2015027016 A JP2015027016 A JP 2015027016A JP 6418530 B2 JP6418530 B2 JP 6418530B2
Authority
JP
Japan
Prior art keywords
manufacturing
connector
semiconductor chips
jig
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015027016A
Other languages
English (en)
Other versions
JP2016149512A (ja
Inventor
亮兄 鈴木
亮兄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2015027016A priority Critical patent/JP6418530B2/ja
Publication of JP2016149512A publication Critical patent/JP2016149512A/ja
Application granted granted Critical
Publication of JP6418530B2 publication Critical patent/JP6418530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置の製造方法及び当該半導体装置の製造方法に用いるための製造用治具に関する。
半導体装置の技術分野においては、複数の半導体チップを1つの接続子によって接続することが従来から行われている(例えば、特許文献1参照。)。
特許文献1に開示されている半導体装置は、図15に示すように、ダイパッド811,812,813に搭載されている半導体チップ821,822,823を1つの接続子830によって共通接続する内部接続構造を有する。また、当該内部接続構造においては、半導体チップ821,822,823の配列方向(図面のx軸方向)と、接続子830の延出方向(図面のy軸方向)とが交差(直交)している。
複数の半導体チップを1つの接続子で接続する場合、図15に示すような内部接続構造とすることにより、複数の半導体チップを安定した状態で接続することができる。なお、図15においては、接続子830はそのコネクタ側基端850のみがリードフレームのコネクタ840に支持されている。このように、コネクタ側基端のみ(片側のみ)がコネクタに支持された状態でリードフレームに取り付けられている接続子を「片側支持の接続子」ということにする。
特開2011−198929号公報
ところで、特許文献1に開示されているような内部接続構造を有する半導体装置以外にも、片側支持の接続子を複数の半導体チップの配列方向と同一線上に配列する内部接続構造を有する半導体装置がある。この場合、接続子として長尺の接続子(以下、長尺接続子という。)が用いられる。
半導体装置900は、図16に示すように、直線状に配列された複数の半導体チップ911,912,913と、リードフレーム920と、長尺接続子930(これら3つの構成要素をまとめて、以下においては単に「各構成要素」と記載することもある。)とを備える。
リードフレーム920は、複数の半導体チップ911,912,913を個々の半導体チップごとに搭載する複数のダイパッド921,922,923及び複数のダイパッド921,922,923とは離隔しかつ複数の半導体チップ911,912,913の配列方向に沿った位置にあるコネクタ925を有する。
長尺接続子930は、全体的には細長い薄板状の形状を有する。長尺接続子930は、図16に示すように、コネクタ側基端931、立ち上がり932及び接続板933を有する。また、長尺接続子930は、コネクタ側基端931のみがコネクタ925に支持された状態でリードフレーム920に取り付けられているため、「片側支持の長尺接続子」である。
接続板933は、複数の半導体チップ911,912,913を共通接続する。
なお、コネクタ側基端931を延長した延長線と接続板933とは平行となっている。また、接続板933の長さは、複数の半導体チップ911,912,913を共通接続したときに、長尺接続子930の先端が当該先端側にある半導体チップ913を覆うことができる程度の長さである。
半導体装置900においては、上記の長尺接続子930によって、リードフレーム920のダイパッド921,922,923上に直線状に配列された複数の半導体チップ911,912,913を共通接続している。
また、半導体装置900では、複数の半導体チップ911,912,913と複数のダイパッド921,922,923との接続箇所、複数の半導体チップ911,912,913と接続板933との接続箇所及びコネクタ925とコネクタ側基端931との接続箇所が、それぞれはんだ付けによって固定されており、各接続箇所にははんだ層940が形成されている。
このような片側支持の長尺接続子930を用いて複数の半導体チップ911,912,913を共通接続する場合、長尺接続子930の接続板933の撓みによる接続板933の重みが複数の半導体チップ911,912,913及び複数の半導体チップと接触しているはんだ層940に加わる。特に、最も先端側に位置する半導体チップ913近辺においては、接続板933の重みが最も大きく加わる。
このため、はんだ付けを行うときに、半導体チップ913と接続板933との間の間隔t2が適正間隔(半導体チップ911と接続板933との間の間隔t1)に比べて小さくなり、はんだ層940が押しつぶされてはんだが半導体チップ913の外周に回り込むことがある。その結果、従来の半導体装置900には、はんだと図示しない他の部品や配線との絶縁距離(特に沿面距離)が不足して短絡等が生じるおそれがあるという問題がある。また、従来の半導体装置900には、はんだ層940の厚みが薄くなるため、温度サイクル等により耐候性が劣化するおそれがあるという問題もある。
本発明は上記問題を解決するためになされたものであり、片側支持の長尺接続子を用いて直線状に配列された複数の半導体チップをはんだ付けにより共通接続する場合において、各構成要素間のはんだ付けの状態を適切なものとすることができる半導体装置の製造方法を提供することを目的とする。また、当該半導体装置の製造方法により製造された半導体装置を提供することも目的とする。さらに、当該半導体装置の製造方法に用いるための製造用治具を提供することも目的とする。
従来の半導体装置の製造方法においては、下からリードフレーム、複数の半導体チップ、長尺接続子の順でこれらの構成要素を治具上に載置し、はんだ付けを行っていた。このため、長尺接続子の接続板の重さにより上記問題が生じる可能性があった。本発明の発明者は、はんだ付けを行うときに複数の半導体チップ及び複数の半導体チップと接触するはんだ材(はんだ層の元となる材料であり、例えば、はんだそのものやはんだ成分を含むはんだペーストを例示することができる)に接続板の重さが加わらない方法について鋭意研究を重ね、本発明を完成させた。本発明は、以下の要素からなる。
[1]本発明の半導体装置の製造方法は、直線状に配列された複数の半導体チップと、前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッド及び前記複数のダイパッドとは離隔しかつ前記複数の半導体チップの配列方向に沿った位置にあるコネクタを有するリードフレームと、前記コネクタに接続されるコネクタ側基端及び前記複数の半導体チップを共通接続する接続板を有する長尺接続子とを備え、前記複数の半導体チップと前記複数のダイパッドとの接続箇所、前記複数の半導体チップと前記接続板との接続箇所及び前記コネクタと前記コネクタ側基端との接続箇所が、それぞれはんだ付けによって固定されている内部接続構造を有する半導体装置の製造方法であって、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を準備する第1工程と、前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第2工程と、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用治具上に載置したまま前記はんだ材を溶融させ、溶融させたはんだ材の表面張力により、前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態を経た後、前記溶融させたはんだ材を固化させることによりはんだ付けを行う第3工程とをこの順序で含むこと特徴とする。
[2]本発明の半導体装置の製造方法においては、前記第2工程は、前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記リードフレーム、前記複数の半導体チップ、前記長尺接続子の順に製造用補助治具上に載置する第1副工程と、前記製造用補助治具に上下を逆にした状態の前記製造用治具を接近させて前記製造用補助治具と前記製造用治具とを組み合わせる第2副工程と、前記複数の半導体チップ、前記リードフレーム、前記長尺接続子、前記製造用治具及び前記製造用補助治具の上下をひっくり返して前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用補助治具上から前記製造用治具上に移し替え、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第3副工程とをこの順序で含むことが好ましい。
[3]本発明の半導体装置の製造方法においては、前記第2副工程では、前記製造用治具及び前記製造用補助治具の位置決めをするための位置決め手段を用いて前記製造用治具及び前記製造用補助治具の位置決めを行うことが好ましい。
[4]本発明の半導体装置の製造方法においては、前記第1工程では、前記リードフレームとして、前記複数のダイパッド及び前記コネクタの少なくとも1つから前記複数の半導体チップの配列方向とは異なる方向に延出する延出部品をさらに有するリードフレームを準備し、前記第2工程及び前記第3工程では、前記製造用治具として、前記第3工程で前記延出部品を支持する延出部品支持台を有する製造用治具を用いることが好ましい。
[5]本発明の半導体装置の製造方法においては、前記第2工程及び前記第3工程では、前記製造用治具として、前記第2工程で前記長尺接続子を支持する接続子支持台を有する製造用治具を用いることが好ましい。
[6]本発明の半導体装置は、直線状に配列された複数の半導体チップと、前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッド及び前記複数のダイパッドとは離隔しかつ前記複数の半導体チップの配列方向に沿った位置にあるコネクタを有するリードフレームと、前記コネクタに接続されるコネクタ側基端及び前記複数の半導体チップを共通接続する接続板を有する長尺接続子とを備え、前記複数の半導体チップと前記複数のダイパッドとの接続箇所、前記複数の半導体チップと前記接続板との接続箇所及び前記コネクタと前記コネクタ側基端との接続箇所が、それぞれはんだ付けによって接合されている内部接続構造を有する半導体装置であって、前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置し、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用治具上に載置したまま前記はんだ材を溶融させ、溶融させたはんだ材の表面張力により、前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態を経た後、前記溶融させたはんだ材を固化させることによりはんだ付けを行うことにより製造したものであることを特徴とする。
[7]本発明の製造用治具は、本発明の半導体装置の製造方法に用いるための製造用治具であって、前記製造用治具は、複数の半導体チップ、リードフレーム及び長尺接続子を前記製造用治具上に載置したままはんだ材を溶融させたとき、溶融させたはんだ材の表面張力により前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態となるようにするために、前記リードフレームの一部を支持する支持台を有することを特徴とする。
本発明の半導体装置の製造方法によれば、「前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第2工程」と、「前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用治具上に載置したまま前記はんだ材を溶融させ、溶融させたはんだ材の表面張力により、前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態を経た後、前記溶融させたはんだ材を固化させることによりはんだ付けを行う第3工程」とをこの順序で含むため、はんだ付けを行うときに複数の半導体チップ及び半導体チップと接触するはんだ材に接続板の重さが加わらない。このため、本発明の半導体装置の製造方法によれば、はんだ層は押しつぶされず、はんだが半導体チップの外周に回り込むのを防ぐことが可能となり、その結果、はんだと他の部品や配線との絶縁距離が不足して放電や短絡が生じるのを抑制することが可能となる。
また、本発明の半導体装置の製造方法によれば、上記第2工程及び上記第3工程をこの順序で含むため、はんだ層の厚みが薄くなるのを防ぐことが可能となり、その結果、温度サイクル等により半導体装置の耐候性が劣化するのを抑制することが可能となる。
本発明の半導体装置は、本発明の半導体装置の製造方法によって製造されたものであるため、本発明の半導体装置は、はんだと他の部品や配線との絶縁距離が不足して放電や短絡が生じるのを抑制することが可能な半導体装置となる。
本発明の製造用治具によれば、本発明の半導体装置の製造方法に用いることにより、第3工程を適切に実施することが可能となる。
実施形態に係る半導体装置100(全体は図示せず。)の内部接続構造を説明するために示す図である。図1(a)は半導体装置100の内部接続構造の側面図であり、図1(b)は半導体装置100の内部接続構造の図1(a)とは異なる側面図であり、図1(c)は半導体装置100の内部接続構造の上面図である。なお、各図においては、視点の関係上直接は見えない部材(例えば、図1(c)における複数の半導体チップ111,112,113)も破線で表示することがある。また、図1(c)を初めとする上面図においては、はんだ関係の構成要素(はんだ層140、はんだ材142及び溶融させたはんだ材144)の記載を省略する。 実施形態1に係る半導体装置の製造方法のフローチャートである。 実施形態1に係る製造用治具200の図である。図3(a)は製造用治具200の側面図であり、図3(b)は製造用治具200の図3(a)とは異なる側面図であり、図3(c)は製造用治具200の上面図である。 実施形態1における第2工程S20を説明するために示す図である。図4(a)は図1(a)に対応する側面図であり、図4(b)は図1(b)に対応する側面図であり、図4(c)は図1(c)に対応する上面図である。 実施形態1における第3工程S30を説明するために示す図である。図5(a)は図1(a)に対応する側面図であり、図5(b)は図1(b)に対応する側面図であり、図5(c)は図1(c)に対応する上面図である。 実施形態1における第3工程S30を説明するために示す図である。図6(a)は図1(a)に対応する側面図であり、図6(b)は図1(b)に対応する側面図であり、図6(c)は図1(c)に対応する上面図である。 実施形態2に係る半導体装置の製造方法のフローチャートである。 実施形態2における製造用補助治具300の図である。図8(a)は製造用補助治具300の側面図であり、図8(b)は製造用補助治具300の図8(a)とは異なる側面図であり、図8(c)は製造用補助治具300の上面図である。 実施形態2に係る製造用治具400の図である。図9(a)は製造用治具400の側面図であり、図9(b)は製造用治具400の図9(a)とは異なる側面図であり、図9(c)は製造用治具400の上面図である。 実施形態2における第1副工程S42を説明するために示す図である。図10(a)は図8(a)に対応する側面図であり、図10(b)は図8(b)に対応する側面図であり、図10(c)は図8(c)に対応する上面図である。 実施形態2における第2副工程S44を説明するために示す図である。図11(a)は図8(a)に対応する側面図であり、図11(b)は図8(b)に対応する側面図である。図11〜図13においては、製造用治具400又は製造用補助治具300が上面にある関係上、上面図を示さない。また、図11(b)〜図13(b)においては、各構成要素及びはんだ材142をみやすくするために、治具用位置決めピン410及びピン支持台420は図示しない。 実施形態2における第2副工程S44を説明するために示す図である。図12(a)は図8(a)に対応する側面図であり、図12(b)は図8(b)に対応する側面図である。 実施形態2における第3副工程S46を説明するために示す図である。図13(a)は図8(a)に対応する側面図であり、図13(b)は図8(b)に対応する側面図である。 実施形態3に係る半導体装置500(全体は図示せず。)を説明するために示す図である。図14(a)は半導体装置500の構成を模式的に示す図であり、図14(b)は図14(a)に示す半導体装置500に対応する回路構成を示す図である。 特許文献1に開示されている半導体装置の内部接続構造を説明するために示す図である。 長尺接続子によって複数の半導体チップを共通接続する半導体装置900の内部接続構造を説明するために示す図である。図16は、半導体装置900の内部接続構造の側面図である。
以下、本発明の半導体装置の製造方法、半導体装置及び製造用治具について、図に示す実施の形態に基づいて説明する。
なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。特にはんだ層140、はんだ材142及び溶融させたはんだ材144については、実際よりも厚く表示している。
各図面においては、互いに直交する3つの方向をそれぞれ、x軸方向(各実施形態における複数の半導体チップ111,112,113の配列方向)、y軸方向(x軸に直交し、かつ、図1(a)の紙面に直交する方向)及びz軸方向(x軸及びy軸に直交する方向)で示している。また、各図面及び各実施形態においては、本発明に直接関係しない構成(具体的な電気回路の構成、電子部品の詳細、封止用の樹脂等)の記載や説明を省略する。さらに、各図面及び各実施形態においては、機能的に差異がない構成要素については同じ符号で表示し、一度説明した後は都度の説明を省略する。
[実施形態1]
まず、実施形態1に係る半導体装置100について説明する。
実施形態1に係る半導体装置100は、図1に示すように、複数の半導体チップ111,112,113と、リードフレーム120と、長尺接続子130とを備える。半導体装置100は、複数の半導体チップ111,112,113とリードフレーム120における複数のダイパッド121,122,123(後述)との接続箇所、複数の半導体チップ111,112,113と接続板133(後述)との接続箇所及びコネクタ125(後述)とコネクタ側基端131(後述)との接続箇所が、それぞれはんだ付けによって接合されている内部接続構造を有し、各接続箇所にははんだ層140が形成されている。
複数の半導体チップ111,112,113は、直線状に(図面のx軸方向に沿って)配列されている。複数の半導体チップ111,112,113の厚みは全て同一である。
リードフレーム120は、複数のダイパッド121,122,123、コネクタ125及び延出部品126を有する。
複数のダイパッド121,122,123は、複数の半導体チップ111,112,113を個々の半導体チップごとに搭載する。
コネクタ125は、複数のダイパッド121,122,123とは離隔しかつ複数の半導体チップ111,112,113の配列方向に沿った位置(x軸に沿う直線上)にある。なお、本明細書において「コネクタが複数のダイパッドとは離隔している」とは、コネクタが複数のダイパッドの最外部の半導体チップ(実施形態1における半導体チップ111,113)の外側にあることをいう。逆にいえば、コネクタが複数のダイパッドの最外部の半導体チップの間にある場合は、コネクタが複数のダイパッドとは離隔していることに含まれない。
延出部品126は、複数のダイパッド121,122,123及びコネクタ125の少なくとも1つ(実施形態1においては複数のダイパッド121,122,123及びコネクタ125の全て)から複数の半導体チップ111,112,113の配列方向とは異なる方向(実施形態1においてはy軸方向)に延出する。
長尺接続子130は、コネクタ側基端131、立ち上がり132及び接続板133を有する。コネクタ側基端131、立ち上がり132及び接続板133は、この順でx軸に沿う直線状に形成されている。
コネクタ側基端131は、コネクタ125に接続される。
立ち上がり132は、コネクタ側基端131と接続板133とを接続する部分であり、コネクタ側基端131側から接続板133側に向かうにつれて、z軸順方向(上側)に向かって立ち上がる。
接続板133は、複数の半導体チップ111,112,113を共通接続する。
図1に示すように、半導体装置100は、基本的には従来の半導体装置900と同様の構成を有するが、半導体チップ113と接続板133との間の間隔と適正間隔(半導体チップ111と接続板133との間の間隔)とが同じであり、半導体チップ113付近のはんだ層940が押しつぶされていない点が従来の半導体装置900とは異なる。
半導体装置100は、後述するように、複数の半導体チップ111,112,113と複数のダイパッド121,122,123との間、複数の半導体チップ111,112,113と接続板133との間及びコネクタ125とコネクタ側基端131との間にそれぞれはんだ材142(後述)を導入した状態で、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下から長尺接続子130、複数の半導体チップ111,112,113、リードフレーム120の順に製造用治具200(後述)上に載置し、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を製造用治具200上に載置したままはんだ材142を溶融させ、溶融させたはんだ材144(後述)の表面張力により、リードフレーム120から複数の半導体チップ111,112,113が吊り下げられるとともに複数の半導体チップ111,112,113から長尺接続子130が吊り下げられる状態を経た後、溶融させたはんだ材144を固化させることによりはんだ付けを行うことにより製造したものである。
次に、実施形態1に係る半導体装置100を製造するための半導体装置の製造方法について詳しく説明する。
実施形態1に係る半導体装置の製造方法は、実施形態1に係る半導体装置100を製造するための半導体装置の製造方法である。
実施形態1に係る半導体装置の製造方法は、図2に示すように、第1工程S10(部材準備工程)と、第2工程S20(載置工程)と、第3工程S30(はんだ付け工程)とをこの順序で含む。
以下、各工程について説明する。
1.第1工程S10
第1工程S10は、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を準備する工程である。このため、第1工程S10は、「部材準備工程」と表現することもできる。
複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130は、製造・購入等任意の方法で準備することができる。
なお、第1工程S10では、リードフレーム120として、複数のダイパッド121,122,123及びコネクタ125の他に、複数のダイパッド121,122,123及びコネクタ125の少なくとも1つ(実施形態1においては複数のダイパッド121,122,123及びコネクタ125の全て)から複数の半導体チップ111,112,113の配列方向(x軸方向)とは異なる方向(実施形態1においてはy軸方向)に延出する延出部品126をさらに有するものを準備する。
なお、第1工程S10で準備する各構成要素は、図1で図示する各構成要素と同じであるため、第1工程S10については図示を省略する。
2.第2工程S20
第2工程S20は、複数の半導体チップ111,112,113と複数のダイパッド121,122,123との間、複数の半導体チップ111,112,113と接続板133との間及びコネクタ125とコネクタ側基端131との間にそれぞれはんだ材142を導入した状態で、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下から長尺接続子130、複数の半導体チップ111,112,113、リードフレーム120の順に製造用治具200(図3参照。)上に載置する工程である(図4参照。)。このため、第2工程S20は、「載置工程」と表現することもできる。
はんだ材142の導入は、各構成要素の接続箇所にはんだ材142を配置し、その後各構成要素を重ね合わせることにより実施することができる。はんだ材142の配置は、例えばはんだ材142としてはんだペーストを用いる場合には、各構成要素の接続箇所にはんだ材142をスクリーン印刷することで実施することができる。
はんだ材142としては、固形(例えば帯状)のはんだ材や、半導体チップの接続部にあらかじめ付着させてあるはんだ材等を用いてもよい。
ここで、製造用治具200について説明する。
実施形態1に係る製造用治具200は、実施形態1に係る半導体装置の製造方法(特に第2工程S20及び第3工程S30)に用いるための製造用治具である。
製造用治具200は、図3に示すように、リードフレーム120の一部を支持する支持台を有する。当該支持台は、第3工程S30で延出部品126を支持する延出部品支持台210である。
延出部品支持台210は、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を製造用治具200上に載置したままはんだ材142を溶融させたとき、溶融させたはんだ材144の表面張力によりリードフレーム120から複数の半導体チップ111,112,113が吊り下げられるとともに複数の半導体チップ111,112,113から長尺接続子130が吊り下げられる状態となるようにする(後述)ためのものである。
延出部品支持台210の高さは、長尺接続子130、溶融させたはんだ材144(2層分)及び半導体チップ111,112,113(1枚分)の厚さの合計よりも大きい(図5(a),(b)参照。)。
なお、延出部品支持台210の高さは、長尺接続子130、はんだ材142(2層分)及び半導体チップ111,112,113(1枚分)の厚さの合計と等しくなることが好ましい(図4(a),(b)参照。)。第1工程S10で各構成要素を安定して載置するためである。
製造用治具200は、他の支持台として、第2工程S20で長尺接続子130を支持する接続子支持台220(延出部品支持台210の間の平面)を有する。
製造用治具200は、例えば、カーボンからなる。
実施形態1の第2工程S20は、各構成要素を、下から長尺接続子130、複数の半導体チップ111,112,113、リードフレーム120の順に製造用治具200上に直接載置することにより実施する。
3.第3工程S30
第3工程S30は、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を製造用治具200上に載置したままはんだ材142を溶融させ、溶融させたはんだ材144の表面張力により、リードフレーム120から複数の半導体チップ111,112,113が吊り下げられるとともに複数の半導体チップ111,112,113から長尺接続子130が吊り下げられる状態(図5参照。)を経た後、溶融させたはんだ材144を固化させる(図6参照。)ことによりはんだ付けを行う工程である。このため、第3工程S30は、「はんだ付け工程」と表現することもできる。
はんだ材を溶融させるためには、各構成要素、はんだ材142及び製造用治具200の全体を加熱することが好ましい。当該加熱には、例えば、いわゆるリフロー炉を用いることができる。
図6に示す状態から、製造用治具200を除去して上下をひっくり返すことにより、第3工程S30を完了することができる(図1に相当する状態となる。)。
以下、実施形態1に係る半導体装置の製造方法、半導体装置100及び製造用治具200の効果について記載する。
実施形態1に係る半導体装置の製造方法によれば、上記第2工程S20と、上記第3工程S30とをこの順序で含むため、はんだ付けを行うときに複数の半導体チップ111,112,113及び複数の半導体チップ111,112,113と接触するはんだ材142に接続板133の重さが加わらない。このため、実施形態1に係る半導体装置の製造方法によれば、はんだ層140は押しつぶされず、はんだが半導体チップ113の外周に回り込むのを防ぐことが可能となり、その結果、はんだと他の部品や配線との絶縁距離が不足して放電や短絡が生じるのを抑制することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、上記第2工程S20及び上記第3工程S30をこの順序で含むため、はんだ層140の厚みが薄くなるのを防ぐことが可能となり、その結果、温度サイクル等により半導体装置100の耐候性が劣化するのを抑制することが可能となる。
その結果、実施形態1に係る半導体装置の製造方法は、片側支持の長尺接続子130を用いて直線状に配列された複数の半導体チップ111,112,113をはんだ付けにより共通接続する場合において、各構成要素間のはんだ付けの状態を適切なものとすることができる半導体装置の製造方法となる。
また、実施形態1に係る半導体装置の製造方法によれば、溶融させたはんだ材144の表面張力により半導体チップ111,112,113が力学的に適正な位置(ダイパッド121,122,123の中央付近)に移動するため、半導体チップ111,112,113の位置ずれ(はんだ付け時の位置ずれ及び配置時の位置ずれの両方)を抑制することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、第1工程S10では、延出部品126を有するリードフレーム120を準備し、第2工程S20及び第3工程S30では、第3工程S30で延出部品126を支持する延出部品支持台210を有する製造用治具200を用いるため、第3工程S30においてもリードフレーム120を安定して支持し、半導体装置の品質を十分に安定させることが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、第2工程S20及び第3工程S30では、第2工程S20で長尺接続子130を支持する接続子支持台220を有する製造用治具200を用いるため、第2工程S20で各構成要素を十分安定して載置することが可能となり、その結果、第2工程S20を円滑に実施することが可能となる。
実施形態1に係る半導体装置100は、実施形態1に係る半導体装置の製造方法によって製造されたものであるため、実施形態1に係る半導体装置100は、はんだと他の部品や配線との絶縁距離が不足して放電や短絡が生じるのを抑制することが可能な半導体装置となる。
実施形態1に係る製造用治具200によれば、実施形態1に係る半導体装置の製造方法に用いることにより、第2工程S20及び第3工程S30を適切に実施することが可能となる。
[実施形態2]
実施形態2に係る半導体装置の製造方法は、基本的には実施形態1に係る半導体装置の製造方法と同様の方法であるが、第2工程が実施形態1に係る半導体装置の製造方法の場合と異なる。すなわち、実施形態2に係る半導体装置の製造方法は、図7に示すように、第2工程S40が第1副工程S42、第2副工程S44及び第3副工程S46をこの順序で含む。
なお、以下で説明する実施形態2に係る半導体装置の製造方法は、実施形態1と同様に半導体装置100を製造するための方法である。
まず、実施形態2で用いる製造用補助治具300及び製造用治具400について説明する。
製造用補助治具300は、後述する第1副工程S42で用いる治具であって、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下からリードフレーム120、複数の半導体チップ111,112,113、長尺接続子130の順に載置するものである。製造用補助治具300は、図8に示すように、基台310及び前記基台310の両端にある2つの位置決めピン用穴320を備える。
基台310は、各構成要素を載置するためのものである。
位置決めピン用穴320は、後述する治具用位置決めピン410に対応する穴である。なお、実施形態1における位置決めピン用穴320は底のある穴であるが、位置決めピン用穴は貫通孔であってもよい。位置決めピン用穴320は、治具用位置決めピン410とともに製造用治具400及び製造用補助治具300の位置決めをするための位置決め手段を構成する。
製造用補助治具300は、例えば、カーボンからなる。
実施形態2に係る製造用治具400は、基本的には実施形態1に係る製造用治具200と同様の構成を有するが、図9に示すように、治具用位置決めピン410及びピン支持台420を備える点で実施形態1に係る製造用治具200とは異なる。
製造用治具400は、2つの延出部品支持台210と、前記延出部品支持台210の間にある接続子支持台220と、前記延出部品支持台210の両端にある2つの治具用位置決めピン410と、前記治具用位置決めピン410の基端側にあるピン支持台420を備える。
治具用位置決めピン410は、製造用補助治具300の位置決めピン用穴320に対応するピンである。
なお、位置決め手段の構成要素は実施形態2に記載したものに限られない。位置決め手段の構成要素は、嵌合等により製造用治具と製造用補助治具とを位置決めすることが可能なものであればよい。例えば、ピン及び穴の代わりに板状の部材及びスリット状の溝を位置決め手段の構成要素として用いることもできる。
ピン支持台420は、治具用位置決めピン410の高さを調節するためのものである。
次に、実施形態2における第2工程S40(第1副工程S42、第2副工程S44及び第3副工程S46)について説明する。
第1副工程S42は、図10に示すように、複数の半導体チップ111,112,113と複数のダイパッド121,122,123との間、複数の半導体チップ111,112,113と接続板133との間及びコネクタ125とコネクタ側基端131との間にそれぞれはんだ材142を導入した状態で、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を、下からリードフレーム120、複数の半導体チップ111,112,113、長尺接続子130の順に製造用補助治具300上に載置する工程である。このため、第1副工程S42は、「副載置工程」と表現することもできる。
第2副工程S44は、図11,12に示すように、製造用補助治具300に上下を逆にした状態の製造用治具400を接近させて製造用補助治具300と製造用治具400とを組み合わせる工程である。このため、第2副工程S44は、「治具組み合わせ工程」と表現することもできる。第2副工程S44では、製造用治具400及び製造用補助治具300の位置決めをするための位置決め手段(治具用位置決めピン410及び位置決めピン用穴320)を用いて製造用治具400及び製造用補助治具300の位置決めを行う。具体的には、製造用治具400を、治具用位置決めピン410が位置決めピン用穴320に嵌合するように製造用補助治具300の直上から垂直に降ろしていく。
第3副工程S46は、図13に示すように、複数の半導体チップ111,112,113、リードフレーム120、長尺接続子130、製造用補助治具300及び製造用治具400の上下をひっくり返して複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を製造用補助治具300上から製造用治具400上に移し替え、複数の半導体チップ111,112,113、リードフレーム120及び長尺接続子130を下から長尺接続子130、複数の半導体チップ111,112,113、リードフレーム120の順に製造用治具400上に載置する工程である。このため、第3副工程S46は、「反転工程」と表現することもできる。
図13に示す状態から、製造用補助治具300を除去することにより、第2工程S40を完了することができる(実施形態1の図4に相当する状態となる。)。
このように、実施形態2に係る半導体装置の製造方法は、第2工程が実施形態1に係る半導体装置の製造方法の場合とは異なるが、実施形態1に係る半導体装置の製造方法と同様に、第2工程及び第3工程をこの順序で含むため、片側支持の長尺接続子130を用いて直線状に配列された複数の半導体チップ111,112,113をはんだ付けにより共通接続する場合において、各構成要素間のはんだ付けの状態を適切なものとすることができる半導体装置の製造方法となる。
また、実施形態2に係る半導体装置の製造方法によれば、第2工程S40は、上記第1副工程S42と、上記第2副工程S44と、上記第3副工程S46とをこの順序で含むため、各構成要素を製造用補助治具300上に配置した後に各構成要素を製造用治具400に移し替えることで、各構成要素の位置決めを容易なものとすることが可能となる。
また、実施形態2に係る半導体装置の製造方法によれば、第2副工程S44では、製造用治具400及び製造用補助治具300の位置決めをするための位置決め手段(治具用位置決めピン410及び位置決めピン用穴320)を用いて製造用治具400及び製造用補助治具300の位置決めを行うため、製造用補助治具300と製造用治具400とを正確な位置で組み合わせ、各構成要素を製造用治具上の正確な位置に載置することが可能となる。
なお、実施形態2に係る半導体装置の製造方法は、第2工程以外の点においては実施形態1に係る半導体装置の製造方法と同様の方法であるため、実施形態1に係る半導体装置の製造方法が有する効果のうち該当する効果を有する。
実施形態2に係る製造用治具400によれば、実施形態2に係る半導体装置の製造方法に用いることにより、第2工程S40及び第3工程S30を適切に実施することが可能となる。
[実施形態3]
実施形態3では、実施形態1又は実施形態2の製造工程を適用可能な半導体装置の例について説明する。
実施形態3に係る半導体装置500は、3相ブリッジダイオードである。半導体装置500は、図14に示すように、リードフレーム120のダイパッド121,122,123に搭載された3個のダイオードD1,D2,D3と、リードフレーム120のダイパッド127,128,129に搭載された3個のダイオードD4,D5,D6とを有している。なお、実施形態3においては、ダイオードが半導体チップに相当する。
ダイオードD1,D2,D3は、それぞれのカソード側がそれぞれ対応するダイパッド121,122,123に接続されており、ダイオードD4,D5,D6は、それぞれのアノード側がそれぞれ対応するダイパッド127,128,129に接続されている。
そして、ダイオードD1を搭載しているダイパッド121とダイオードD4を搭載しているダイパッド127は一体となっており、ここから交流端子Rとしてのリードが延出している。
また、ダイオードD2を搭載しているダイパッド122とダイオードD5を搭載しているダイパッド128も一体となっており、ここから交流端子Sとしてのリードが延出している。
また、ダイオードD3を搭載しているダイパッド123とダイオードD6を搭載しているダイパッド129も一体となっており、ここから交流端子Tとしてのリードが延出している。
一方、ダイオードD1,D2,D3のアノード側は長尺接続子130Aの接続板133Aによって共通接続され、当該長尺接続子130Aのコネクタ側基端131Aは、リードフレーム120のコネクタ125Aに接続されている。また、ダイオードD4,D5,D6のカソード側は長尺接続子130Bの接続板133Bによって共通接続され、当該長尺接続子130Bのコネクタ側基端131Bは、リードフレーム120のコネクタ125Bに接続されている。これらコネクタ125A,125Bからは、直流端子としてのリードがそれぞれ延出している。
このように構成された半導体装置500(3相ブリッジダイオード)は、実施形態1又は実施形態2において説明したのと同様の半導体装置の製造方法により製造することができる。
なお、図3における製造用治具200、図8における製造用補助治具300及び図9における製造用治具400においては、各治具は3個の半導体チップ111,112,113(1個の3相ブリッジダイオード)1組に対応するものとして説明した。しかし、実際の半導体装置においては、図14に示すように、複数の半導体チップの組が複数存在し、複数の半導体チップの各組に対応する複数のリードフレームが繋がった状態となっていることもある。このため、各治具も実際の半導体装置に対応した形状及び大きさとすることが可能である。
また、半導体装置が複数の半導体チップの組を複数備える場合には、複数の半導体チップの組ごとに個別の各治具を用いるようにしてもよい。
以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
(1)上記各実施形態において記載した構成要素の数、材質、形状、位置、大きさ、角度等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
(2)上記各実施形態においては、半導体装置の製造方法として、第1工程S10、第2工程S20,S40及び第3工程S30しか説明しなかったが、本発明はこれに限定されるものではない。本発明の半導体装置の製造方法は、製造する半導体装置の種類に応じて、上記第1工程〜第3工程以外の工程を含んでもよい。
100,500…半導体装置、111,112,113…半導体チップ、120…リードフレーム、121,122,123,127,128,129…ダイパッド、125,125A,125B…コネクタ、126…延出部品、130,130A,130B…長尺接続子、131,131A,131B…コネクタ側基端、132…立ち上がり、133,133A,133B…接続板、140…はんだ層、142…はんだ材、144…溶融されたはんだ材、200,400…製造用治具、210…延出部品支持台、220…接続子支持台、300…製造用補助治具、310…基台、320…位置決めピン用穴、410…治具用位置決めピン、420…ピン支持台、D1,D2,D3,D4,D5,D6…ダイオード、R,S,T…交流端子

Claims (6)

  1. 直線状に配列された複数の半導体チップと、
    前記複数の半導体チップを個々の半導体チップごとに搭載する複数のダイパッド、及び、前記複数のダイパッドとは離隔しかつ前記複数の半導体チップの配列方向に沿った位置にあるコネクタを有するリードフレームと、
    前記コネクタに接続されるコネクタ側基端及び前記複数の半導体チップを共通接続する接続板を有する長尺接続子とを備え、
    前記複数の半導体チップと前記複数のダイパッドとの接続箇所、前記複数の半導体チップと前記接続板との接続箇所及び前記コネクタと前記コネクタ側基端との接続箇所が、それぞれはんだ付けによって固定されている内部接続構造を有する半導体装置の製造方法であって、
    前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を準備する第1工程と、
    前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第2工程と、
    前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用治具上に載置したまま前記はんだ材を溶融させ、溶融させたはんだ材の表面張力により、前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態を経た後、前記溶融させたはんだ材を固化させることによりはんだ付けを行う第3工程とをこの順序で含むこと特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第2工程は、
    前記複数の半導体チップと前記複数のダイパッドとの間、前記複数の半導体チップと前記接続板との間及び前記コネクタと前記コネクタ側基端との間にそれぞれはんだ材を導入した状態で、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を、下から前記リードフレーム、前記複数の半導体チップ、前記長尺接続子の順に製造用補助治具上に載置する第1副工程と、
    前記製造用補助治具に上下を逆にした状態の前記製造用治具を接近させて前記製造用補助治具と前記製造用治具とを組み合わせる第2副工程と、
    前記複数の半導体チップ、前記リードフレーム、前記長尺接続子、前記製造用治具及び前記製造用補助治具の上下をひっくり返して前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を前記製造用補助治具上から前記製造用治具上に移し替え、前記複数の半導体チップ、前記リードフレーム及び前記長尺接続子を下から前記長尺接続子、前記複数の半導体チップ、前記リードフレームの順に製造用治具上に載置する第3副工程とをこの順序で含むことを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    前記第2副工程では、前記製造用治具及び前記製造用補助治具の位置決めをするための位置決め手段を用いて前記製造用治具及び前記製造用補助治具の位置決めを行うことを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
    前記第1工程では、前記リードフレームとして、前記複数のダイパッド及び前記コネクタの少なくとも1つから前記複数の半導体チップの配列方向とは異なる方向に延出する延出部品をさらに有するリードフレームを準備し、
    前記第2工程及び前記第3工程では、前記製造用治具として、前記第3工程で前記延出部品を支持する延出部品支持台を有する製造用治具を用いることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれかに記載の半導体装置の製造方法において、
    前記第2工程及び前記第3工程では、前記製造用治具として、前記第2工程で前記長尺接続子を支持する接続子支持台を有する製造用治具を用いることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5のいずれかに記載の半導体装置の製造方法に用いるための製造用治具であって、
    前記製造用治具は、複数の半導体チップ、リードフレーム及び長尺接続子を前記製造用治具上に載置したままはんだ材を溶融させたとき、溶融させたはんだ材の表面張力により前記リードフレームから前記複数の半導体チップが吊り下げられるとともに前記複数の半導体チップから前記長尺接続子が吊り下げられる状態となるようにするために、前記リードフレームの一部を支持する支持台を有することを特徴とする製造用治具。
JP2015027016A 2015-02-13 2015-02-13 半導体装置の製造方法及び製造用治具 Active JP6418530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015027016A JP6418530B2 (ja) 2015-02-13 2015-02-13 半導体装置の製造方法及び製造用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015027016A JP6418530B2 (ja) 2015-02-13 2015-02-13 半導体装置の製造方法及び製造用治具

Publications (2)

Publication Number Publication Date
JP2016149512A JP2016149512A (ja) 2016-08-18
JP6418530B2 true JP6418530B2 (ja) 2018-11-07

Family

ID=56688484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027016A Active JP6418530B2 (ja) 2015-02-13 2015-02-13 半導体装置の製造方法及び製造用治具

Country Status (1)

Country Link
JP (1) JP6418530B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388661B2 (ja) * 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5820696B2 (ja) * 2011-11-07 2015-11-24 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造用治具

Also Published As

Publication number Publication date
JP2016149512A (ja) 2016-08-18

Similar Documents

Publication Publication Date Title
JP5176507B2 (ja) 半導体装置
JP5292779B2 (ja) 半導体装置
TW201101472A (en) Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package
JP2010165764A (ja) 半導体装置およびその製造方法
US20210233885A1 (en) Semiconductor device and lead frame member
EP2733727B1 (en) Packaging method of quad flat non-leaded package
JP2012199436A (ja) 半導体装置及びその製造方法
US20140293495A1 (en) PTC Device
US11081428B2 (en) Electronic device with three dimensional thermal pad
JP6418530B2 (ja) 半導体装置の製造方法及び製造用治具
JP2015009241A (ja) 接合構造物、及び接合構造物の製造方法
JP2016039181A (ja) モジュールの製造方法
JP5533983B2 (ja) 半導体装置
CN211182196U (zh) 引线框架、半导体器件以及电路装置
JP2015142052A (ja) 接合方法
JP2004221460A (ja) 半導体部品、半導体装置、及び該半導体装置の製造方法
JP6060619B2 (ja) 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法
JP2012074588A (ja) 半導体パワーモジュールおよびその製造方法
JP2008218552A (ja) 電子部品の実装基板および実装方法
CN110931448A (zh) 引线框架、半导体器件以及电路装置
JP2021015908A (ja) 半導体装置及び半導体装置の製造方法
JP5217013B2 (ja) 電力変換装置およびその製造方法
JP2008283109A (ja) 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法
US20110255257A1 (en) Auxiliary board joining structure
JP5820696B2 (ja) 半導体装置の製造方法及び半導体装置の製造用治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180928

R150 Certificate of patent or registration of utility model

Ref document number: 6418530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150