JP2015142052A - 接合方法 - Google Patents

接合方法 Download PDF

Info

Publication number
JP2015142052A
JP2015142052A JP2014014758A JP2014014758A JP2015142052A JP 2015142052 A JP2015142052 A JP 2015142052A JP 2014014758 A JP2014014758 A JP 2014014758A JP 2014014758 A JP2014014758 A JP 2014014758A JP 2015142052 A JP2015142052 A JP 2015142052A
Authority
JP
Japan
Prior art keywords
solder
unit regions
liquid state
joining
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014014758A
Other languages
English (en)
Inventor
正範 大島
Masanori Oshima
正範 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014014758A priority Critical patent/JP2015142052A/ja
Publication of JP2015142052A publication Critical patent/JP2015142052A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】第2部材に対する第1部材の傾きの抑制された接合方法を提供する。【解決手段】第1部材(10)と第2部材(50)とを半田(70)を介して接合する接合方法。第1部材における第2部材との対向面(43,44)を、液体状態の半田の付着する付着領域(43a,44a)、および、液体状態の半田の付着しない非付着領域(43b,44b)に分け、非付着領域によって付着領域を複数の単位領域(43c,44c)に区画する。複数の単位領域それぞれに同一の高さの半田を形成する。半田を第2部材に接触させることで相対位置を決定し、半田を再び液体状態にさせることで第1部材と第2部材とを液体状態の半田によって連結する。そして半田を再び固体状態とすることで第1部材と第2部材とを半田を介して接合する。【選択図】図8

Description

本発明は、第1部材と第2部材とを半田を介して接合する接合方法に関するものである。
従来、例えば特許文献1に示されるように、複数のアームと、これら複数のアームと接合された放熱板と、を有する回路基板が提案されている。複数のアームそれぞれは、2面に導体層が形成された絶縁基板と、2つの導体層のうちの一方と接合された素子群と、から成る。複数のアームそれぞれの絶縁基板の有する2つの導体層のうちの他方と放熱板とがはんだを介して接合されている。
特開2011−244722号公報
ところで、特許文献1に記載の回路基板は、下記に示す方法にて製造することができる。すなわち、はんだを絶縁基板に塗布して固体状態にした後、その固体状態のはんだを放熱板に接触させる。そしてその接触状態でリフローする。こうすることで特許文献1に記載の回路基板を製造することができる。
ただし、上記した製造方法を採用した場合、絶縁基板(アーム)に塗布されたはんだは表面張力のために凸形状を成す。そのためにはんだと放熱板とは点接触した状態となる。この状態でリフローすることでアームと放熱板とがはんだを介して接合されるが、上記したように点接触しているので、リフロー時にアーム(第1部材)が放熱板(第2部材)に対して傾く虞がある。
そこで本発明は上記問題点に鑑み、第2部材に対する第1部材の傾きの抑制された接合方法を提供することを目的とする。
上記した目的を達成するために本発明は、第1部材(10)と第2部材(50)とを半田(70)を介して接合する接合方法であって、第1部材における第2部材との対向面(43,44)を、液体状態の半田の付着する付着領域(43a,44a)、および、液体状態の半田の付着しない非付着領域(43b,44b)に分け、非付着領域によって付着領域を複数の単位領域(43c,44c)に区画する区画工程と、区画工程後、複数の単位領域それぞれに液体状態の半田を塗布する塗布工程と、塗布工程後、複数の単位領域それぞれに塗布された液体状態の半田を固体状態にする固体工程と、固体工程後、複数の単位領域それぞれに形成された半田を第2部材における第1部材との対向面(64a,65a)に接触させることで、第1部材と第2部材との相対位置を決定する位置決め工程と、位置決め工程後、半田を再び液体状態にさせることで第1部材と第2部材とを液体状態の半田によって連結し、液体状態の半田を再び固体状態とすることで第1部材と第2部材とを半田を介して接合する接合工程と、を有しており、区画工程において、複数の単位領域それぞれの面積を等しくし、塗布工程において、複数の単位領域それぞれに塗布する液体状態の半田の量を等しくすることで、固体工程において固体状態とされる単位領域それぞれに形成された半田の高さを等しくし、位置決め工程において、高さの相等しい複数の半田それぞれを第2部材の対向面に接触させることで第1部材と第2部材それぞれの対向面間距離を一定とし、接合工程において、複数の半田によって定められた第1部材と第2部材それぞれの対向面間距離を一定に保った状態で第1部材と第2部材とを半田を介して接合することを特徴とする。
このように本発明によれば、複数の単位領域(43c、44c)それぞれに高さの同一な複数の半田(70)を形成し、これら複数の半田(70)を第2部材(50)と接触させることで第1部材(10)と第2部材(50)の対向面間距離を一定する。そしてこの対向面間距離を保った状態で両者を半田(70)によって接合する。これによれば、1つの半田(70)を第2部材(50)と接触させた状態で第1部材(10)と第2部材(50)とを半田(70)によって接合する接合方法とは異なり、第1部材(10)と第2部材(50)との対向面間距離が一定に保たれる。そのため、第2部材(50)に対して第1部材(10)が傾くことが抑制される。
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけているが、この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
パワーカードの概略構成を示す断面図である。 第1部材の裏面を示す上面図である。 第2部材の接続面を示す上面図である。 準備工程を示す断面図である。 塗布工程と固体工程を示す断面図である。 反転工程を示す断面図である。 対向工程を示す断面図である。 位置決め工程を示す断面図である。 接合工程を示す断面図である。 単位領域の変形例を示す上面図である。 単位領域の変形例を示す上面図である。 単位領域の変形例を示す上面図である。 単位領域の変形例を示す上面図である。 単位領域の変形例を示す上面図である。
以下、本発明をインバータ回路に組み入れられるパワーカードに適用した場合の実施形態を図に基づいて説明する。このようなインバータ回路は車両に搭載されたモータなどのPWM制御に用いられる。
(第1実施形態)
図1〜図3に基づいて、先ず、本発明の整合方法を含む製造方法によって製造されるパワーカード100を説明する。その後、図4〜図9に基づいて、上記した製造方法を説明する。なお、図2は、図1を紙面下方から上方へと見た図であり、図3は、図1を紙面上方から下方へと見た図である。
以下においては互いに直交の関係にある3方向を、x方向、y方向、z方向と示す。そしてx方向とy方向とによって規定される平面をx−y平面、y方向とz方向とによって規定される平面をy−z平面、z方向とx方向とによって規定される平面をz−x平面と示す。本実施形態においてz方向は鉛直方向に沿い、x−y平面は水平方向に沿っている。
図1に示すようにパワーカード100は、第1部材10と、第2部材50と、半田70と、モールド部材80と、を有する。第1部材10と第2部材50とが半田70を介して電気的および機械的に接続され、これら3者がモールド部材80によって被覆保護されている。
第1部材10は搭載リード20と、パワー素子30と、ブロック40と、を有し、第2部材50は連結リード60を有する。搭載リード20と連結リード60との間にパワー素子30とブロック40とが設けられ、搭載リード20から連結リード60に向かってパワー素子30とブロック40とが順に並んでいる。搭載リード20とパワー素子30とは第1半田90を介して電気的および機械的に接続され、パワー素子30とブロック40とは第2半田91を介して電気的および機械的に接続されている。そしてブロック40と連結リード60とが半田70を介して電気的および機械的に接続されている。
上記した搭載リード20、パワー素子30、ブロック40、および、連結リード60それぞれは2つの構成要素を有する。すなわち搭載リード20は第1リード21と第2リード22を有し、パワー素子30は第1素子31と第2素子32を有する。そしてブロック40は第1ブロック41と第2ブロック42を有し、連結リード60は第3リード61と第4リード62を有する。
図1に示すように、第1リード21に第1素子31が搭載され、第1素子31に第1ブロック41が搭載されている。そして第1ブロック41に第3リード61が接続されている。これにより、第1リード21と第3リード61それぞれが第1素子31の両面電極端子としての機能を果たす構成となっている。同様にして、第2リード22に第2素子32が搭載され、第2素子32に第2ブロック42が搭載されている。そして第2ブロック42に第4リード62が接続されている。これにより、第2リード22と第4リード62それぞれが第2素子32の両面電極端子としての機能を果たす構成となっている。後述するように、第1リード21は第4リード62に向かって延びる第1継ぎ手部25を有し、第4リード62は第3リード61に向かって延びる第2継ぎ手部66を有する。これら継ぎ手部25,66同士が半田70を介して電気的に接続されることで、第1素子31と第2素子32とが電気的に接続されている。
搭載リード20は、上記したようにリード21,22を有している。搭載リード20は第1リードフレーム23をモールド部材80によって被覆保護した後、リード21,22を電気的および機械的に連結する連結部(図示略)を除去することで成る。
第1リード21は、第1素子31を搭載する第1搭載部24と、第1搭載部24と第4リード62とを電気的に接続するための第1継ぎ手部25と、を有する。第1搭載部24はx−y平面に面する搭載面24aとその裏面24bを有する。搭載面24aに第1半田90を介して第1素子31が搭載され、裏面24bがモールド部材80から外部に露出されている。この構成により、第1素子31にて生じた熱が外部雰囲気に放熱される。
第1継ぎ手部25は、第1搭載部24から第4リード62に向かって斜めに延びた形状を成している。そして第1継ぎ手部25の先端が第4リード62と対向し、両者の間に介在された半田70によって第1リード21と第4リード62とが電気的に接続されている。図2に示すように、第1継ぎ手部25の先端における半田70の付着される付着面25aは、矩形を成している。
第2リード22は、第2素子32を搭載する第2搭載部26を有する。第2搭載部26はx−y平面に面する搭載面26aとその裏面26bを有する。搭載面26aに第1半田90を介して第2素子32が搭載され、裏面26bがモールド部材80から外部に露出されている。この構成により、第2素子32にて生じた熱が外部雰囲気に放熱される。
パワー素子30は、上記したように素子31,32を有している。これら素子31,32はIGBTやMOSFETなどの能動素子である。図示しないが、素子31,32それぞれの表面にソース電極とゲート電極とが形成され、その裏面にドレイン電極が形成されている。第1素子31の裏面に形成されたドレイン電極は第1半田90を介して第1リード21と電気的に接続されている。同様にして、第2素子32の裏面に形成されたドレイン電極は第1半田90を介して第2リード22と電気的に接続されている。また、第1素子31の表面に形成されたソース電極が第2半田91と第1ブロック41と半田70とを介して第3リード61と電気的に接続されている。同じく、第2素子32の表面に形成されたソース電極が第2半田91と第2ブロック42と半田70とを介して第4リード62と電気的に接続されている。上記したように第1リード21と第4リード62とは電気的に接続されている。したがって第1素子31のドレイン電極と第2素子32のソース電極とが電気的に接続され、両者は直列接続されている。
ブロック40は、上記したようにブロック41,42を有する。第1ブロック41は第1素子31と第3リード61とを電気的に接続しつつ両者を自身の厚さだけ隔てることで、第1素子31のゲート電極にワイヤを接続することを可能としている。第1ブロック41における第1素子31との対向面に第2半田91が付着され、その裏面43に半田70が付着されている。同じく、第2ブロック42は第2素子32と第4リード62とを電気的に接続しつつ両者を自身の厚さだけ隔てることで、第2素子32のゲート電極にワイヤを接続することを可能としている。第2ブロック42における第2素子32との対向面に第2半田91が付着され、その裏面44に半田70が付着されている。
図2に示すように、裏面43,44それぞれは、液体状態の半田70の付着し易い付着領域43a,44aと、付着し難い非付着領域43b,44bと、を有する。この付着領域43a,44aは非付着領域43b,44bによって面積の相等しい複数の単位領域43c,44cに区画されている。したがって液体状態の半田70を裏面43,44それぞれに塗布した場合、塗布された半田70は単位領域43c,44cに濡れ広がり、単位領域43c,44cの形状に応じた形状を成す。複数の単位領域43c,44cそれぞれに塗布される液体状態の半田70は同量である。したがって複数の単位領域43c,44cそれぞれにて形成される固体状態の半田70の形状は同一となっている。
本実施形態では裏面43に2つの単位領域43cが形成され、裏面44に2つの単位領域44cが形成されている。そして単位領域43c,44cそれぞれは三角形を成している。これにより、単位領域43c,44cそれぞれに塗布された液体状態の半田70は底面が三角形を成し、単位領域43c,44cの中心をz方向に貫く中心線上に頂点が位置し、その側面が表面張力によって決定される滑らかな曲面形状を成す。より簡単に言えば、液体状態の半田70は、搭載リード20から離れる方向に突起した凸形状を成す。これら複数の半田70を液体状態から固体状態にしたとしても、それぞれは同一の形状を維持する。そのため、固体状態の半田70の頂点は、複数の単位領域43cおよび複数の単位領域44cそれぞれにおいて同一となっている。なお図2に示すように、2つの単位領域43cと第1継ぎ手部25の付着面25aとは、裏面43に沿う1つの仮想直線VLにて並んでいる。上記した裏面43,44それぞれが特許請求の範囲に記載の第1部材における第2部材との対向面に相当する。
連結リード60は、上記したように第3リード61と第4リード62を有する。連結リード60は第2リードフレーム63をモールド部材80によって被覆保護した後、リード61,62を電気的および機械的に連結する連結部(図示略)を除去することで成る。
第3リード61は、第1ブロック41と電気的に接続される第1接続部64を有する。第1接続部64はx−y平面に面する接続面64aとその裏面64bを有する。接続面64aに半田70を介して第1ブロック41が接続され、裏面64bがモールド部材80から外部に露出されている。この構成により、第1素子31にて生じた熱が外部雰囲気に放熱される。なお、本実施形態では図3に示すように、接続面64aが2つの単位領域43cに対応して2つ単位領域64cに区画されている。単位領域64cは単位領域43cと同様にして、液体状態の半田70が付着し易くなっている。
第4リード62は、第2ブロック42と電気的に接続される第2接続部65と、第1接続部64と第1リード21(第1継ぎ手部25)とを電気的に接続するための第2継ぎ手部66と、を有する。第2接続部65はx−y平面に面する接続面65aとその裏面65bを有する。接続面65aに半田70を介して第2ブロック42が接続され、裏面65bがモールド部材80から外部に露出されている。この構成により、第2素子32にて生じた熱が外部雰囲気に放熱される。なお、本実施形態では図3に示すように、接続面65aが2つの単位領域44cに対応して2つ単位領域65cに区画されている。単位領域65cは単位領域44cと同様にして、液体状態の半田70が付着し易くなっている。接続面64a,65aが特許請求の範囲に記載の第2部材における第1部材との対向面に相当する。
第2継ぎ手部66は、図3に示すように第2接続部65から第1接続部64に向かって延びた形状を成している。そして第2継ぎ手部66の先端が第1継ぎ手部25と対向し、両者の間に介在された半田70によって第1リード21と第4リード62とが電気的に接続されている。本実施形態では図1および図3に示すように、第2継ぎ手部66の先端には環状の溝が形成されており、その溝によって囲まれた島に半田70が付着される。この半田70の付着される付着面66aは矩形を成している。付着面66aから液体状態の半田70がこぼれた場合、それは上記した溝に貯留される。
半田70は、第1部材10と第2部材50とを電気的および機械的に接続するものである。第1リードフレーム23に第1半田90を介して素子31,32が搭載され、第2半田91を介してブロック41,42が素子31,32に搭載された状態において、複数の単位領域43c,44cそれぞれに液体状態の半田70が塗布される。その後、半田70を固体とした後、半田70の頂点を第2リードフレーム63に接触させた状態で半田70を再び溶融させる。そしてこれを再び固体状態にすることで、半田70が形成される。
モールド部材80は、部材10,50を被覆保護するとともに、一体的に連結するものである。図示しないが、搭載リード20の一部はモールド部材80から外部に露出され、その露出された部位が外部接続端子としての機能を果たしている。
次に、本実施形態に係るパワーカード100の製造方法を図4〜図9に基づいて説明する。上記したように、第1部材10は第1リードフレーム23が有する連結部を含まない。そのために第1部材10が第1リードフレーム23を有するわけではない。同様にして、第2部材50は第2リードフレーム63が有する連結部を含まない。そのために第2部材50が第2リードフレーム63を有するわけではない。しかしながら、そのような微小な差異を考慮した結果、記述が煩雑と成ることを避けるために、以下においては第1部材10が第1リードフレーム23を有し、第2部材50が第2リードフレーム63を有する、として記載する。これは、図4〜図9においても同様である。
なお、特許請求の範囲に記載の第1部材は第1リードフレームを含み、特許請求の範囲に記載の第2部材は第2リードフレームを含む。そのため、パワーカード100の構成を説明するために今まで表記した第1部材10と第2部材50とは特許請求の範囲に記載の第1部材と第2部材とは若干異なる。しかしながら、以下に説明するパワーカード100の製造方法では上記したように第1部材10は第1リードフレーム23を含み、第2部材50は第2リードフレーム63を含む。そのため以下に記載する第1部材10と第2部材50は、特許請求の範囲に記載の第1部材と第2部材に相当する。
先ず図4に示すように、第1リードフレーム23に素子31,32が第1半田90を介して搭載され、素子31,32にブロック41,42が第2半田91を介して搭載された第1部材10を用意する。以上が準備工程である。
ただし、上記した準備工程を行う前に、予め下記に示す区画工程を行っておく。すなわち図2に示すように、ブロック41,42の裏面43,44それぞれを付着領域43a,44a、および、非付着領域43b,44bに分け、非付着領域43b,44bによって付着領域43a,44aそれぞれを複数の単位領域43c,44cに区画しておく。この際、複数の単位領域43c,44cそれぞれの面積を等しく区画する。また図2に示すように、2つの単位領域43cと第1継ぎ手部25の付着面25aとが裏面43に沿う1つの仮想直線VLにおいて並ぶように、複数の単位領域43cを形成する。本実施形態では図3に示すように、第2部材50に単位領域64c,65cを形成しておく。上記したように液体状態の半田70の濡れ性を異ならせるためには、レーザーなどによって裏面43,44、および、接続面64a,65aの表面粗さを調整する。レーザーを当てることで液体状態の半田70を濡れ広がり難くする。したがってレーザーは非付着領域43b,44b、および、接続面64a,65aにおける単位領域64c,65cを除く領域それぞれに照射される。
準備工程(区画工程)後、図5に示すように、複数の単位領域43c、複数の単位領域44c、および、第1継ぎ手部25の付着面25aそれぞれに液体状態の半田70を塗布する。この際、複数の単位領域43c,44cそれぞれに塗布する液体状態の半田70の量を等しくする。以上が塗布工程である。
塗布工程後、複数の単位領域43c、44c、および、付着面25aそれぞれに塗布された液体状態の半田70を固体状態にする。こうすることで、単位領域43c,44c、および、付着面25aそれぞれに、第1リードフレーム23から離れる方向に突起した凸形状を成す半田70を形成する。上記したように、区画工程において複数の単位領域43c,44cそれぞれの面積は等しく区画され、塗布工程において複数の単位領域43c,44cそれぞれに塗布する液体状態の半田70の量が等しくされている。そのため、この工程において固体状態とされる単位領域43c,44cそれぞれに形成された半田70の高さは等しくなっている。換言すれば、単位領域43c,44cそれぞれに形成された半田70の頂点とその底面との距離が一定となっている。なお、本実施形態では付着面25aに形成された半田70は、単位領域43c,44cそれぞれに形成された半田70と高さが同一となっている。以上が固体工程である。
固体工程後、図6に示すように半田70の頂点が下を向くように、第1部材10の天地をひっくり返す。以上が反転工程である。
反転工程後、第2リードフレーム63(第2部材50)を乗せる台座93と、第1部材10を支持する支持ピン94と、を有する冶具92を用意する。そして図7に示すように、台座93に第2部材50を乗せ、第2部材50と第1部材10とを対向させる。以上が対向工程である。
対向工程後、図8に示すように複数の単位領域43c,44cそれぞれに形成された半田70の頂点を第2部材50の接続面64a,65a(単位領域64c,65c)に接触させる。こうすることで第1部材10と第2部材50との相対位置を決定する。上記したように固体工程において単位領域43c,44cそれぞれに形成された半田70の高さは等しくなっている。したがって第1部材10と第2部材50それぞれの対向面間距離が半田70の高さで固定される。またこれも上記したように、付着面25aに形成された半田70は、単位領域43c,44cそれぞれに形成された半田70と高さが同一となっている。そのために単位領域43c,44cそれぞれに形成された半田70が単位領域64c,65cそれぞれに接触すると、付着面25aに形成された半田70も付着面66aに接触する。以上が位置決め工程である。
位置決め工程後、半田70を再び液体状態にさせて、第1部材10と第2部材50とを液体状態の半田70によって連結する。次いで図9に示すように、液体状態の半田70を再び固体状態とすることで第1部材10と第2部材50とを半田70を介して接合する。半田70の溶融によって半田70の支えが失われる。しかしながら単位領域43c,44c、および、付着面25aそれぞれに形成された半田70の高さは同一なので、第1部材10は傾かずに第2部材50側へと落ち込む。そして第1部材10は所定距離落ち込むと支持ピン94によって支持される。これによって第1部材10のそれ以上の落ち込みが抑制される。このように、複数の半田70によって定められた第1部材10と第2部材50それぞれの対向面間距離を一定に保った状態で第1部材10と第2部材50とを半田70を介して接合する。以上が接合工程である。
接合工程後、図示しないが、モールド部材80の外形を形作る金型のキャビティ内に、半田70を介して接合された第1部材10と第2部材50とを配置する。その後、キャビティ内にモールド部材80を形成する溶融状態の樹脂材料を注入し、それを固化する。そしてモールド部材80によって連結された第1部材10と第2部材50とを金型から取り出す。以上がモールド工程である。以上の工程を経ることでパワーカード100が製造される。
次に、本実施形態に係るパワーカード100の作用効果を説明する。上記したように、複数の単位領域43c,44cそれぞれに高さの同一な複数の半田70を形成し、これら複数の半田70を第2部材50と接触させることで第1部材10と第2部材50の対向面間距離を一定する。そしてこの対向面間距離を保った状態で両者を半田70によって接合する。これによれば、1つの半田を第2部材と接触させた状態で第1部材と第2部材とを半田によって接合する接合方法とは異なり、第1部材10と第2部材50との対向面間距離が一定に保たれる。そのため、第2部材50に対して第1部材10が傾くことが抑制される。なお、第1部材10と第2部材50との対向面間距離とは、裏面43,44と接続面64a,65aの間の距離である。
図9に示すように、接合工程においてブロック40と第2リードフレーム63だけではなく、2つのリード23,63それぞれの有する継ぎ手部25,66同士が半田70を介して接合される。この場合、半田70が固体状態に移行する際に生じる応力によって2つの継ぎ手部25,66の内の一方が他方に引っ張られる。この結果、第1部材10が第2部材50に対して傾く虞がある。しかしながら、上記したように高さの同一な複数の半田70を第2部材50と接触させて第1部材10と第2部材50の対向面間距離を一定に保った状態で、第1部材10と第2部材50とを半田70によって接合する。これによれば、例え上記した応力が継ぎ手部25,66に生じたとしても、1つの半田を第2部材と接触させた状態で第1部材と第2部材とを半田によって接合する接合方法と比べて、第1部材10と第2部材50との対向面間距離が不定と成ることが抑制される。そのため、第2部材50に対して第1部材10が傾くことが抑制される。更に言えば、区画工程において2つの単位領域43cと第1継ぎ手部25の付着面25aとが裏面43に沿う1つの仮想直線VLにおいて並ぶように、複数の単位領域43cを形成している。これによれば、半田70が固体状態に移行する際に生じる応力によって2つの継ぎ手部25,66の内の一方が他方に引っ張られたとしても、付着面の中心を通り裏面に沿う第2仮想直線に対して直交する方向に第1部材の2つの単位領域が並んだ構成と比べて、第1部材10が第2部材50に対して傾くことが抑制される。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態では、本発明がパワーカードの製造に適用された例を示した。しかしながら本発明は上記例に限定されず、2つの部材を半田によって接合する際に、2つの部材の対向面間距離を一定に保つ課題を有する製造方法に適宜用いることができる。
本実施形態では第1部材10が搭載リード20と、パワー素子30と、ブロック40と、を有し、第2部材50は連結リード60を有する例を示した。しかしながら第1部材10と第2部材50とはこのような構成要素を有している必要はなく、レーザーによって表面粗さが調整可能であり、その表面粗さの調整によって液体状態の半田70の濡れ性が調整可能な材料から成るものであれば良い。例えば部材10,50が単なる銅材料であっても良い。
本実施形態では搭載リード20、パワー素子30、ブロック40、および、連結リード60それぞれが2つの構成要素例を示したが、1つの構成要素を有しても良いし、3つ以上の構成要素を有しても良い。
本実施形態では裏面43に2つの単位領域43cが形成され、裏面44に2つの単位領域44cが形成されている例を示した。しかしながら裏面43に形成される単位領域43c、および、裏面44に形成される単位領域44cそれぞれの数としては上記例に限定されず、3つ以上であっても良い。例えば図10に示すように、裏面43に4つの単位領域43cが形成され、裏面44に4つの単位領域44cが形成された構成を採用することもできる。これによれば、半田70が固体状態に移行する際に生じる応力によって2つの継ぎ手部25,66の内の一方が他方に引っ張られたとしても、1つの半田を第2部材と接触させた状態で第1部材と第2部材とを半田によって接合する接合方法と比べて、第1部材10と第2部材50との対向面間距離が不定と成ることが抑制される。
本実施形態では単位領域43c,44cそれぞれが三角形を成している例を示した。しかしながら単位領域43c,44cの形状としては上記例に限定されず、例えば図10〜図12に示すように四角形を採用することもできる。
本実施形態では区画工程において、2つの単位領域43cと第1継ぎ手部25の付着面25aとが仮想直線VLにおいて並ぶように、単位領域43cを形成する例を示した。しかしながら例えば図11に示すように、区画工程において、2つの単位領域43cの中心と付着面25aの中心それぞれが仮想直線VLにおいて並ぶように、単位領域43cを形成してもよい。また図12に示すように、区画工程において、付着面25aの中心を通り、裏面43に沿う第1仮想直線VL1に対して直交し、裏面43に沿う第2仮想直線VL2に2つの単位領域43cの中心が並ぶように、単位領域43cを形成してもよい。なお、このような並びの関係が維持されるには、図13および図14に示すように第1継ぎ手部25の付着面25aが第1リード21と第2リード22の間に位置していなくとも良い。図11〜図14では中心を×印の交点によって表している。
本実施形態では、接続面64aが2つの単位領域43cに対応して2つ単位領域64cに区画され、接続面65aが2つの単位領域44cに対応して2つ単位領域65cに区画されている例を示した。しかしながら接続面64aに形成される単位領域64cの数、および、接続面65aに形成される単位領域65cの数それぞれは上記例に限定されない。また、接続面64aに単位領域64cを形成しなくとも良く、接続面65aに単位領域65cを形成しなくとも良い。
本実施形態では固体工程において、付着面25aに形成された半田70と単位領域43c,44cそれぞれに形成された半田70とは高さが同一となっている例を示した。しかしながら付着面25aに形成された半田70と単位領域43c,44cそれぞれに形成された半田70とは高さが異なっても良い。
本実施形態では位置決め工程において、単位領域43c,44cそれぞれに形成された半田70が単位領域64c,65cそれぞれに接触すると、付着面25aに形成された半田70も付着面66aに接触する例を示した。しかしながら単位領域43c,44cそれぞれに形成された半田70が単位領域64c,65cそれぞれに接触した際に、付着面25aに形成された半田70が付着面66aに接触しなくとも良い。
本実施形態では接合工程において、第1部材10が支持ピン94によって支えられ、第1部材10の落ち込みが抑制される例を示した。しかしながら単位領域43c,44c、および、付着面25aそれぞれに形成された半田70の高さは同一なので、支持ピン94によって支えられずとも、第1部材10と第2部材50との対向面間距離は一定に保たれる。そのために支持ピン94はなくとも良い。
10・・・第1部材
43,44・・・裏面
43a,44a・・・付着領域
43b,44b・・・非付着領域
43c,44c・・・単位領域
50・・・第2部材
63a,64a・・・接続面
70・・・半田

Claims (7)

  1. 第1部材(10)と第2部材(50)とを半田(70)を介して接合する接合方法であって、
    前記第1部材における前記第2部材との対向面(43,44)を、液体状態の前記半田の付着する付着領域(43a,44a)、および、液体状態の前記半田の付着しない非付着領域(43b,44b)に分け、前記非付着領域によって前記付着領域を複数の単位領域(43c,44c)に区画する区画工程と、
    前記区画工程後、複数の前記単位領域それぞれに液体状態の前記半田を塗布する塗布工程と、
    前記塗布工程後、複数の前記単位領域それぞれに塗布された液体状態の前記半田を固体状態にする固体工程と、
    前記固体工程後、複数の前記単位領域それぞれに形成された前記半田を前記第2部材における前記第1部材との対向面(64a,65a)に接触させることで、前記第1部材と前記第2部材との相対位置を決定する位置決め工程と、
    前記位置決め工程後、前記半田を再び液体状態にさせることで前記第1部材と前記第2部材とを液体状態の前記半田によって連結し、液体状態の前記半田を再び固体状態とすることで前記第1部材と前記第2部材とを前記半田を介して接合する接合工程と、を有しており、
    前記区画工程において、複数の前記単位領域それぞれの面積を等しくし、
    前記塗布工程において、複数の前記単位領域それぞれに塗布する液体状態の前記半田の量を等しくすることで、前記固体工程において固体状態とされる前記単位領域それぞれに形成された前記半田の高さを等しくし、
    前記位置決め工程において、高さの相等しい複数の前記半田それぞれを前記第2部材の対向面に接触させることで前記第1部材と前記第2部材それぞれの対向面間距離を一定とし、
    前記接合工程において、複数の前記半田によって定められた前記第1部材と前記第2部材それぞれの対向面間距離を一定に保った状態で前記第1部材と前記第2部材とを前記半田を介して接合することを特徴とする接合方法。
  2. 前記第1部材は、パワー素子(30)と、前記パワー素子が搭載される第1リードフレーム(23)と、前記パワー素子における前記第1リードフレームとの搭載面の裏面に搭載されるブロック(40)と、を有し、
    前記第2部材は、第2リードフレーム(63)を有しており、
    前記区画工程において、前記ブロックにおける前記パワー素子との搭載面の裏面(43,44)を、前記付着領域(43a,44a)と前記非付着領域(43b,44b)に分け、
    前記位置決め工程において、前記ブロックの複数の前記単位領域(43c,44c)それぞれに形成された前記半田を前記第2リードフレームにおける前記ブロックとの対向面(64a,65a)に接触させることを特徴とする請求項1に記載の接合方法。
  3. 前記第1リードフレームは、前記パワー素子を搭載する第1搭載部(24,26)と、前記第2リードフレームと電気的に接続するための第1継ぎ手部(25)と、を有し、
    前記第2リードフレームは、前記ブロックが前記半田を介して接合される第2搭載部(64,65)と、前記第1継ぎ手部と電気的に接続される第2継ぎ手部(66)と、を有しており、
    前記塗布工程において、複数の前記単位領域それぞれだけではなく、前記第1継ぎ手部における前記第2継ぎ手部との接続面にも液体状態の前記半田を塗布し、
    前記固体工程において、複数の前記単位領域それぞれに塗布された液体状態の前記半田だけではなく、前記第1継ぎ手部に塗布された液体状態の前記半田を固体状態にすることを特徴とする請求項2に記載の接合方法。
  4. 前記区画工程において、複数の前記単位領域と前記第1継ぎ手部における前記半田の付着される付着面(25a)とが前記第1部材における前記第2部材との対向面に沿う1つの仮想直線(VL)において並ぶように、前記第1部材における前記第2部材との対向面を複数の前記単位領域に区画することを特徴とする請求項3に記載の接合方法。
  5. 前記区画工程において、複数の前記単位領域の中心、および、前記第1継ぎ手部の付着面の中心それぞれが前記仮想直線において並ぶように、前記第1部材における前記第2部材との対向面を複数の前記単位領域に区画することを特徴とする請求項4に記載の接合方法。
  6. 前記区画工程において、前記第1部材における前記第2部材との対向面を3つ以上の前記単位領域に区画することを特徴とする請求項3〜5いずれか1項に記載の接合方法。
  7. 前記区画工程において、前記第1部材における前記第2部材との対向面だけではなく、前記第2部材における前記第1部材との対向面(64a,65a)を複数の単位領域(64c,65c)に区画することを特徴とする請求項1〜6いずれか1項に記載の接合方法。
JP2014014758A 2014-01-29 2014-01-29 接合方法 Pending JP2015142052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014014758A JP2015142052A (ja) 2014-01-29 2014-01-29 接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014014758A JP2015142052A (ja) 2014-01-29 2014-01-29 接合方法

Publications (1)

Publication Number Publication Date
JP2015142052A true JP2015142052A (ja) 2015-08-03

Family

ID=53772215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014014758A Pending JP2015142052A (ja) 2014-01-29 2014-01-29 接合方法

Country Status (1)

Country Link
JP (1) JP2015142052A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2018078184A (ja) * 2016-11-09 2018-05-17 トヨタ自動車株式会社 半導体装置
US11817429B2 (en) 2019-03-06 2023-11-14 Denso Corporation Plurality of chips between two heat sinks

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP2018078184A (ja) * 2016-11-09 2018-05-17 トヨタ自動車株式会社 半導体装置
US11817429B2 (en) 2019-03-06 2023-11-14 Denso Corporation Plurality of chips between two heat sinks

Similar Documents

Publication Publication Date Title
US20180005950A1 (en) Electronic component device, method of mounting electronic component device on circuit board, and mounting structure of electronic component device on circuit board
US20080064232A1 (en) Integrated device
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US9697933B2 (en) PTC device
JP2015142052A (ja) 接合方法
JP6314433B2 (ja) 半導体装置及びその製造方法
JP2011171427A (ja) 積層型半導体装置
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP2006339174A (ja) 半導体装置
JP6504762B2 (ja) モジュールの製造方法
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法
JP6311568B2 (ja) 電子装置
JP2015225869A (ja) 半導体装置
US10660216B1 (en) Method of manufacturing electronic board and mounting sheet
JP2022086687A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4606376B2 (ja) 半導体装置
JP6619119B1 (ja) 半導体装置
JP7136681B2 (ja) 電子制御装置
JP2019057686A (ja) 電子装置および接合方法
JP2012004521A (ja) 縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法
JP2019212801A (ja) 半導体装置およびその製造方法
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP6352508B2 (ja) リードフレーム及びリードフレームの製造方法
JP6050717B2 (ja) 半導体装置及び半導体装置の製造方法
WO2012066944A1 (ja) 接続端子及び回路部品