JP2015142077A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015142077A
JP2015142077A JP2014015294A JP2014015294A JP2015142077A JP 2015142077 A JP2015142077 A JP 2015142077A JP 2014015294 A JP2014015294 A JP 2014015294A JP 2014015294 A JP2014015294 A JP 2014015294A JP 2015142077 A JP2015142077 A JP 2015142077A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
resin
electrode
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014015294A
Other languages
English (en)
Inventor
始 高木
Hajime Takagi
始 高木
毅 宮川
Takeshi Miyagawa
毅 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014015294A priority Critical patent/JP2015142077A/ja
Priority to US14/300,638 priority patent/US9362192B2/en
Priority to CN201410299509.0A priority patent/CN104821302B/zh
Publication of JP2015142077A publication Critical patent/JP2015142077A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】信頼性の高い半導体装置を提供する。【解決手段】コネクタは、半導体チップの第２面上に設けられ第２電極に接合された第１部分と、第１部分から第２リードフレーム側に突出し、第１部分よりも薄く、第２リードフレームに接合された第２部分と、を有する。コネクタの第１部分は、半導体チップの第２電極に接合された接合面と、接合面に対向し、樹脂から露出した放熱面と、接合面及び放熱面に対して傾斜し、樹脂に覆われた側面と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
近年、パワーデバイスにおいて、低抵抗化のため、チップと外部リードとの接続構造として、ワイヤボンディングではなく、銅などの板状のコネクタまたはストラップを用いた構造が提案され、そのような製品も多くなってきている。
また、チップ上に搭載したコネクタを樹脂から露出させ、実装基板側のパッケージ下面と、パッケージ上面の両面から放熱する構造が提案されている。この構造では、パッケージ上面を露出させることによる特有の問題が懸念され、その問題に対する解決が求められる。
特開２００８−１２４３９０号公報 特開２０１１−１２９８１８号公報
本発明の実施形態は、信頼性の高い半導体装置を提供する。
実施形態によれば、半導体装置は、第１リードフレームと、前記第１リードフレームに対して離間して設けられた第２リードフレームと、前記第１リードフレーム上に設けられた半導体チップと、前記半導体チップを封止する樹脂と、コネクタと、を備えている。前記半導体チップは、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する。前記コネクタは、前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分と、前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄く、前記第２リードフレームに接合された第２部分と、を有する。前記コネクタの前記第１部分は、前記半導体チップの前記第２電極に接合された接合面と、前記接合面に対向し、前記樹脂から露出した放熱面と、前記接合面及び前記放熱面に対して傾斜し、前記樹脂に覆われた側面と、を有する。
実施形態の半導体装置の模式断面図。 実施形態の半導体装置の模式上面図。 半導体チップの模式平面図。 実施形態の半導体装置の模式断面図。 実施形態の半導体装置の模式断面図。 実施形態の半導体装置の模式上面図。 実施形態の半導体装置の模式断面図。 実施形態の半導体装置の模式上面図。 実施形態の半導体装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の半導体装置１の模式断面図である。
図２（ａ）は、実施形態の半導体装置１の模式上面図であり、図２（ｂ）は、樹脂８０を取り除いた模式上面図である。図２（ｂ）において樹脂８０は側面の外形線のみを図示している。
実施形態の半導体装置１は、半導体チップ１０と、半導体チップ１０と電気的に接続されたリードフレーム２１、３１、４１と、半導体チップ１０とリードフレーム３１とを接続するコネクタ５０と、これら要素を封止する樹脂８０と、を有する。
半導体チップ１０は、半導体層における一方の面側に設けられた第１電極と、他方の面側に設けられた第２電極との間を結ぶ縦方向に電流経路が形成される縦型デバイスである。半導体チップ１０は、例えば、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。あるいは、半導体チップ１０は、縦型ＩＧＢＴ（Insulated Gate Bipolar Transistor）、縦型ダイオードである。
半導体としてはシリコンが用いられる。あるいは、シリコン以外の半導体（例えばＳｉＣ、ＧａＮ等の化合物半導体）を用いてもよい。
図３（ａ）は、半導体チップ１０の第１面１２の模式平面図であり、図３（ｂ）は、第１面１２の反対側の第２面１４の模式平面図である。
図３（ａ）に示すように、半導体層１１の第１面１２には、第１電極１３が形成されている。例えばＭＯＳＦＥＴにおいては、第１電極１３はドレイン電極である。第１電極１３は、第１面１２の大部分を占めて形成されている。
図３（ｂ）に示すように、半導体層１１の第２面１４には、第２電極１５と第３電極１６とが互いに絶縁分離されて形成されている。第２電極１５は、第２面１４の大部分を占めて形成され、例えばＭＯＳＦＥＴにおいてはソース電極である。第３電極１６の面積は、第２電極１５の面積よりも小さく、例えばＭＯＳＦＥＴにおいてはゲート電極である。
図２（ｂ）に示すように、第１リードフレーム２１は、ダイパッド２２と、複数本のリード２３とを有する。ダイパッド２２の平面形状は四角形状に形成され、その一辺から複数本のリード２３が突出している。第１リードフレーム２１は金属板の型加工により成形され、ダイパッド２２及びリード２３は一体に設けられている。
第１リードフレーム２１のリード２３の突出方向の反対側には、第１リードフレーム２１に対して離間して第２リードフレーム３１が設けられている。
第２リードフレーム３１は、第１リードフレーム２１側に設けられたインナーリード３２と、インナーリード３２から突出した複数本のアウターリード３３とを有する。アウターリード３３は、第１リードフレーム２１のリード２３の突出方向の逆方向に突出している。インナーリード３２は、アウターリード３３の突出方向、および第１リードフレーム２１のリード２３の突出方向に対して直交する方向に延びている。
第２リードフレーム３１は金属板の型加工により成形され、インナーリード３２及びアウターリード３３は一体に設けられている。
また、第１リードフレーム２１のリード２３の突出方向の反対側には、第３リードフレーム４１も第１リードフレーム２１に対して離間して設けられている。第３リードフレーム４１は、第２リードフレーム３１のインナーリード３２の長手方向の隣に設けられている。第３リードフレーム４１は、第２リードフレーム３１に対して離間している。
第３リードフレーム４１は、第１リードフレーム２１側に設けられたインナーリード４２と、インナーリード４２から突出した１本のアウターリード４３とを有する。アウターリード４３は、第２リードフレーム３１のアウターリード３３の突出方向と同じ方向に突出している。
図１に示すように、第１リードフレーム２１のリード２３とダイパッド２２との間には段差は形成されず、リード２３の上面とダイパッド２２の上面はフラットにつながり、リード２３の下面とダイパッド２２の下面はフラットにつながっている。
第２リードフレーム３１は、インナーリード３２とアウターリード３３との間の部分で屈曲し、インナーリード３２とアウターリード３３との間に段差が形成されている。第３リードフレーム４１も、第２リードフレーム３１と同様、インナーリード４２とアウターリード４３との間の部分で屈曲し、インナーリード４２とアウターリード４３との間に段差が形成されている。
第２リードフレーム３１のアウターリード３３の下面は、第１リードフレーム２１の下面（リード２３の下面及びダイパッド２２の下面）と同じ高さレベルにある。第３リードフレーム４１のアウターリード４３の下面は、第１リードフレーム２１の下面、および第２リードフレーム３１のアウターリード３３の下面と同じ高さレベルにある。
アウターリード３３、４３の下面および第１リードフレーム２１の下面を高さ方向（上下方向）の基準にして、インナーリード３２、４２の上面は、ダイパッド２２の上面よりも上方に位置している。
半導体チップ１０は、第１リードフレーム２１のダイパッド２２上に搭載されている。半導体チップ１０は、第１電極１３が形成された第１面１２をダイパッド２２側に向けている。
第１電極１３は、図１に示す導電性接合材（例えば、はんだ）２５を介してダイパッド２２に接合されている。したがって、半導体チップ１０の第１電極１３は、第１リードフレーム２１と電気的に接続されている。
半導体チップ１０の第２面１４上には、コネクタ５０が搭載されている。コネクタ５０は、第１部分５１と第２部分５２とを有する。第１部分５１と第２部分５２は、相対的に厚さが異なり、第１部分５１は第２部分５２よりも厚い。
コネクタ５０は金属板の型加工により成形され、第１部分５１及び第２部分５２は一体に設けられている。コネクタ５０は、例えば、電気伝導および熱伝導に優れた銅からなる。なお、コネクタ５０として、銅を主成分とする銅合金を使ってもよい。
第１部分５１は、各リードフレーム２１、３１、４１の厚みよりも厚く、例えば、０．５ｍｍ以上１ｍｍ以下である。第１部分５１は、半導体チップ１０の第２電極１５に例えばはんだなどの導電性接合材５５を介して接合された接合面５４を有する。また、第１部分５１は、接合面５４の反対側に形成され、樹脂８０から露出した放熱面５３を有する。
第２部分５２は、第１部分５１から第２リードフレーム３１側に突出している。第２部分５２の先端部は、第２リードフレーム３１のインナーリード３２の上に重なり、例えばはんだなどの導電性接合材３５を介してインナーリード３２の上面に接合している。
したがって、コネクタ５０は、半導体チップ１０の第２電極１５と、第２リードフレーム３１とを電気的に接続している。
また、図２（ｂ）に示すように、半導体チップ１０の第３電極（ゲート電極）１６と、第３リードフレーム４１は、ゲートコネクタ７０によって電気的に接続されている。あるいは、第３電極１６と第３リードフレーム４１は、ワイヤボンディング接続でもよい。
ゲートコネクタ７０の一端部７１は、例えばはんだなどの導電性接合材を介して第３電極１６に接合されている。ゲートコネクタ７０の他端部７２は、第３リードフレーム４１のインナーリード４２の上に重なり、例えばはんだなどの導電性接合材を介して第３リードフレーム４１のインナーリード４２の上面に接合している。
なお、前述した導電性接合材としては、はんだに限らず、例えば銀ペーストのような導電性ペーストを使ってもよい。
半導体チップ１０は、樹脂封止され、外部環境から保護されている。樹脂８０は、半導体チップ１０、ダイパッド２２の上面、第２リードフレーム３１のインナーリード３２、第３リードフレーム４１のインナーリード４２、コネクタ５０の第１部分５１の側面、コネクタ５０の第２部分５２を覆っている。
また、樹脂８０は、第１電極１３とダイパッド２２との接合部、第２電極１５とコネクタ５０との接合部、コネクタ５０の第２部分５２と第２リードフレーム３１のインナーリード３２との接合部、第３電極１６と第３リードフレーム４１のインナーリード４２との接合部を覆っている。
第１リードフレーム２１の下面（リード２３の下面およびダイパッド２２の下面）、第２リードフレーム３１のアウターリード３３の下面、および第３リードフレーム４１のアウターリード４３の下面は、樹脂８０で覆われずに、樹脂８０から露出している。
それら第１リードフレーム２１の下面、第２リードフレーム３１のアウターリード３３の下面、および第３リードフレーム４１のアウターリード４３の下面は、図示しない実装基板（配線基板）の導体パターンに対して例えばはんだを介して接合される。
また、図１、図２（ａ）に示すように、コネクタ５０の第１部分５１の上面は樹脂８０から露出され、放熱面５３として機能する。コネクタ５０の放熱面５３上には、必要に応じてヒートシンクを接合することもできる。
半導体チップ１０で発生した熱は、第１電極１３よりも広い面積のダイパッド２２を通じて実装基板に放熱され、なおかつ、コネクタ５０の放熱面５３を通じて半導体装置１の外部（例えば空気中）に放熱される。すなわち、実施形態の半導体装置１は、両面放熱パッケージ構造を有し、特にチップ発熱量が大きくなりがちな電力用途の場合に放熱性を高めることができる。
コネクタ５０の第１部分５１は、半導体チップ１０と第２リードフレーム３１との電気的接続だけでなく、実装面の反対方向への放熱を担う放熱体としても機能する。そのコネクタ５０の第１部分５１は、半導体チップ１０の直上に搭載され、半導体チップ１０の第２電極１５の面積に対する、第２電極１５と第１部分５１との接合面の面積の比は８０％以上である。また、半導体チップ１０の第２電極１５の面積に対する、コネクタ５０の放熱面５３の面積の比は１００％以上である。
すなわち、第２電極１５の大部分の面がコネクタ５０への熱伝導面として使われ、コネクタ５０に伝導した熱は、第２電極１５の面積以上の放熱面５３から半導体装置１の外部に放熱される。このため、コネクタ５０を放熱体として有効に利用することができ、放熱効率に優れる。
コネクタ５０は全体を厚くするのではなく、第１部分５１よりも薄い第２部分５２を設けることで、コネクタ５０の上面側から樹脂８０が被さる領域を設けている。すなわち、第２部分５２において、樹脂８０はコネクタ５０の上面を覆っている。第２部分５２が樹脂８０に食い込んだ構造となっている。このため、コネクタ５０の上面のすべてを樹脂８０から露出させる構造に比べて、樹脂８０の剥離（コネクタ５０の抜け）を抑制できる。
また、放熱面５３から第２部分５２へと続く側面６１は、放熱面５３及び接合面５４に対して傾斜している。放熱面５３と側面６１とが鈍角を形成するように、側面６１にテーパがつけられている。
このため、側面６１に覆い被さった樹脂８０によって、上面（放熱面）５３が露出している第１部分５１に対しても樹脂８０が上から押さえつける力が作用し、コネクタ５０の抜けを抑制することができる。
また、図４に示すように、コネクタ５０の第２部分５２が第２リードフレーム３１側に突出する方向の反対側の側面６２も、放熱面５３及び接合面５４に対して傾斜させてもよい。放熱面５３と側面６２とは鈍角を形成している。
この場合も、側面６２に覆い被さった樹脂８０によって、上面（放熱面）５３が露出している第１部分５１に対しても樹脂８０が上から押さえつける力が作用し、コネクタ５０の抜けを抑制することができる。
なお、コネクタ５０の上面（放熱面）５３を樹脂８０から露出させた構造において、コネクタ５０と樹脂８０との密着不良が生じると、放熱面５３と樹脂８０との境界から半導体チップ１０に向けて水分が浸入し、半導体装置の信頼性を低下させることが起こり得る。
しかしながら、図４の構造によれば、放熱面５３と樹脂８０との境界から下方に入り込む側面６２を傾斜させることで、図１のような側面６２が放熱面５３に対して垂直な場合に比べて、半導体装置外部から半導体チップ１０までの水分の浸入経路が長くなり、水分浸入によるリーク等の不具合を防止し、信頼性を向上させることができる。
側面６２の下端が上端よりも半導体チップ１０の外側に遠ざかるように、側面６２は放熱面５３と鈍角を形成するように傾斜しているため、半導体チップ１０への水分の到達をより効果的に防止できる。
図４においては、第２部分５２側の側面６１と、その反対側の側面６２しか図示されていないが、第１部分５１のすべての側面を、放熱面５３と鈍角を形成するように傾斜させてもよい。
また、図５及び図６（ａ）に示すように、第２部分５２の反対側の側面に、第２部分５２の突出方向とは異なる方向（逆方向）に突出した突出部６３を設けてもよい。突出部６３の上面６３ａは放熱面５３よりも半導体チップ１０側に位置し、放熱面５３と、突出部６３の上面６３ａとの間に段差が形成されている。
突出部６３の上に樹脂８０が乗り上がるように食い込んでいるため、樹脂８０の剥離（コネクタ５０の抜け）を抑制することができる。
また、放熱面５３と樹脂８０との境界から樹脂８０の内部に向かって形成された、コネクタ５０と樹脂８０との境界面、すなわち水分の浸入経路が途中で屈曲している。このため、突出部６３がなく第１部分５１の側面が放熱面５３に対して垂直に下方まで続いている場合に比べて、半導体装置外部から半導体チップ１０までの水分の浸入経路が長くなり、信頼性を向上させることができる。
また、第２部分５２の反対側の側面だけに限らず、図６（ｂ）に示すように、第１部分５１において、第２部分５２側の辺を除く３辺に突出部６３を設けてもよい。
また、第１部分５１の側面に設けた突出部は、側面の下端まで続いている形状に限らず、図７及び図８（ａ）に示す突出部６４のように、第１部分５１の厚み方向の途中にひさし状に設けてもよい。
突出部６４の上面６４ａは放熱面５３よりも半導体チップ１０側に位置し、放熱面５３と、突出部６４の上面６４ａとの間に段差が形成されている。
突出部６４が樹脂８０中に食い込んでいるため、樹脂８０の剥離（コネクタ５０の抜け）を抑制することができる。
また、放熱面５３と樹脂８０との境界から樹脂８０の内部に向かって形成された、コネクタ５０と樹脂８０との境界面、すなわち水分の浸入経路が途中で屈曲している。このため、突出部６４がなく第１部分５１の側面が放熱面５３に対して垂直に下方まで続いている場合に比べて、半導体装置外部から半導体チップ１０までの水分の浸入経路が長くなり、信頼性を向上させることができる。
また、第２部分５２の反対側の側面だけに限らず、図８（ｂ）に示すように、第１部分５１において、第２部分５２側の辺を除く３辺に突出部６４を設けてもよい。
また、図９に示すように、第１部分５１の厚み方向に並ぶ複数の突出部６４を、第１部分５１の側面に設けてもよい。
また、突出部よりも放熱面５３側に位置し、放熱面５３から続く第１部分５１の側面は、図４に示す側面６２のように傾斜させてもよい。
また、図１などに示すように、コネクタ５０の第１部分５１の端部５１ａが、樹脂８０を介在させて半導体チップ１０上にひさしのようにオーバーハングしている。半導体チップ１０において、コネクタ５０との接合面よりも外側（チップエッジ側）の部分の上に、樹脂８０を介在させてコネクタ５０がオーバーハングしている。
例えば、半導体装置を実装基板に実装する際の加熱時に、コネクタ５０の端部５１ａと半導体チップ１０との間にある樹脂８０は熱膨張により半導体チップ１０を押さえつけるように半導体チップ１０に密着する。このため、半導体チップ１０上の樹脂８０の剥離を抑制でき、半導体チップ１０への水分の浸入を抑制できる。
半導体チップ１０のエッジ側領域をカバーするコネクタ５０のひさし状部分がないと、樹脂８０の熱膨張（特に上方向への膨張）を規制するものがなく、樹脂８０が半導体チップ１０を抑える力は弱くなる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体チップ、１１…半導体層、１２…第１面、１３…第１電極、１４…第２面、１５…第２電極、１６…第３電極、２１…第１リードフレーム、２２…ダイパッド、２３…リード、３１…第２リードフレーム、３２…インナーリード、３３…アウターリード、４１…第３リードフレーム、４２…インナーリード、４３…アウターリード、５０…コネクタ、５１…第１部分、５２…第２部分、５３…放熱面、６１，６２…側面、６３，６４…突出部、７０…ゲートコネクタ、８０…樹脂

Claims (5)

  1. 第１リードフレームと、
    前記第１リードフレームに対して離間して設けられた第２リードフレームと、
    前記第１リードフレーム上に設けられた半導体チップであって、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する半導体チップと、
    前記半導体チップを封止する樹脂と、
    前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分であって、前記半導体チップの前記第２電極に接合された接合面と、前記接合面に対向し、前記樹脂から露出した放熱面と、前記接合面及び前記放熱面に対して傾斜し、前記樹脂に覆われた側面と、を有する第１部分と、
    前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄く、前記第２リードフレームに接合された第２部分と、
    を有するコネクタと、
    を備えた半導体装置。
  2. 前記放熱面と前記側面とは鈍角を形成している請求項１記載の半導体装置。
  3. 前記コネクタの前記第２部分が前記第２リードフレーム側に突出する方向の反対側の側面が傾斜している請求項１または２に記載の半導体装置。
  4. 第１リードフレームと、
    前記第１リードフレームに対して離間して設けられた第２リードフレームと、
    前記第１リードフレーム上に設けられた半導体チップであって、第１面と前記第１面に対向する第２面とを持つ半導体層と、前記第１面に設けられ前記第１リードフレームに接合された第１電極と、前記第２面に設けられた第２電極と、を有する半導体チップと、
    前記半導体チップを封止する樹脂と、
    前記半導体チップの前記第２面上に設けられ前記第２電極に接合された第１部分であって、前記半導体チップの前記第２電極に接合された接合面と、前記接合面に対向し、前記樹脂から露出した放熱面と、前記樹脂に覆われた側面と、前記側面に設けられて前記樹脂に覆われ、前記第２部分の突出方向とは異なる方向に突出した突出部と、を有する第１部分と、
    前記第１部分から前記第２リードフレーム側に突出し、前記第１部分よりも薄く、前記第２リードフレームに接合された第２部分と、
    を有するコネクタと、
    を備えた半導体装置。
  5. 前記突出部の上面は前記放熱面よりも前記半導体チップ側に位置し、前記放熱面と、前記突出部の前記上面との間に段差が形成されている請求項４記載の半導体装置。
JP2014015294A 2014-01-30 2014-01-30 半導体装置 Pending JP2015142077A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014015294A JP2015142077A (ja) 2014-01-30 2014-01-30 半導体装置
US14/300,638 US9362192B2 (en) 2014-01-30 2014-06-10 Semiconductor device comprising heat dissipating connector
CN201410299509.0A CN104821302B (zh) 2014-01-30 2014-06-27 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015294A JP2015142077A (ja) 2014-01-30 2014-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2015142077A true JP2015142077A (ja) 2015-08-03

Family

ID=53679726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015294A Pending JP2015142077A (ja) 2014-01-30 2014-01-30 半導体装置

Country Status (3)

Country Link
US (1) US9362192B2 (ja)
JP (1) JP2015142077A (ja)
CN (1) CN104821302B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050489A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージおよび半導体パッケージの製造方法
WO2019049214A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
US11776884B2 (en) 2020-09-08 2023-10-03 Kabushiki Kaisha Toshiba Porous body on the side surface of a connector mounted to semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6304700B2 (ja) * 2016-09-26 2018-04-04 株式会社パウデック 半導体パッケージ、モジュールおよび電気機器
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP6995674B2 (ja) * 2018-03-23 2022-01-14 株式会社東芝 半導体装置
US11088046B2 (en) * 2018-06-25 2021-08-10 Semiconductor Components Industries, Llc Semiconductor device package with clip interconnect and dual side cooling
CN109494195A (zh) * 2018-11-14 2019-03-19 深圳市瓦智能科技有限公司 具有双面导热散热结构的半导体元件
JP2021141235A (ja) * 2020-03-06 2021-09-16 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
US20100176508A1 (en) * 2009-01-12 2010-07-15 Ciclon Semiconductor Device Corp. Semiconductor device package and method of assembly thereof
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
JP2015142052A (ja) * 2014-01-29 2015-08-03 株式会社デンソー 接合方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
CN1226785A (zh) * 1998-02-16 1999-08-25 姜牧 能用于电视墙无缝拼接的显示幕板及用其所拼接的电视墙
JP3627738B2 (ja) * 2001-12-27 2005-03-09 株式会社デンソー 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
JP2008124390A (ja) 2006-11-15 2008-05-29 Toshiba Corp 半導体装置
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP5452210B2 (ja) 2009-12-21 2014-03-26 株式会社日立製作所 半導体装置及びその製造方法
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
US20100176508A1 (en) * 2009-01-12 2010-07-15 Ciclon Semiconductor Device Corp. Semiconductor device package and method of assembly thereof
JP2013008748A (ja) * 2011-06-22 2013-01-10 Denso Corp 半導体装置
JP2015142052A (ja) * 2014-01-29 2015-08-03 株式会社デンソー 接合方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050489A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージおよび半導体パッケージの製造方法
WO2019049214A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
JP6517439B1 (ja) * 2017-09-05 2019-05-22 新電元工業株式会社 半導体装置
CN111095543A (zh) * 2017-09-05 2020-05-01 新电元工业株式会社 半导体装置
US11688714B2 (en) 2017-09-05 2023-06-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor package with three leads
CN111095543B (zh) * 2017-09-05 2023-11-17 新电元工业株式会社 半导体装置
US11776884B2 (en) 2020-09-08 2023-10-03 Kabushiki Kaisha Toshiba Porous body on the side surface of a connector mounted to semiconductor device

Also Published As

Publication number Publication date
CN104821302A (zh) 2015-08-05
US20150214138A1 (en) 2015-07-30
CN104821302B (zh) 2018-06-01
US9362192B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP2015142077A (ja) 半導体装置
US9685397B2 (en) Semiconductor package with clip structure
JP5558714B2 (ja) 半導体パッケージ
US9275921B2 (en) Semiconductor device
JP5900620B2 (ja) 半導体装置
US20180269166A1 (en) Semiconductor device
US20160352246A1 (en) Power module
KR101631232B1 (ko) 클립을 이용한 적층 패키지
JP2015144217A (ja) コネクタフレーム及び半導体装置
KR20080064591A (ko) 고전력 반도체 패키지
US9123709B2 (en) Semiconductor device and method of manufacturing the same
JP6602981B2 (ja) 半導体装置
US9373566B2 (en) High power electronic component with multiple leadframes
JPWO2019102537A1 (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP2017174951A (ja) 半導体装置
JP2015122453A (ja) パワーモジュール
JP2006310609A (ja) 半導体装置
JP2004153234A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
KR20160003357U (ko) 클립 구조체를 이용한 반도체 패키지
JP2006294729A (ja) 半導体装置
JP7154202B2 (ja) 非絶縁型パワーモジュール
US11114387B2 (en) Electronic packaging structure
JP2017069352A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031