CN111095543B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111095543B
CN111095543B CN201780004177.0A CN201780004177A CN111095543B CN 111095543 B CN111095543 B CN 111095543B CN 201780004177 A CN201780004177 A CN 201780004177A CN 111095543 B CN111095543 B CN 111095543B
Authority
CN
China
Prior art keywords
lead terminal
connector
semiconductor device
connecting member
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780004177.0A
Other languages
English (en)
Other versions
CN111095543A (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN111095543A publication Critical patent/CN111095543A/zh
Application granted granted Critical
Publication of CN111095543B publication Critical patent/CN111095543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4105—Shape
    • H01L2224/41051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的半导体装置，包括：封装部；电子元件，配置在封装部内；第一引线端子，其一端的上端面在封装部内载置有电子元件，其另一端从封装部露出；第二引线端子，其一端在封装部内与第一引线端子的一端靠近配置，其另一端从封装部露出；第一连接件，配置在封装部内，其一端与电子元件的控制电极电气连接，其另一端与第二引线端子的一端电气连接；第一导电性接合材料，将电子元件的控制电极与第一连接件的一端之间接合并且具有导电性；以及第二导电性接合材料，将第一连接件的另一端与第二引线端子的一端之间接合并且具有导电性。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，作为电子模块等半导体装置中的一种，将从直流电源输入的直流电力转换为交流电力后进行输出的逆变器(Inverter)装置已被普遍认知。
逆变器装置例如是将直流电压转换为三相交流电压，并被用于三相电机的驱动。
例如，在以往的半导体装置中，是将高端(High-side)与低端(Low-side)的电子元件(MOSFET)的控制电极(栅电极)与引线端子(引线框(Leadframe))通过连接件焊锡接合的(例如，参照专利文献1、专利文献2)。
在这种半导体装置中，由于电子元件的控制电极(栅电极)相对而言比输入输出电极(源电极、漏电极)小，因此控制电极与连接件之间的连接就较为困难，有必要将连接件与引线端子的一端稳定地连接使其不会横向倾倒。
而且，一旦该连接件出现接触不良，就会降低该电子元件的控制性从而导致半导体装置(逆变器装置)的可靠性降低。
【先行技术文献】
【专利文献1】特开2002-100716
【专利文献2】特开2009-238859
本发明鉴于上述课题，目的是提供一种半导体装置，其能够抑制接触不良，从而提升可靠性。
发明内容
本发明的一种形态涉及的半导体装置，其特征在于，包括：
封装部；
电子元件，配置在所述封装部内；
第一引线端子，其一端的上端面在所述封装部内载置有所述电子元件，其另一端从所述封装部露出；
第二引线端子，其一端在所述封装部内与所述第一引线端子的一端靠近配置，其另一端从所述封装部露出；
第一连接件，配置在所述封装部内，其一端与所述电子元件的控制电极电气连接，其另一端与所述第二引线端子的所述一端电气连接；
第一导电性接合材料，将所述电子元件的所述控制电极与所述第一连接件的所述一端之间接合并且具有导电性；以及
第二导电性接合材料，将所述第一连接件的所述另一端与所述第二引线端子的所述一端之间接合并且具有导电性，
其中，所述第一连接件的所述一端具有向下方突出后通过所述第一导电性接合材料与所述电子元件的所述控制电极电气连接的突出部，
所述第一连接件的所述一端的宽度比所述第一连接件的所述另一端的宽度更窄，并且，所述第一连接件的所述另一端的宽度比所述第二引线端子的所述一端的宽度更窄，
从所述第一连接件的所述一端连到所述另一端的第一侧面与水平方向上延伸的直线相平行。
在所述半导体装置中，
所述第一连接件的所述第一侧面的相反侧即从所述一端连到所述另一端的第二侧面倾斜在所述第一连接件的所述一端与所述另一端之间，使所述第一连接件的所述另一端的宽度比所述一端的宽度更窄。
在所述半导体装置中，进一步包括：
第三引线端子，其一端在所述封装部内与所述第一引线端子的一端靠近配置，其另一端从所述封装部露出；以及
第二连接件，其一端与所述电子元件的输入输出电极电气连接，其另一端与所述第三引线端子的所述一端电气连接，
其中，所述第一连接件在所述第一侧面侧与所述第二连接件相邻接。
在所述半导体装置中，
所述第二引线端子的一端的上端面的高度比所述电子元件的控制电极的上端面的高度更高。
在所述半导体装置中，
所述第一连接件的所述另一端向下方倾斜。
在所述半导体装置中，
所述第一导电性接合材料以及所述第二导电性接合材料为焊锡材料。
在所述半导体装置中，
所述第一连接件的所述一端的所述突出部的结构为：通过被从上方进行按压从而向下方突出。
在所述半导体装置中，
所述第一连接件的所述一端的所述突出部的相反侧凹陷。
在所述半导体装置中，
所述第二连接件的宽度比所述第一连接件的宽度更宽。
在所述半导体装置中，
所述第一连接件的所述一端的前端与所述第一引线端子的所述一端的上端面分开。
在所述半导体装置中，
所述第二引线端子的所述一端的上端面上配置有用于封堵所述第二导电性接合材料的壁部。
在所述半导体装置中，
所述壁部与所述第一连接件的所述另一端相接触。
在所述半导体装置中，
所述第二导电性接合材料被形成为：在将所述第一连接件的所述另一端与所述第二引线端子的所述一端之间进行接合时通过表面张力与所述壁部相接触。
在所述半导体装置中，
所述第二引线端子的所述一端的上端面上的所述壁部的高度比所述第二引线端子的所述一端的上端面上的所述第二导电性接合材料的高度更高。
在所述半导体装置中，
所述壁部配置在所述第二引线端子的所述一端的所述上端面上使其与所述第二引线端子的所述一端所延伸的延伸方向相垂直。
发明效果
本发明的一种形态所涉及的半导体装置，包括：封装部；电子元件，配置在封装部内；第一引线端子，其一端的上端面在封装部内载置有电子元件，其另一端从封装部露出；第二引线端子，其一端在封装部内与第一引线端子的一端靠近配置，其另一端从封装部露出；第一连接件，配置在封装部内，其一端与电子元件的控制电极电气连接，其另一端与第二引线端子的一端电气连接；第一导电性接合材料，将电子元件的控制电极与第一连接件的一端之间接合并且具有导电性；以及第二导电性接合材料，将第一连接件的另一端与第二引线端子的一端之间接合并且具有导电性。
并且，第一连接件的一端具有向下方突出并且通过第一导电性接合材料与电子元件的控制电极电气连接的突出部。
并且，第一连接件的一端的宽度比第一连接件的另一端的宽度更窄，并且，第一连接件的另一端的宽度比第二引线端子的一端的宽度更窄。
并且，从第一连接件的一端连到另一端的第一侧面与水平方向上延伸的直线相平行。
通过这样，在第一连接件的一端通过突出部与电子元件的小的控制电极相连接的同时，比第一连接件的一端更宽的另一端就能够与较宽的第二引线端子的一端稳定地(第一连接件不会横向倾倒)连接。
即，通过本发明涉及的半导体装置，就能够抑制接触不良，从而提升可靠性。
附图说明
图1是展示第一实施方式涉及的半导体装置100的一例构成的外观斜视图。
图2是展示图1所示的半导体装置100的一例构成的上端面图。
图3是展示载置在封装前的引线框上的电子元件附近的一例构成的上端面图。
图4是展示图1所示的半导体装置100的一例电路构成的电路图。
图5是展示图2所示的连接于电子元件与引线端子之间的栅极线夹(Gate clip)附近的一例构成的截面图。
图6是展示图5所示的栅极线夹(连接件)的一例构成图。
具体实施方式
以下，将参照附图对本发明涉及的实施方式进行说明。
【第一实施方式】
图1是展示第一实施方式涉及的半导体装置100的一例构成的外观斜视图。图2是展示图1所示的半导体装置100的一例构成的上端面图。图3是展示载置在封装前的引线框上的电子元件附近的一例构成的上端面图。图4是展示图1所示的半导体装置100的一例电路构成的电路图。在图2中，封装部R被显示为可透视的状态。
第一实施方式涉及的半导体装置100是将从直流电源输入的直流电力转换为交流电力后进行输出的逆变器装置。
如图1至图4所示，该半导体装置100包括：封装部R；高端第一电子元件MU1、MV1、MW1；低端第二电子元件MU2、MV2、MW2；电源用引线端子(第一引线端子)FSU、FSV、FSW；接地用引线端子(第五引线端子)FEU、FEV、FEW；输入输出用引线端子(第三引线端子)TU、TV、TW；高端栅极用引线端子(第二引线端子)GU1、GV1、GW1；低端栅极用引线端子(第四引线端子)GU2、GV2、GW2；高端第一连接件(栅极线夹)GC1；低端第三连接件(栅极线夹)GC2；高端第二连接件(源极线夹)SC1；以及低端第四连接件(源极线夹)SC2。
在图1至图2所示例中，在沿封装部R的长度方向fx的一端侧，配置有流通来自于电源的大电流的电源用引线端子FSU、FSV、FSW以及接地用引线端子FEU、FEV、FEW。
并且，电源用引线端子FSU、FSV、FSW的一端(内引线部)被封装部R封装，另一端(外引线部)与提供电源的电源布线(未图示)相连接。
另一方面，接地用引线端子FEU、FEV、FEW的一端(内引线部)被封装部R封装，另一端(外引线部)与接地后的接地布线(未图示)相连接。
在沿封装部R的长度方向fx的另一端侧(在宽度方向f上与沿长度方向fx的一端侧相对的一侧)，配置有输入输出用引线端子TU、TV、TW；用于控制的高端栅极用引线端子GU1、GV1、GW1；以及低端栅极用引线端子GU2、GV2、GW2。
如图2所示，高端第一电子元件MU1、MV1、MW1配置在封装部R内。该第一电子元件MU1、MV1、MW1例如图4所示，为MOSFET。
例如，第一电子元件MV1的上端面配置有第一电极(控制电极(栅电极))GT1以及第二电极(源电极)ST1(图2)。第一电极(栅电极)GT1与第二电极(源电极)ST1相比表面积更小。
在封装部R的长度方向fx上，第一连接件GC1的宽度比第二连接件SC1的宽度更窄。
低端第二电子元件MU2、MV2、MW2配置在封装部R内。该第二电子元件MU2、MV2、MW2例如图4所示，为MOSFET。
例如，第二电子元件MV2的上端面配置有第三电极(控制电极(栅电极))GT2以及第四电极(源电极)ST2(图2)。第三电极(栅电极)GT2与第四电极(源电极)ST2相比表面积更小。
在封装部R的长度方向fx上，第三连接件GC2的宽度比第四连接件SC2的宽度更窄。
输入输出用引线端子TU的一端(内引线部)在被封装部R封装的同时与第四连接件(源极线夹)SC2相连接，另一端(外引线部)与该电机的U相相连接(图2)。
输入输出用引线端子TV的一端(内引线部)在被封装部R封装的同时与第四连接件(源极线夹)SC2相连接，另一端(外引线部)与该电机的V相相连接(图2)。
输入输出用引线端子TW的一端(内引线部)在被封装部R封装的同时与第四连接件(源极线夹)SC2相连接，另一端(外引线部)与该电机的W相相连接(图2)。
被施加控制信号(栅极电压)的高端栅极用引线端子(第二引线端子)GU1、GV1、GW1；以及低端栅极用引线端子(第四引线端子)GU2、GV2、GW2的长度方向fx上宽度比流通该电机的驱动电流的输出用引线端子TU、TV、TW；电源用引线端子FSU、FSV、FSW；以及接地用引线端子FEU、FEV、FEW的长度方向fx上的宽度更窄。
在该第一实施方式中，特别是，半导体装置100具有用于驱动电机的三相桥式电路结构。
例如，如图4所示，U相高端第一电子元件(MOSFET)MU1的一端(漏电极)与电源用端子FSU相连接，另一端(源电极)通过第二连接件(源极线夹)SC1与输入输出用引线端子TU相连接，控制电极(栅电极)通过第一连接件(栅极线夹)GC1与栅极用引线端子GU1相连接。
并且，U相低端第二电子元件(MOSFET)MU2的一端(漏电极)与输入输出用引线端子TU相连接，另一端(源电极)通过第四连接件(源极线夹)SC2与输入输出用引线端子TU相连接，控制电极(栅电极)通过第三连接件(栅极线夹)GC2与引线端子GU2相连接。
另外，如图4所示，V相高端第一电子元件(MOSFET)MV1的一端(漏电极)与电源用端子FSV相连接，另一端(源电极)通过第二连接件(源极线夹)SC1与输入输出用引线端子TV相连接，控制电极(栅电极)通过第一连接件(栅极线夹)GC1与栅极用引线端子GV1相连接。
并且，V相低端第二电子元件(MOSFET)MV2的一端(漏电极)与输入输出用引线端子TV相连接，另一端(源电极)通过第四连接件(源极线夹)SC2与输入输出用引线端子TV相连接，控制电极(栅电极)通过第三连接件(栅极线夹)GC2与栅极用引线端子GV2相连接。
另外，如图4所示，W相高端第一电子元件(MOSFET)MW1的一端(漏电极)与电源用端子FSW相连接，另一端(源电极)通过第二连接件(源极线夹)SC1与输入输出用引线端子TW相连接，控制电极(栅电极)通过第一连接件(栅极线夹)GC1与栅极用引线端子GW1相连接。
并且，W相低端第二电子元件(MOSFET)MW2的一端(漏电极)与输入输出用引线端子TW相连接，另一端(源电极)通过第四连接件(源极线夹)SC2与输入输出用引线端子TW相连接，控制电极(栅电极)通过第三连接件(栅极线夹)GC2与栅极用引线端子GW2相连接。
下面，将参照图2、图5以及图6对半导体装置100的V相的构成例进行详细说明。另外，半导体装置100的U相以及W也将进行同样的说明。
图5是展示图2所示的连接于电子元件与引线端子之间的栅极线夹附近的一例构成的截面图。图6是展示图5所示的栅极线夹(连接件)的一例构成图。
例如图2所示，封装R在通过各连接件GC1、SC1、GC2、SC2中的任意一个将第一、第二电子元件MV1、MV2与引线端子FSV、TV、FEV、GV1、GV2中的任意一个电气连接之后，将各引线端子FSV、TV、FEV、GV1、GV2的一部分以及该第一、第二电子元件MV1、MV2封装。
该封装部R例如由环氧树脂等构成。
如图2所示，电源用引线端子(第一引线端子)FSV的一端(内引线部)的上端面在封装部R内载置有第一电子元件MV1，另一端(外引线部)从沿封装部R的长度方向fx的一端侧露出。
输入输出用引线端子(第三引线端子)TV的一端(内引线部)在封装部R内与电源用引线端子(第一引线端子)FSV的一端(内引线部)靠近配置。
并且，输入输出用引线端子(第三引线端子)TV的一端(内引线部)的上端面在封装部R内载置有第二电子元件MV2，另一端(外引线部)从沿封装部R的长度方向fx的另一端侧露出。
接地用引线端子(第五引线端子)FEV的一端(内引线部)配置在封装部R内，另一端(外引线部)从沿封装部R的长度方向fx的一端侧露出。
另外，如图2所示，高端栅极用引线端子(第二引线端子)GV1的一端(内引线部)在封装部R内与第一引线端子FSV的一端靠近配置，另一端(外引线部)从沿封装部R的长度方向fx的另一端侧露出。
低端栅极用引线端子(第四引线端子)GV2的一端(内引线部)在封装部R内与第三引线端子TV的一端(内引线部)靠近配置，另一端(外引线部)从沿封装部R的长度方向fx的另一端侧露出。
被施加控制信号(栅极电压)的高端栅极用引线端子(第二引线端子)GV1、以及低端栅极用引线端子(第四引线端子)GV2的长度方向fx上宽度比流通该电机的驱动电流的输出用引线端子TV、电源用引线端子FSV、以及接地用引线端子FEV的长度方向fx上的宽度更窄。
如已述般，第一电子元件(MOSFET)MV1被配置在封装部R内(图2、图5)。
第一电子元件MV1的上端面上配置有作为控制电极的第一电极(栅电极)GT1、以及第二电极(源电极)ST1(图2、图5)。
第一电极(栅电极)GT1与第二电极(源电极)ST1相比表面积更小。
配置在第一电子元件MV1的下端面的未图示的电极(漏电极)与第一引线端子FSV的一端的上端面电气连接。
另外，第一连接件GC1的一端d的前端与电源用引线端子(第一引线端子)FSV的一端(内引线部)的上端面分开(图5)。通过这样，就能够抑制第一连接件GC1的一端d的前端与电源用引线端子(第一引线端子)FSV的一端(内引线部)的上端面(布线等)发生接触。
第一引线端子FSV的厚度与第二引线端子GV1的厚度相同(图5)。
例如图5所示，第二引线端子GV1的一端的上端面的高度比第一电子元件MV1的第一电极(栅电极)GT1的上端面的高度更高。
如图2所示，第一连接件(栅极线夹)GC1被配置在封装部R内。
该第一连接件GC1例如图5所示，其一端d通过导电性接合材料Z1与作为第一电子元件MV1的控制电极的第一电极(栅电极)GT1电气连接。
并且，第一连接件GC1的一端d具有向下方突出后通过导电性接合材料Z1与作为第一电子元件MV1的控制电极的第一电极(栅电极)GT1电气连接的突出部e。
在该图5所示例中，配置在第一连接件GC1的一端d的下端面侧的突出部e通过导电性接合材料Z1与第一电子元件MV1的电极(栅电极)GT1电气连接。
该第一连接件GC1的一端d的突出部e的结构为：通过被从第一连接件GC1的一端d的上端面侧(上方)进行按压从而向下方突出。
并且，在第一连接件GC1的一端d的突出部e的相反侧通过该按压形成有凹部c。即，第一连接件GC1的一端的突出部e的相反侧(上侧)凹陷。
该导电性接合材料Z1将第一连接件GC1的另一端与第二引线端子GV1的一端之间接合并且使之具有导电性。该导电性接合材料Z1例如为焊锡材料。
进一步地，第一连接件GC1例如图5所示，其另一端a通过导电性接合材料Z2与第二引线端子GV1的一端电气连接。
该导电性接合材料Z2将第一连接件GC1的另一端与第二引线端子GV1的一端之间接合并且使之具有导电性。该导电性接合材料Z2例如为焊锡材料。
例如图5、图6中的(A)所示，第一连接件GC1的第一侧面b的相反侧即从的一端d连到另一端a的第二侧面g倾斜在第一连接件GC1的一端d与另一端a之间，使第一连接件GC1的另一端a的宽度Xa比一端d的宽度Xc更窄。
像这样，第一连接件(栅极线夹)GC1在靠近第二连接件(源极线夹)SC1的侧面(第一侧面b)处呈直线状，而在相反侧(第二侧面g)则倾斜着，从而使另一端a呈较宽的宽度。
通过这样，第一连接件GC1在形状上就变得不容易在横方向上(长度方向fx上)发生倾倒(图2)。
如图5、图6所示，第一连接件GC1的一端d的宽度Xc比另一端a的宽度Xa更窄。第一连接件GC1的另一端a的宽度Xa比第二引线端子GV1的一端的宽度更窄。
通过这样，就能够在根据表面积较小的第一电极(栅电极)GT1来减小第一连接件GC1的一端d的宽度的同时，根据第二引线GV1的一端的宽度来增大第一连接件GC1的另一端a的宽度Xa，从而提升该第一连接件GC1与第二引线端子GV1之间的接合性。
另外，从第一连接件GC1的一端d连到另一端a的第一侧面b与第二引线端子GV1所延伸的延伸方向(水平方向，例如封装部R的宽度方向f、或长度方向fx，在图6中为宽度方向f)相平行(图6中的(B))。
如图2所示，第二连接件(源极线夹)SC1配置在封装部R内，其一端与配置在第一电子元件MV1的上端面上的第二电极(源电极)SC1电气连接，其另一端与第三引线端子TV的一端电气连接。第二连接件SC1在延伸方向(宽度方向f)上延伸。
例如图2、图6所示，第二连接件SC1与第一连接件邻接配置，使在第二连接件SC1的延伸方向(宽度方向f)上延伸的侧面与第一连接件GC1的第一侧面b相对。换言之，第一连接件GC1在第一侧面f侧与第二连接件SC1相邻接。
通过这样，就能够在抑制第一连接件GC1倾倒的同时，缩短第一连接件GC1与第二连接件SC1之间的距离。而且，还能够在第一电子元件MV1的上端面上使第一电极(栅电极)GT1与第二电极(源电极)ST1配置地更加靠近。
即，能够更高密度地配置连接件，从而谋求半导体装置100的进一步小型化。
如已述般，第一电极(栅电极)GT1与第二电极(源电极)ST1相比表面积更小。
并且，在封装部R的长度方向fx上，第一连接件GC1的宽度比第二连接件SC1的宽度更窄(图2)。换言之，第二连接件SC1的宽度比第一连接件GC1的宽度更宽。
像这样，在构成上，作为源极线夹的第二连接件SC1处流通有电机的驱动电流，作为栅极线夹的第一连接件GC1处施加有控制信号(栅极电压)。
因此，第一连接件GC1的布线路径的宽度(尺寸)就比第二连接件SC1的布线路径的宽度(尺寸)更窄(更小)，并且第一电极(栅电极)GT1与第二电极(源电极)ST1相比表面积也更小。
在第二引线端子GV1的一端的上端面上配置有从第二引线端子GV1的一端的上端面突出的壁部GV1X(图5)。
该壁部GV1X在将第一连接件GC1的另一端与第二引线端子GV1的一端之间接合时用于封堵溶融后的导电性接合材料Z2。
该第二引线端子GV1的壁部GV1X与第一连接件GC1的另一端a相接触。在图5所示例中，第一连接件GC1的另一端a向下方倾斜后与壁部GV1X相接触。
像这样，导电性接合材料Z2就通过表面张力吸附在壁部GV1X上从而使第一连接件GC1中倾斜的另一端a被固定在规定的位置上。
另外，例如图2、图5所示，该壁部GV1X配置在第二引线端子GV1的一端的上端面上使其与第二引线端子GV1的一端所延伸的延伸方向(宽度方向f)相垂直(长度方向fx)延伸。
该壁部GV1X还可以在第二引线端子GV1的一端的上端面上配置有多个。
在图2所示例中，壁部GV1X延伸的长度与第二引线端子GV1的一端的宽度相同。
通过这样，导电性接合材料Z2在壁部GV1X的周围迂回后流至第二引线端子GV1的相反侧这一情况就得以被抑制。
另外，导电性接合材料Z2被形成为在将第二引线端子GV1的一端(内引线部)与第一连接件GC1的另一端进行接合时通过表面张力与壁部GV1X发生接触。
通过这样，在将第一连接件GC1与第二引线端子GV1连接时，由于第二引线端子GV1的壁部GV1X成为了连接时的定位部，因此就能够在使第一连接件GC1在规定的位置上连接。而且，该壁部GV1X还会对第二引线端子GV1进行模塑固定。
因此，就能够在规定的位置上确实地将第一连接件(栅极线夹)GC1与第一电极(栅电极)GT1通过焊锡连接，从而抑制第一连接件(栅极线夹)GC1的一端d与其他布线部分发生电气连接。
另外，如图5所示，第二引线端子GV1的一端的上端面上的壁部GV1X的高度(上端面的位置)比第二引线端子GV1的一端的上端面上的导电性接合材料Z2的高度(上端面的位置)更高。
即，在将第二引线端子GV1的一端(内引线部)与第一连接件GC1的另一端接合时，在第二引线端子GV1的一端的上端面处，导电性接合材料Z2将不会越过壁部GV1X。
另外，如图2所示，第二电子元件(MOSFET)MV2被封装在封装部R内。
并且，如已述般，在第二电子元件MV2的上端面上配置有作为控制电极的第三电极(栅电极)GT2、以及第四电极(源电极)ST2(图2)。
第三电极(栅电极)GT2与第四电极(源电极)ST2相比表面积更小。
另外，配置在第二电子元件MV2的下端面的未图示的电极(漏电极)与第三引线端子TV的一端的上端面电气连接。
并且，在封装部R的长度方向fx上，第三连接件GC2的宽度比第四连接件SC2的宽度更窄(图2)。换言之，第四连接件SC2的宽度比第三连接件GC2的宽度更宽。
像这样，在构成上，作为源极线夹的第四连接件SC2处流通有电机的驱动电流，作为栅极线夹的第三连接件GC2处施加有控制信号(栅极电压)。因此，在布线路径的宽度(尺寸)上，第三连接件GC2就比第四连接件SC2更窄(更小)，并且第三电极(栅电极)GT2与第四电极(源电极)ST2相比表面积也更小。
如图2所示，第三连接件GC2配置在封装部R内，其一端与第二电子元件MV2的第三电极GT2电气连接，其另一端与第四引线端子GV2的一端电气连接。
如图2所示，第四连接件SC2配置在封装部R内，其一端与配置在第二电子元件MV2的上端面上的第四电极(源电极)CT2电气连接，其另一端与第五引线端子FEV的一端电气连接。第四连接件SC2在延伸方向(宽度方向f)上延伸。
在第四引线端子GV2的一端的上端面上配置有从第四引线端子GV2的一端的上端面突出的壁部GV2X(图2)。
该壁部GV2X在将第三连接件GC2的另一端与第四引线端子GV2的一端之间接合时用于封堵溶融后的导电性接合材料(未图示)。
例如图2所示，该壁部GV2X配置在第四引线端子GV2的一端的上端面上使其与第四引线端子GV2的一端所延伸的延伸方向(长度方向fx)相垂直(宽度方向f)延伸。
该壁部GV2X还可以在第四引线端子GV2的一端的上端面上配置有多个。
在图2所示例中，壁部GV2X延伸的长度与第四引线端子GV2的一端的宽度相同。
关于第三、第四连接件GC2、SC2的其他构成，例如与第一、第二连接件GC1、SC1相同。
如已述般，在本实施方式中，参照图2、图5以及图6以半导体装置100的V相的构成为例进行了说明。而关于半导体装置100的U相、W相的构成也可以进行同样的说明。
综上所述，本发明的一种形态涉及的半导体装置，包括：封装部；电子元件，配置在封装部内；第一引线端子，其一端的上端面在封装部内载置有电子元件，其另一端从封装部露出；第二引线端子，其一端在封装部内与第一引线端子的一端靠近配置，其另一端从封装部露出；第一连接件，配置在封装部内，其一端与电子元件的控制电极电气连接，其另一端与第二引线端子的一端电气连接；第一导电性接合材料，将电子元件的控制电极与第一连接件的一端之间接合并且具有导电性；以及第二导电性接合材料，将第一连接件的另一端与第二引线端子的一端之间接合并且具有导电性。
并且，第一连接件的一端具有向下方突出后通过第一导电性接合材料与电子元件的控制电极电气连接的突出部。
并且，第一连接件的一端的宽度比第一连接件的另一端的宽度更窄，并且，第一连接件的另一端的宽度比第二引线端子的一端的宽度更窄。
并且，从第一连接件的一端连到另一端的第一侧面与水平方向上延伸的直线相平行。
通过这样，在第一连接件的一端通过突出部与电子元件的小的控制电极相连接的同时，比第一连接件的一端更宽的另一端就能够与较宽的第二引线端子的一端稳定地(第一连接件不会横向倾倒)连接。
即，通过本发明涉及的半导体装置，就能够抑制接触不良，从而提升可靠性。
以上，就本发明的具体实施方式进行了说明，这些实施方式是作为举例而提示的，并没有限定发明范围的意图。这些实施方式可以被其他的各种形态所实施，并且可以在不脱离发明要旨的范围内进行种种的省略、替换、以及更改。这些实施方式或是其变形例是包含于发明范围或要旨中的，同时，也是包含于与权利要求书所记载的发明相均等的范围中的。
符号说明
100半导体装置
R封装部
MU1高端第一电子元件
MV1高端第一电子元件
MW1高端第一电子元件
MU2低端第二电子元件
MV2低端第二电子元件
MW2低端第二电子元件
FSU电源用引线端子
FSV电源用引线端子
FSW电源用引线端子
FEU接地用引线端子
FEV接地用引线端子
FEW接地用引线端子
TU输入输出用引线端子
TV输入输出用引线端子
TW输入输出用引线端子
GU1高端栅极用引线端子
GV1高端栅极用引线端子
GW1高端栅极用引线端子
GU2低端栅极用引线端子
GV2低端栅极用引线端子
GW2低端栅极用引线端子
GC1高端第一连接件(栅极线夹)
GC2低端第三连接件(栅极线夹)
SC1高端第二连接件(源极线夹)
SC2低端第四连接件(源极线夹)

Claims (13)

1.一种半导体装置，其特征在于，包括：
封装部；
电子元件，配置在所述封装部内；
第一引线端子，其一端的上端面在所述封装部内载置有所述电子元件，其另一端从所述封装部露出；
第二引线端子，其一端在所述封装部内与所述第一引线端子的一端靠近配置，其另一端从所述封装部露出；
第一连接件，配置在所述封装部内，其一端与所述电子元件的控制电极电气连接，其另一端与所述第二引线端子的所述一端电气连接；
第一导电性接合材料，将所述电子元件的所述控制电极与所述第一连接件的所述一端之间接合并且具有导电性；
第二导电性接合材料，将所述第一连接件的所述另一端与所述第二引线端子的所述一端之间接合并且具有导电性；
第三引线端子，其一端在所述封装部内与所述第一引线端子的一端靠近配置，其另一端从所述封装部露出；以及
第二连接件，其一端与所述电子元件的输入输出电极电气连接，其另一端与所述第三引线端子的所述一端电气连接，并且延伸在所述第二引线端子的所述一端所延伸的延伸方向上，
其中，所述第一连接件的所述一端具有向下方突出后通过所述第一导电性接合材料与所述电子元件的所述控制电极电气连接的突出部，
所述第一连接件的所述一端的宽度比所述第一连接件的所述另一端的宽度更窄，并且，所述第一连接件的所述另一端的宽度比所述第二引线端子的所述一端的宽度更窄，
从所述第一连接件的所述一端连到所述另一端的第一侧面与所述第二引线端子的所述一端所延伸的所述延伸方向相平行，
所述第一连接件的所述第一侧面的相反侧即从所述一端连到所述另一端的第二侧面倾斜在所述第一连接件的所述一端与所述另一端之间，使所述第一连接件的所述一端的宽度比所述另一端的宽度更窄，
所述第二连接件与所述第一连接件邻接配置，使从所述第二连接件的所述一端连到所述另一端的在所述延伸方向上延伸的侧面与所述第一连接件的所述第一侧面相互对向。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第二引线端子的一端的上端面的高度比所述电子元件的控制电极的上端面的高度更高。
3.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一连接件的所述另一端向下方倾斜。
4.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一导电性接合材料以及所述第二导电性接合材料为焊锡材料。
5.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一连接件的所述一端的所述突出部的结构为：通过被从上方进行按压从而向下方突出。
6.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一连接件的所述一端的所述突出部的相反侧凹陷。
7.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第二连接件的宽度比所述第一连接件的宽度更宽。
8.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第一连接件的所述一端的前端与所述第一引线端子的所述一端的上端面分开。
9.根据权利要求1所述的半导体装置，其特征在于：
其中，所述第二引线端子的所述一端的上端面上配置有用于封堵所述第二导电性接合材料的壁部。
10.根据权利要求9所述的半导体装置，其特征在于：
其中，所述壁部与所述第一连接件的所述另一端相接触。
11.根据权利要求10所述的半导体装置，其特征在于：
其中，所述第二导电性接合材料被形成为：在将所述第一连接件的所述另一端与所述第二引线端子的所述一端之间进行接合时通过表面张力与所述壁部相接触。
12.根据权利要求10所述的半导体装置，其特征在于：
其中，所述第二引线端子的所述一端的上端面上的所述壁部的高度比所述第二引线端子的所述一端的上端面上的所述第二导电性接合材料的高度更高。
13.根据权利要求10所述的半导体装置，其特征在于：
其中，所述壁部配置在所述第二引线端子的所述一端的所述上端面上使其与所述第二引线端子的所述一端所延伸的延伸方向相垂直。
CN201780004177.0A 2017-09-05 2017-09-05 半导体装置 Active CN111095543B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/031997 WO2019049214A1 (ja) 2017-09-05 2017-09-05 半導体装置

Publications (2)

Publication Number Publication Date
CN111095543A CN111095543A (zh) 2020-05-01
CN111095543B true CN111095543B (zh) 2023-11-17

Family

ID=65633800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780004177.0A Active CN111095543B (zh) 2017-09-05 2017-09-05 半导体装置

Country Status (5)

Country Link
US (1) US11688714B2 (zh)
JP (1) JP6517439B1 (zh)
CN (1) CN111095543B (zh)
NL (1) NL2021120B1 (zh)
WO (1) WO2019049214A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031516A (ja) * 2002-06-24 2004-01-29 Toshiba Components Co Ltd コネクター型半導体素子
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
JPS63170961U (en) * 1986-12-04 1988-11-07 Fuji Electric Co Let Semiconductor element
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
JP4102012B2 (ja) 2000-09-21 2008-06-18 株式会社東芝 半導体装置の製造方法および半導体装置
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7683464B2 (en) 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
JP4974943B2 (ja) 2008-03-26 2012-07-11 新電元工業株式会社 樹脂封止半導体装置
JP2011049244A (ja) * 2009-08-25 2011-03-10 Shindengen Electric Mfg Co Ltd 樹脂封止型半導体装置
JP5488541B2 (ja) * 2011-07-04 2014-05-14 株式会社デンソー 半導体装置
JP5947165B2 (ja) * 2012-09-05 2016-07-06 ルネサスエレクトロニクス株式会社 電子装置
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置
JP2015053402A (ja) 2013-09-06 2015-03-19 株式会社東芝 半導体装置とその製造方法、及び、半導体装置を搭載したアプリケーションボード
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031516A (ja) * 2002-06-24 2004-01-29 Toshiba Components Co Ltd コネクター型半導体素子
JP2012069640A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及び電力用半導体装置
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JPWO2019049214A1 (ja) 2019-11-07
US11688714B2 (en) 2023-06-27
WO2019049214A1 (ja) 2019-03-14
NL2021120A (en) 2019-03-11
NL2021120B1 (en) 2019-03-26
JP6517439B1 (ja) 2019-05-22
US20210013170A1 (en) 2021-01-14
CN111095543A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
CN103370788A (zh) 半导体装置及其制造方法
JP6308300B2 (ja) 半導体装置
WO2021005916A1 (ja) 半導体装置及び電子装置
US10490484B2 (en) Electronic device
US6884953B2 (en) Switching circuit
US10192806B2 (en) Semiconductor device
CN109757119B (zh) 半导体装置
US11037867B2 (en) Semiconductor module
JP2008098308A (ja) 半導体装置
CN111095543B (zh) 半导体装置
WO2014192348A1 (ja) 半導体装置
CN110892526B (zh) 半导体装置的制造方法
CN111095545B (zh) 半导体装置
CN110859055B (zh) 半导体模块
JP5048627B2 (ja) リードフレーム及び半導体装置
CN110892527A (zh) 半导体装置以及半导体装置的制造方法
CN111316429A (zh) 半导体装置
CN117080194A (zh) 半导体装置和半导体装置的制造方法
JP2022166988A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant