JP2008098308A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008098308A
JP2008098308A JP2006276906A JP2006276906A JP2008098308A JP 2008098308 A JP2008098308 A JP 2008098308A JP 2006276906 A JP2006276906 A JP 2006276906A JP 2006276906 A JP2006276906 A JP 2006276906A JP 2008098308 A JP2008098308 A JP 2008098308A
Authority
JP
Japan
Prior art keywords
terminal
bus bar
semiconductor element
semiconductor device
arm circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006276906A
Other languages
English (en)
Other versions
JP4977430B2 (ja
Inventor
Tsukasa Aiba
司 合葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006276906A priority Critical patent/JP4977430B2/ja
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to EP10158345.8A priority patent/EP2202792B1/en
Priority to CN2010101775292A priority patent/CN101819965B/zh
Priority to EP20070743997 priority patent/EP2028692A4/en
Priority to CN200780021119.5A priority patent/CN101467252B/zh
Priority to PCT/JP2007/060563 priority patent/WO2007142038A1/ja
Priority to EP20100158346 priority patent/EP2202793A3/en
Priority to US12/303,865 priority patent/US8129836B2/en
Publication of JP2008098308A publication Critical patent/JP2008098308A/ja
Application granted granted Critical
Publication of JP4977430B2 publication Critical patent/JP4977430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】半導体モジュール構造で主回路のインダクタンスを低減することができ、部品点数の削減、金型の省略、歩留まりの向上、組立工数の削減、大幅なコストダウンを図ることができる半導体装置を提供する。
【解決手段】半導体装置(IGBTモジュール12)は、所定平面の上に配置されたIGBT素子24およびダイオード素子25と、両素子の各々の一面に接合される第1接合部、および第1接合部の長手方向に対して直角方向に延設した第1端子21を有する第1バスバー(入力バスバー)26と、両素子の各々の他面に接合される接続片部を有する第2接合部、および第2接合部の長手方向に対して直角方向であって第1端子とは反対側に延設した第2端子31とを有する第2バスバー(出力バスバー)31とを備える。
【選択図】図1

Description

本発明は半導体装置に関し、特に、電動車両の駆動用モータ等を駆動する駆動回路に使用されるIGBTモジュールやEFTモジュール等の電力用の半導体装置に関する。
電気自動車等の電動車両では、その駆動用モータを駆動するためインバータ装置が使用されている。このインバータ装置は、スイッチング素子をブリッジ回路構成で接続した電気回路を含んでいる。インバータ装置は、ブリッジ回路のスイッチング素子を適宜にオン・オフ動作させ、駆動用モータに流す電流の切り替えを行っている。ブリッジ回路を構成するスイッチング素子(電力用半導体素子)としては、パワートランジスタ、IGBT、FET等が広く使用されている。かかるインバータ装置は、通常、複数個のスイッチング素子を1つのパッケージに収納したモジュール構造で構成される。
電動車両の駆動用モータを動作させる場合、ブリッジ回路を構成するスイッチング素子には大電流が流れると共に、オン・オフ動作に起因してサージ電圧が生じるという特性を有している。このために、インバータ装置において、複数個のスイッチング素子を1つのパッケージの内部に実装する際に電流経路となる配線の長さをなるべく短くすることによって、配線の抵抗を小さくすると共に、交流電流の電気的特性であるインダクタンスの値を低減するという工夫がなされている。
上記のインバータ装置のごときモジュール構造を有した半導体装置については、従来、例えば特許文献1に記載された半導体装置が知られている。特許文献1に記載された半導体装置は、高圧用外部電力端子と低圧用外部電力端子と出力用外部電力端子の3つの電力端子を有する。これらの3つの電力端子は、それぞれ平面形状が長方形であるプレート形状を有し、平行な配置関係になるように隙間をあけて重ねられた状態で配置されている。高圧用外部電力端子と低圧用外部電力端子の間に出力用外部電力端子が配置される。さらに3つの電力端子のうち、隣り合う2つの電力端子間に半導体チップ(スイッチング素子等)が挟まれる構造となっている。高圧用外部電力端子と低圧用外部電力端子は同じ一方の端部側に延設されるように形成され、さらに、これらの間の出力用外部電力端子は反対側の他方の端部側に延設されるように形成されている。
特開2002−26251号公報
特許文献1に記載された半導体装置では、半導体チップと電力端子との間の接続を短距離で行うようにしたため、内部配線に起因する電圧降下が低減される。また当該半導体装置では、高圧用外部電力端子に流れる電流の方向と低圧用外部電力端子に流れる電流の方向を反対向きにしたため、それぞれの電流で生じる磁界の向きが反対になり、インダクタンスを低減できるという特性を有している。
ところで、三相モータの場合のインバータ装置は、U相、V相、W相のそれぞれについてハイサイド(高圧側)の半導体チップとローサイド(低圧側)の半導体チップを備え、合計で6個の半導体チップを内蔵している。このインバータ装置では、同相ごとに、ハイサイドとローサイドの2個の半導体チップをパッケージングした半導体モジュールを備えている。この半導体モジュールでは、モータ制御として使用される場合、ハイサイドの半導体チップとローサイドの半導体チップを短絡させることがないため、高圧電力端子と低圧電力端子に同時に電流が流れることはない。すなわち、ブリッジ回路において、高圧電力端子から半導体チップを通して出力電力端子に流れる電流経路、また出力電力端子から半導体チップを通して低圧電力端子に流れる電流経路のうちのいずれかである。このため、三相モータのインバータ装置でモータ制御を行う場合には、上記の特許文献1に記載された半導体装置の構成を適用しても、インダクタンスを低減することは難しいという問題を提起する。
そこで、本発明者らは、上記の問題を解決する観点から、複数個の半導体チップを1つのパッケージにて実装する半導体モジュール構造で主回路のインダクタンスを低減することができる半導体装置を提案した(特願2006ー161618号、平成18年6月9日出願)。
上記のインバータ装置で用いられる半導体装置では高圧バスバー、低圧バスバー、出力バスバー等の複数のバスバーを備える。これらのバスバーはすべて異なる形状を有している。そのため、インバータ装置を製作する上で半導体装置をなす部品の点数が嵩むという問題が生じ、製作作業者にとっても部品の取り扱いが煩雑になる。
本発明の目的は、上記の課題を解決することにあり、複数個の半導体チップを1つのパッケージにて実装する半導体モジュール構造で主回路のインダクタンスを低減することができ、さらに、部品点数を削減でき、金型を省略でき、歩留まりの向上、組立工数の削減、大幅なコストダウンを図ることができる半導体装置を提供することにある。
本発明に係る半導体装置は、上記目的を達成するために、次のように構成される。
第1の半導体装置(請求項1に対応)は、所定平面の上に配置された電力用半導体素子および整流用半導体素子と、電力用半導体素子および整流用半導体素子の各々の一面に接合される第1接合部、および第1接合部の長手方向に対して直角方向に延設した第1端子を有する第1バスバーと、電力用半導体素子および整流用半導体素子の各々の他面に接合される接続片部を有する第2接合部、および第2接合部の長手方向に対して直角方向であって第1端子とは反対側に延設した第2端子とを有する第2バスバーと、を備える。
上記の半導体装置では、第1バスバーと第2バスバーの周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。また上記半導体装置は、基本的な単位要素として利用でき、インバータ装置のブリッジ回路を構成するとき、各アーム用の電気回路部分を同一の構造を有する半導体装置で実現することが可能となる。
第2の半導体装置(請求項2に対応)は、上記の構成において、好ましくは、第2バスバーは、第2接合部の代わりに、複数のワイヤを用いて電力用半導体素子および整流用半導体素子と第2端子とを接続する。
第3の半導体装置(請求項3に対応)は、上記の構成において、好ましくは、第1端子と第2端子は、それぞれ表面と裏面を有し、第1端子の表面と第2端子の裏面とが同一平面になるように設けられていることを特徴とする。
第4の半導体装置(請求項4に対応)は、上記の構成において、好ましくは、第1端子と第2端子は、それぞれ表面と裏面を有し、第1端子の表面と第2端子の裏面とが同一平面に沿って位置しかつ重複部分を有するように設けられていることを特徴とする。
第5の半導体装置(請求項5に対応)は、上記の構成において、好ましくは、第1バスバーと第2バスバーは、平面形状で、共通の長手方向の中心線に対して対称的な形状になるように配置されていることを特徴とする。
第6の半導体装置(請求項6に対応)は、上記の構成において、好ましくは、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、電力用半導体素子は第1バスバーで第1端子に対して遠い側に配置され、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、電力用半導体装置は第1バスバーで第1端子に対して近い側に配置される、ことを特徴とする。
第7の半導体装置(請求項7に対応)は、電力用半導体素子および整流用半導体素子と第1バスバーと第2バスバーとから成る第1アーム用回路部と、電力用半導体素子および整流用半導体素子と第1バスバーと第2バスバーとから成る第2アーム用回路部とを備え、第1アーム用回路部の2バスバーの第2端子と第2アーム用回路部の第1バスバーの第1端子は電気的に接続されて出力端子を形成し、第1アーム用回路部の第1バスバーの第1端子は高圧端子となり、第2アーム用回路部の第2バスバーの第2端子は低圧端子となることを特徴とする。
上記の半導体装置では、インバータ装置のブリッジ回路を構成するハイサイド(第1アーム用回路)とローサイド(第2アーム用回路)の半導体チップからなる半導体素子モジュールの構造によって、ハイサイド側の電流経路とローサイド側の電流経路のそれぞれで電流が反対方向に流れて往復する構成とし、高圧バスバーの第1バスバーと出力バスバーの周りに発生する磁界が打ち消され、同様に低圧バスバーの第2バスバーと出力バスバーの周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。
第8の半導体装置(請求項8に対応)は、上記の構成において、好ましくは、第1アーム用回路部の第2バスバーの第2端子と、第2アーム用回路部の第1バスバーの第1端子は、それぞれ表面と裏面を有し、第1アーム用回路部の第2バスバーの第2端子の裏面と第2アーム用回路部の第1バスバーの第1端子の表面とが同一平面に沿って位置しかつ重複部分を有し、第2端子と第1端子が圧接されることで電気的に接続されることを特徴とする。
第9の半導体装置(請求項9に対応)は、上記の構成において、好ましくは、第1アーム用回路部における第1バスバーの第1端子から第2バスバーの第2端子までの電流経路の長さと、第2アーム用回路部における第1バスバーの第1端子から第2バスバーの第2端子までの電流経路の長さとを実質的に等しくしたことを特徴とする。
第10の半導体装置(請求項10に対応)は、上記の構成において、好ましくは、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、第1アーム用回路部の電力用半導体素子は第1バスバーで第1端子に対して遠い側に配置され、第2アーム用回路部の電力用半導体素子は第2バスバーで第2端子に対して遠い側に配置され、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、第1アーム用回路部の電力用半導体装置は第1バスバーで第1端子に対して近い側に配置され、第2アーム用回路部の電力用半導体素子は第2バスバーで第2端子に対して近い側に配置されていることを特徴とする。
上記の構成では、主に力行運転するモータの場合に電力用半導体素子に流れる電流が多くなるが、高圧端子から電力用半導体素子までのバスバー部分を長くすることにより、平行する部分を長くし、インダクタンスの低減をさらに図ることが可能となる。また回生や弱め界磁等では整流用半導体素子へ流れる電流も多くなるが、この場合にも同様にインダクタンスの低減を図ることができる。
本発明によれば、インバータ装置のブリッジ回路を構成するハイサイド(第1アーム用回路部)とローサイド(第2アーム用回路部)の半導体チップ(電力用半導体素子と整流用半導体素子)からなる半導体素子モジュールにおいて、高圧端子からハイサイドの半導体チップまで配線経路部分と当該半導体チップから出力端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、高圧バスバー等の回路のインダクタンスを低減することができる。
また同半導体素子モジュールにおいて、出力端子からローサイドの半導体チップまで配線経路部分と当該半導体チップから低圧端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、低圧バスバー等の回路のインダクタンスを低減することができる。上記のように半導体素子モジュールの主回路でのインダクタンスを低減できるため、インバータ装置でのスイッチング動作時に発生するサージ電圧およびスイッチング損失を低減することができる。
さらに、半導体素子モジュールを構成する高圧バスバー、低圧バスバー、出力バスバー等は同形のバスバー部材を利用することができ、2種類のバスバー部材を用意するだけで製作できるようにしたため、インバータ装置の半導体装置を製作する際に、部品点数を削減でき、金型を省略でき、歩留まりの向上、組立工数の削減、大幅なコストダウンを図ることができる。
以下に、本発明の好適な実施形態(実施例)を添付図面に基づいて説明する。
図1〜図3を参照して本発明に係る半導体装置の基本的構成についての実施形態を説明する。図1は本実施形態に係る半導体装置の外観図を示し、IGBTモジュールのモジュール構造を示している。図2は平面図、図3は図2中のA方向矢視図である。
本実施形態で説明する半導体装置は、電動車両の駆動用三相モータを駆動するためのインバータ装置に利用される基本的な電気回路である。図1に示したIGBTモジュールはインバータ装置の要部を示している。
なお、本実施形態に係る半導体装置で使用される半導体素子は、IGBT素子に限られず、電力用半導体素子であれば、任意のものを使用することができる。
次に図1〜図3を参照して、上記の電気回路構成を有するIGBTモジュールの物理的な構造を説明する。
図1および図2において二点鎖線で示されたブロック11は、IGBTモジュール12を形成するパッケージの外観形状を示している。ブロック11は、実際には、樹脂によるモールド部分である。図1で実線で示されている部分が配線板の物理的構造部分である。なお樹脂モールド11は、図1と図2では想像線で示され、図3では実像線で示されている。
図1において、符号21で示す部分が入力端子、符号22で示す部分が出力端子である。また符号23は信号コネクタは示す。さらに符号24の部分はIGBT素子を示し、符号25の部分がダイオード素子を示している。
図1で、IGBT素子24は縦型構造を有し、上面にエミッタとゲートが形成され、下面にコレクタが形成されている。またダイオード素子25は上面にアノードが形成され、下面にカソードが形成されている。
上記入力端子21は、入力バスバー26の一端部をなし、ブロック11の外側に延設された入力バスバー26の外側端部である。入力バスバー26は、全体として長方形のプレート形状をなす配線部材であり、入力端子の側に配置される配線部材である。図1および図2に示すごとく、入力端子21は、入力バスバー26の一方の端部側で、入力バスバー26の長手方向に対して左手側の直角な方向に延設されている。
入力バスバ−26は、入力端子21の近傍部分よりも所要の距離分だけ平坦プレート状の形状に形成され、図1に示すごとく途中から下方へ折り曲げられており、さらにその先の部分26aは平坦プレート状の形状に形成されている。
図1等に示されるように、入力バスバー26の入力端子21の箇所には孔21aが形成され、さらに下方の平坦プレート部分26aは絶縁層27の上に固定されている。絶縁層27は、例えばエポキシまたは絶縁酸化膜である。
出力端子22は、出力バスバー31の一端部をなし、ブロック11の外側に延設された出力バスバー31の外側端部である。出力バスバー31は、全体としてほぼ長方形のプレート形状をなし、入力バスバー26の上側にて、入力バスバー26の各部分に対してほぼ平行な位置関係になるように配置されている。また出力バスバー31の出力端子22の箇所には孔22aが形成されている。図1および図2に示すごとく、出力端子22は、出力バスバー31の一方の端部側で、出力バスバー31の長手方向に対して右手側の直角な方向に延設されている。さらに出力端子22は、特に図1に示されるごとく、出力バスバー31の手前の端部で右手に折り曲げられた形状にて、下方に段差を形成するごとく折り曲げられて形成されている。
出力バスバー31の出力端子22と、前述した入力バスバー26の入力端子21とは、図3に示すごとく、ほぼ水平になる位置関係にて形成されている。図3において、水平な平面32に対して、それぞれ平坦プレート状の入力端子21と出力端子22は平行になるように配置されて設けられている。この場合において、入力端子21と出力端子22の高さ方向の位置関係について、入力端子21の上面と出力端子22の下面とが同一の平面32に一致させることが好ましい。さらには、図3に示すごとく入力端子21の上面と出力端子22の下面とが平面32を基準にして高さ方向で重複部分(オーバーラップ領域)33が生じるように設けられることが好ましい。
次に、IGBT素子24、ダイオード素子25、入力バスバー26、および出力バスバー31の間の電気的な接続関係について説明する。
IGBT素子24とダイオード素子25は、入力バスバー26の上に取り付けられている。IGBT素子24とダイオード素子25の各々の下面、すなわちIGBT素子24のコレクタ側の面とダイオード素子25のカソード側の面は、入力バスバー26に半田等で接合されている。ダイオード素子25は入力端子21に近い位置に配置され、IGBT素子24は入力端子21から遠い位置に配置されている。入力バスバー26は入力端子21につながる配線部材であり、入力バスバー26にはダイオード素子25のカソードとIGBT素子24のコレクタのそれぞれが電気的に接続されている。
上記のダイオード素子25とIGBT素子24の上側に前述の出力バスバー31が配置される。出力バスバー31はほぼプレート形状を有し、ダイオード素子25のアノードとIGBT素子24のエミッタおよびゲートとのそれぞれに半田接合で接続されている。出力バスバー31とダイオード素子25とは下方へ折り曲げられた両側の側片部31aで電気的に接続され、さらに出力バスバー31とIGBT素子24とは下方に折り曲げられた端部片31bで電気的に接続されている。
上記において、ダイオード素子25に比べてIGBT素子24に流れる電流の割合が多くなる半導体装置の駆動を行う場合には、図1および図2に示されるごとく、IGBT素子24は入力バスバー26上で入力端子21に対して遠い側に配置される。反対に、ダイオード素子25に比べてIGBT素子24に流れる電流の割合が少なくなる半導体装置の駆動を行う場合には、IGBT素子24は入力バスバー26上で入力端子21に対して近い側に配置されることになる。
なお図1等の図示では省略されているが、実際には、絶縁層27の下側、すなわちIGBTモジュール12を形成するブロック11の下側にはヒートシンクが設けられる。
図2に示すごとく、入力バスバー26と出力バスバー31は、平面から見た形状において、共通の長手方向の中心線34に対して線対称の形状になるように形成され、かつ配置されている。
上記の実施形態の説明では、入力端子21および入力バスバー26と、出力端子22および出力バスバー31という表現を使用したが、これは説明上の便宜的なものであり、2つの端子および2つのバスバーはいずれも入力用または出力用になり得る。すなわち、本実施形態のIGBTモジュール12では、第1および第2の2つのバスバーを有すればよく、さらにそれらの一端部が端子になっていればよい。
上記のIGBTモジュール12によれば、インバータ装置を製作する場合において、基本的な単位モジュールを利用して構成することができ、ブリッジ回路における高圧側アーム回路または低圧側アーム回路に同一の構造を有するパワーモジュールを用いることができる。その結果、インバータ装置の製作上、部品点数が少なくなり、組立工数の削減ができ、大幅なコストダウンを達成することができる。
次に、図4〜図9を参照して本発明の更なる実施形態を説明する。
本実施形態に係る半導体装置(IGBTモジュール)は、前述した基本のIGBTモジュール12を単位の構成要素として利用し、2つのIGBTモジュール12を組み合わせて構成される。本実施形態のIGBTモジュール41は、2つのIGBTモジュール12(図6〜図9では符号12A,12Bで示している)および図を、同一平面上で、その長手方向が平行になるように横に並べて配置させ、対向しかつ接触する端子同士を重ねて接合することにより構成される。
本実施形態で説明する半導体装置は、電力用半導体装置であって、代表的に電動車両の駆動用三相モータを駆動するためのインバータ装置である。図6に示したIGBTモジュール41はインバータ装置の要部を示している。
なお、図7は図6に示したIGBTモジュール41の平面図であり、図8は図7中のB方向矢視図であり、図9は対向する端子の関係を説明するための端面図である。
また図4は図6で示したIGBTモジュール41の電気回路の回路構成図を示し、図5は当該IGBTモジュール41の配線の特徴的関係を示すものである。
まず、図4を参照してIGBTモジュール41の電気回路の構成を説明する。
図4はインバータ装置のブリッジ回路の一相分(U相、V相、W相のうちのいずれか1つ)の電気回路部分を示している。図4に示した電気回路は、高圧端子401側に配置されるハイサイド側IGBT素子402と、低圧端子403側に配置されるローサイド側IGBT素子404とが含まれる。ハイサイド側IGBT素子402を含む回路部分は第1アーム用回路部であり、ローサイド側IGBT素子404を含む回路部分は第2アーム用回路である。なお、上記インバータ装置のブリッジ回路は、6個の電力半導体素子で構成されるが、上下一対の電力半導体素子で1つのモジュールが形成される。
IGBT素子402のコレクタ(C)が高圧端子401に接続されている。IGBT素子402のエミッタ(E)がIGBT素子404のコレクタ(C)に接続され、この接続点が出力端子405に接続されている。さらにIGBT素子404のエミッタ(E)は上記低圧端子403に接続されている。
上記の2つのIGBT素子402,404の各々のゲート(G)とエミッタ(E)の間に信号コネクタ406,407が接続される。各信号コネクタ406,407の入力端子間には、適宜なタイミングでIGBT素子402,404をオン・オフ動作させるための駆動制御用矩形パルス信号408が入力される。また2つのIGBT素子402,404の各々のエミッタ(E)とコレクタ(C)の間に整流用のダイオード素子409,410が接続されている。
次に図6〜図9を参照して、上記の電気回路構成を有するIGBTモジュール41の物理的な構造を説明する。
本実施形態の半導体装置に係るIGBTモジュール41は、2つのIGBTモジュール12A,12Bを、長手方向が平行になるように、同一平面上に並べて配置することによって構成される。2つのIGBTモジュール12A,12Bの各々は前述したIGBTモジュール12と同じ構造を有している。従ってIGBTモジュール12A,12Bの各々は、図1〜図3を参照して説明した前述の入力端子(21)、入力バスバー(26)、出力端子(22)、出力バスバー(31)、信号コネクタ(23)、IGBT素子(24)、ダイオード素子(25)、絶縁層(27)、およびブロック(11)等を備えている。この実施形態に係るIGBTモジュール41は、図4で説明した電気回路に対応するものであるので、図4に示した各要素に対応する要素には同一の符号を付し、その他の要素については図1〜図3で示した符号を付し、詳細な説明を省略する。
図6等において、IGBTモジュール12A,12Bの各々は樹脂モールド部であるブロック11で覆われている。
IGBTモジュール12A,12Bで、符号401で示す部分が上記高圧端子、符号403で示す部分が上記低圧端子、符号405で示す部分が上記出力端子である。また符号406,407はそれぞれ上記の信号コネクタである。さらに符号402,404の部分が上記IGBT素子であり、符号409,410の部分が上記ダイオード素子である。IGBT素子402,404は前述したIGBT素子24と同じものであり、ダイオード素子409,410は前述したダイオード素子25と同じものである。
上記において、出力端子405は、IGBTモジュール12A側の出力端子405AとIGBTモジュール12B側の出力端子405B(IGBTモジュール12では入力端子21に相当する)とが重なって接触状態になった構造により作られている。
IGBTモジュール12Aは、下側の高圧バスバー121と上側の出力バスバー122を備える。高圧バスバー121は前述の入力バスバー26に対応しており、出力バスバー122は前述の出力バスバー31に対応している。従って、高圧端子401は、高圧バスバー121の一端部をなし、ブロック11の外側に延設された高圧バスバー121の外側端部である。また上記出力端子405Aは出力バスバー122の一端部をなし、ブロック11の外側に延設された出力バスバー122の外側端部である。IGBTモジュール12Aのその他の構造は、前述したIGBTモジュール12と同じである。
IGBTモジュール12Bは、上側の低圧バスバー131と下側の出力バスバー132を備える。低圧バスバー131は前述の出力バスバー31に対応しており、出力バスバー132は前述の入力スバー21に対応している。従って、低圧端子403は、低圧バスバー131の一端部をなし、ブロック11の外側に延設された低圧バスバー131の外側端部である。また上記出力端子405Bは出力バスバー132の一端部をなし、ブロック11の外側に延設された出力バスバー132の外側端部である。IGBTモジュール12Bのその他の構造は、前述したIGBTモジュール12と同じである。
同一構造の2つのIGBTモジュール12A,12Bを並べて構成されたIGBTモジュール41は、それらの出力端子405Aと出力端子405Bが、前述した通り図9に示すように重複部分を有する関係にあるため、図8に示されるごとく圧接した状態で密着した関係で接続される。すなわちIGBTモジュール12Aの出力端子405AとIGBTモジュール12Bの出力端子405Bが重なり合う位置関係になり、締め付け部位が1箇所に一致する。この結果、外部に対する接続箇所は3箇所だけとなり、接続箇所を増すことなく、2アームのパワーモジュールを実現することができる。
さらに2アームの回路を含むパワーモジュールを構成する際に、高圧側と低圧側を同じ構造のIGBTモジュールで構成することができ、バスバーを共通に用いることができ、かつ出力端子405を一箇所で締め付けることができるため、金型を省略でき、歩留まりの向上、組立工数を削減することができ、大幅なコストダウンを達成できる。特に、2つのIGBTモジュール12A,12Bからの出力端子405A,405Bは、IGBTモジュール12A,12Bを所定の配置にするだけで自然に押圧される関係になり、接続作業が極めて簡単になる。
さらに上記において、出力端子405は、高圧端子401と低圧端子403の間の電流経路の中間位置に位置するように配置されている。これにより、高圧端子401からハイサイドのIGBT要素402を通って出力端子405に至るまでの電流経路の長さと、出力端子405からローサイドのIGBT素子404を通って低圧端子403に至るまでの電流経路の長さとがほぼ等しくなる。これにより、さらに高圧側と低圧側の電気特性がほぼ等しくなり、モータの出力特性が良くなるという利点が生じる。
IGBTモジュール12A,12BにおけるIGBT素子402,404とダイオード素子409,410についての電気的な接続関係については前述した通りである。
ハイサイドのIGBT素子402とダイオード素子409の高圧端子401に対する配置関係、ローサイドのIGBT素子404とダイオード素子410の低圧端子403に対する配置関係は、各々の端子に対して同じ遠近位置関係にある。
上記構造を有するIGBTモジュール41において、高圧端子401側のIGBT素子402とダイオード素子409は高圧(ハイサイド)側すなわち第1アーム用回路側の半導体チップを形成し、低圧端子403側のIGBT素子404とダイオード素子410は低圧(ローサイド)側すなわち第1アーム用回路側の半導体チップを形成している。これらの一対の半導体チップは、物理的な位置関係として、同一平面上に並置された関係にある。
上記構造では、各半導体チップに対して平行に配置された高圧バスバー121、低圧バスバー131、2つの出力バスバー122,132は、すべて平行な位置関係になり、かつそれらの距離も最小に設定されている。このため、回路インダクタンスや回路抵抗等の電気的特性が高圧側アームと低圧側アームで共に同じとなっている。
さらに、高圧バスバー121、低圧バスバー131、出力バスバー122,132による配線経路を示すと、図5のごとくなる。図5で明らかなように、高圧側の半導体チップ(IGBT素子402とダイオード素子409)と低圧側の半導体チップ(IGBT素子404とダイオード素子410)のそれぞれで、配線経路に流れる電流の向きが逆になるように配線されている。
IGBTモジュール41における上記の配線板経路の構成によって、主回路のインダクタンスを大幅に低減し、相互インダクタンスによる無誘導の効果を生じさせている。
なお上記の実施形態の説明では、高圧端子等からIGBT素子等までの高圧バスバー等の平行部分を長くすることによりインダクタンスを低減するようにしたが、平行部分の長さは無制限に長くできるものではなく、設計上望ましい最適な長さに設定される。
図10には、図1で示したIGBTモジュール12の他の変形実施形態を示す。この実施形態に係るIGBTモジュール51では、出力バスバー31の後半部を、プレート状部材ではなく、複数本のワイヤ52を利用して作っている。その他の構成は図1で説明した構成と同じである。図10において、図1で説明した要素と同じ要素には同一の符号を付し、その詳細な説明を省略する。この実施形態によるIGBTモジュール51であっても、前述の実施形態で説明した作用効果と同様な作用効果が生じる。
上記の実施形態の説明では、半導体装置で使用される電力用半導体素子をNチャンネル型のIGBT素子とした。この場合、同一平面に並置された一対の半導体チップの関係において、各半導体チップの電力用半導体素子がIGBT素子(Nチャンネル型)であり、さらに、一方の半導体チップの一面はコレクタ側の面、他面はエミッタ側の面となり、他方の半導体チップの一面はエミッタ側の面、他面はコレクタ側の面となる。
また電力用半導体素子としてIGBT素子の以外のその他の任意の電力用半導体素子を使用する場合には、その一面と他面は、上記IGBT素子の上記の各面に対して機能的に対応する面となる。例えばNチャンネルのMOS−FETの場合には、IGBT素子のコレクタは「ドレイン」に対応し、IGBT素子のエミッタは「ソース」に対応する。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、電動車両の駆動用モータを駆動するインバータ装置の半導体素子モジュール構造として利用される。
本発明の実施形態に係る基本構成の半導体装置の外観を示し、特にIGBTモジュールのモジュール構造の外観図である。 本実施形態に係る半導体装置の平面図である。 図2中のA方向矢視図である。 図6に示すIGBTモジュールの電気回路の回路構成図である。 図6に示すIGBTモジュールの配線の特徴的関係をイメージ的に示した回路図である。 本発明に係る半導体装置の他の実施形態の構成を示し、図1と同様な外観図である。 図6に示したIGBTモジュールの平面図である。 図7中のB方向矢視図である。 図6に示したIGBTモジュールの特徴を示す端面図である。 他の実施形態に係るIGBTモジュールの外観図である。
符号の説明
11 ブロック(樹脂モールド)
12 IGBTモジュール
21 入力端子
22 出力端子
24 IGBT素子
25 ダイオード素子
26 入力バスバー
31 出力バスバー
12A,12B IGBTモジュール
121 高圧バスバー
122 出力バスバー
131 低圧バスバー
132 出力バスバー
401 高圧端子
403 低圧端子
405 出力端子
402,404 IGBT素子
409,410 ダイオード素子

Claims (10)

  1. 所定平面の上に配置された電力用半導体素子および整流用半導体素子と、
    前記電力用半導体素子および前記整流用半導体素子の各々の一面に接合される第1接合部、および前記第1接合部の長手方向に対して直角方向に延設した第1端子を有する第1バスバーと、
    前記電力用半導体素子および前記整流用半導体素子の各々の他面に接合される接続片部を有する第2接合部、および前記第2接合部の長手方向に対して直角方向であって前記第1端子とは反対側に延設した第2端子とを有する第2バスバーと、
    を備えることを特徴とする半導体装置。
  2. 前記第2バスバーは、前記第2接合部の代わりに、複数のワイヤを用いて前記電力用半導体素子および前記整流用半導体素子と前記第2端子とを接続するようにしたことを特徴とする請求項1記載の半導体装置。
  3. 前記第1端子と前記第2端子は、それぞれ表面と裏面を有し、前記第1端子の表面と前記第2端子の裏面とが同一平面になるように設けられていることを特徴とする請求項1または2記載の半導体装置。
  4. 前記第1端子と前記第2端子は、それぞれ表面と裏面を有し、前記第1端子の表面と前記第2端子の裏面とが同一平面に沿って位置しかつ重複部分を有するように設けられていることを特徴とする請求項1または2記載の半導体装置。
  5. 前記第1バスバーと前記第2バスバーは、平面形状で、共通の長手方向の中心線に対して対称的な形状になるように配置されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記電力用半導体素子は前記第1バスバーで前記第1端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記電力用半導体装置は前記第1バスバーで前記第1端子に対して近い側に配置される、
    ことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
  7. 前記電力用半導体素子および前記整流用半導体素子と前記第1バスバーと前記第2バスバーとから成る第1アーム用回路部と、
    前記電力用半導体素子および前記整流用半導体素子と前記第1バスバーと前記第2バスバーとから成る第2アーム用回路部とを備え、
    前記第1アーム用回路部の前記2バスバーの前記第2端子と前記第2アーム用回路部の前記第1バスバーの前記第1端子は電気的に接続されて出力端子を形成し、前記第1アーム用回路部の前記第1バスバーの前記第1端子は高圧端子となり、前記第2アーム用回路部の前記第2バスバーの前記第2端子は低圧端子となることを特徴とする請求項1または2記載の半導体装置。
  8. 前記第1アーム用回路部の前記第2バスバーの前記第2端子と、前記第2アーム用回路部の前記第1バスバーの前記第1端子は、それぞれ表面と裏面を有し、
    前記第1アーム用回路部の前記第2バスバーの前記第2端子の裏面と前記第2アーム用回路部の前記第1バスバーの前記第1端子の表面とが同一平面に沿って位置しかつ重複部分を有し、前記第2端子と前記第1端子が圧接されることで電気的に接続されることを特徴とする請求項7記載の半導体装置。
  9. 前記第1アーム用回路部における前記第1バスバーの前記第1端子から前記第2バスバーの前記第2端子までの電流経路の長さと、前記第2アーム用回路部における前記第1バスバーの前記第1端子から前記第2バスバーの前記第2端子までの電流経路の長さとを実質的に等しくしたことを特徴とする請求項7記載の半導体装置。
  10. 前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記第1アーム用回路部の前記電力用半導体素子は前記第1バスバーで前記第1端子に対して遠い側に配置され、前記第2アーム用回路部の前記電力用半導体素子は前記第2バスバーで前記第2端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記第1アーム用回路部の前記電力用半導体装置は前記第1バスバーで前記第1端子に対して近い側に配置され、前記第2アーム用回路部の前記電力用半導体素子は前記第2バスバーで前記第2端子に対して近い側に配置されている、
    ことを特徴とする請求項7記載の半導体装置。
JP2006276906A 2006-06-09 2006-10-10 半導体装置 Expired - Fee Related JP4977430B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006276906A JP4977430B2 (ja) 2006-10-10 2006-10-10 半導体装置
CN2010101775292A CN101819965B (zh) 2006-06-09 2007-05-17 半导体装置
EP20070743997 EP2028692A4 (en) 2006-06-09 2007-05-17 SEMICONDUCTOR COMPONENT
CN200780021119.5A CN101467252B (zh) 2006-06-09 2007-05-17 半导体装置
EP10158345.8A EP2202792B1 (en) 2006-06-09 2007-05-17 Semiconductor device
PCT/JP2007/060563 WO2007142038A1 (ja) 2006-06-09 2007-05-17 半導体装置
EP20100158346 EP2202793A3 (en) 2006-06-09 2007-05-17 Semiconductor device
US12/303,865 US8129836B2 (en) 2006-06-09 2007-05-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276906A JP4977430B2 (ja) 2006-10-10 2006-10-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2008098308A true JP2008098308A (ja) 2008-04-24
JP4977430B2 JP4977430B2 (ja) 2012-07-18

Family

ID=39380859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276906A Expired - Fee Related JP4977430B2 (ja) 2006-06-09 2006-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4977430B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093532A (ja) * 2011-10-27 2013-05-16 Toyota Motor Corp 半導体装置
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
JP2016182025A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US9941255B2 (en) 2014-02-11 2018-04-10 Mitsubishi Electric Corporation Power semiconductor module
US10128625B2 (en) 2014-11-18 2018-11-13 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector
JP7278441B1 (ja) 2022-02-15 2023-05-19 三菱電機株式会社 半導体モジュールおよび電力変換器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236108A (ja) * 2004-02-20 2005-09-02 Toyota Motor Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236108A (ja) * 2004-02-20 2005-09-02 Toyota Motor Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093532A (ja) * 2011-10-27 2013-05-16 Toyota Motor Corp 半導体装置
JP2015006116A (ja) * 2013-06-24 2015-01-08 株式会社デンソー 車両用回転電機
US9941255B2 (en) 2014-02-11 2018-04-10 Mitsubishi Electric Corporation Power semiconductor module
US10128625B2 (en) 2014-11-18 2018-11-13 General Electric Company Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector
JP2016182025A (ja) * 2015-03-24 2016-10-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7278441B1 (ja) 2022-02-15 2023-05-19 三菱電機株式会社 半導体モジュールおよび電力変換器
JP2023118160A (ja) * 2022-02-15 2023-08-25 三菱電機株式会社 半導体モジュールおよび電力変換器

Also Published As

Publication number Publication date
JP4977430B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP4829690B2 (ja) 半導体装置
JP6753475B2 (ja) 半導体モジュール、電気自動車、及びパワーコントロールユニット
US8129836B2 (en) Semiconductor device
JP6272385B2 (ja) 半導体装置
JP4532303B2 (ja) 半導体モジュール
US8461623B2 (en) Power semiconductor module
US8045335B2 (en) Semiconductor device
JP4878520B2 (ja) 半導体装置
JP4977407B2 (ja) 半導体装置
US9312211B2 (en) Semiconductor device and manufacturing method thereof
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US7279963B2 (en) Low inductance semiconductor device having half-bridge configuration
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
JP4977430B2 (ja) 半導体装置
US8466549B2 (en) Semiconductor device for power conversion
JP4513770B2 (ja) 半導体装置
JP4820233B2 (ja) 半導体装置
US11509234B2 (en) Power conversion apparatus
CN110880496B (zh) 电机用模制智能电源模块
JP6123722B2 (ja) 半導体装置
US11069602B2 (en) Package and terminal arrangement for semiconductor module
JP5991206B2 (ja) 半導体モジュールおよびインバータモジュール
CN113614917A (zh) 功率半导体装置
US20240178194A1 (en) Semiconductor module
JP4640424B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4977430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees