JP4820233B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4820233B2
JP4820233B2 JP2006217246A JP2006217246A JP4820233B2 JP 4820233 B2 JP4820233 B2 JP 4820233B2 JP 2006217246 A JP2006217246 A JP 2006217246A JP 2006217246 A JP2006217246 A JP 2006217246A JP 4820233 B2 JP4820233 B2 JP 4820233B2
Authority
JP
Japan
Prior art keywords
metal wiring
wiring board
bus bar
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006217246A
Other languages
English (en)
Other versions
JP2008042086A (ja
Inventor
文朋 高野
信也 渡邉
司 合葉
穣二 中島
浩 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2006217246A priority Critical patent/JP4820233B2/ja
Priority to EP07791719A priority patent/EP2051301A4/en
Priority to US12/376,541 priority patent/US8045335B2/en
Priority to PCT/JP2007/065035 priority patent/WO2008018332A1/ja
Priority to CN200780029278.XA priority patent/CN101501847B/zh
Publication of JP2008042086A publication Critical patent/JP2008042086A/ja
Application granted granted Critical
Publication of JP4820233B2 publication Critical patent/JP4820233B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Inverter Devices (AREA)

Description

本発明は半導体装置に関し、特に、電動車両の駆動用モータを駆動する駆動回路に使用されるIGBTモジュール等を含む半導体装置に関する。
電気自動車等の電動車両では、その駆動用モータを駆動するためインバータ装置が使用されている。このインバータ装置は、スイッチング素子をブリッジ回路構成で接続した電気回路を含んでいる。インバータ装置は、ブリッジ回路のスイッチング素子を適宜にオン・オフ動作させ、駆動用モータに流す電流の切り替えを行っている。ブリッジ回路を構成するスイッチング素子としては、パワートランジスタ、IGBT、FET等が広く使用されている。かかるインバータ装置は、通常、複数個のスイッチング素子を1つのパッケージに収納したモジュール構造で構成される。
電動車両の駆動用モータを動作させる場合、ブリッジ回路を構成するスイッチング素子には大電流が流れると共に、オン・オフ動作に起因してサージ電圧が生じるという特性を有している。このために、インバータ装置において、複数個のスイッチング素子を1つのパッケージの内部に実装する際に電流経路となる配線の長さをなるべく短くすることによって、配線の抵抗を小さくすると共に、交流電流の電気的特性であるインダクタンスの値を低減するという工夫がなされている。
上記のインバータ装置のごときモジュール構造を有した半導体装置については、従来、例えば特許文献1に記載された半導体装置が知られている。特許文献1に記載された半導体装置は、高圧用外部電力端子と低圧用外部電力端子と出力用外部電力端子の3つの電力端子を有する。これらの3つの電力端子は、それぞれ平面形状が長方形であるプレート形状を有し、平行な配置関係になるように隙間をあけて重ねられた状態で配置されている。高圧用外部電力端子と低圧用外部電力端子の間に出力用外部電力端子が配置される。さらに3つの電力端子のうち、隣り合う2つの電力端子間に半導体チップ(スイッチング素子等)が挟まれる構造となっている。高圧用外部電力端子と低圧用外部電力端子は同じ一方の端部側に延設されるように形成され、さらに、これらの間の出力用外部電力端子は反対側の他方の端部側に延設されるように形成されている。
特開2002−26251号公報
特許文献1に記載された半導体装置では、半導体チップと電力端子との間の接続を短距離で行うようにしたため、内部配線に起因する電圧降下が低減される。また当該半導体装置では、高圧用外部電力端子に流れる電流の方向と低圧用外部電力端子に流れる電流の方向を反対向きにしたため、それぞれの電流で生じる磁界の向きが反対になり、インダクタンスを低減できるという特性を有している。
ところで、三相モータの場合のインバータ装置は、U相、V相、W相のそれぞれについてハイサイド(高圧側)の半導体チップとローサイド(低圧側)の半導体チップを備え、合計で6個の半導体チップを内蔵している。このインバータ装置では、同相ごとに、ハイサイドとローサイドの2個の半導体チップをパッケージングした半導体モジュールを備えている。この半導体モジュールでは、モータ制御として使用される場合、ハイサイドの半導体チップとローサイドの半導体チップを短絡させることがないため、高圧電力端子と低圧電力端子に同時に電流が流れることはない。すなわち、ブリッジ回路において、高圧電力端子から半導体チップを通して出力電力端子に流れる電流経路、また出力電力端子から半導体チップを通して低圧電力端子に流れる電流経路のうちのいずれかである。このため、三相モータのインバータ装置でモータ制御を行う場合には、上記の特許文献1に記載された半導体装置の構成を適用しても、インダクタンスを低減することは難しいという問題を提起する。
さらに従来技術のモジュール構造は、半導体チップを制御する制御基板(ゲートドライバを実装した基板)をモジュール外部に配設する必要があった。このため、ゲート電極から導出される制御端子から制御基板までの制御用配線が長くなるという傾向があった。さらにこのため、配線インピーダンスが大きくなり、耐ノイズ性能が劣るという問題が提起された。さらに、モジュールとは別体の制御基板は、固定部材やケース等が必要となり、半導体装置が全体として大型化するという問題も存在した。
本発明の目的は、上記の課題を解決することにあり、複数個の半導体チップを1つのパッケージにて実装する半導体モジュール構造において、主回路のインダクタンスを低減し、駆動信号の耐ノイズ性を向上し、モジュール構造の小型化およびコンパクト化を図ることができる半導体装置を提供することにある。
本発明に係る半導体装置は、上記目的を達成するために、次のように構成される。
第1の半導体装置(請求項1に対応)は、第1の組立体と第2の組立体と出力バスバーとから構成される。第1の組立体は、第1の半導体チップと、この第1の半導体チップの一面に接合されると共に高圧端子を有する高圧バスバーと、第1の半導体チップの他面にボンディングワイヤで接続される第1金属配線板と、第1金属配線板に連結され、第1の半導体チップの他面に接続されるボンディングワイヤに対して所定間隔離間すると共に高圧バスバーに平行に配置する第3金属配線板とを備える。第2の組立体は、第2の半導体チップと、この第2の半導体チップの一面にボンディングワイヤで接続されると共に低圧端子を有する低圧バスバーと、第2の半導体チップの他面に接合される第2金属配線板と、第2金属配線板の端部から折り返して連結され、第2の半導体チップに接続される上記ボンディングワイヤに対して所定間隔離間すると共に第2金属配線板に平行に配置する第4金属配線板とを備える。出力バスバーは、第3金属配線板と第4金属配線板のそれぞれの端部から延在する出力端子を有する。第1の組立体と第2の組立体は離間した積層構造で配置され、出力バスバーは積層構造の中間に配置される。
上記において、上記の半導体チップの電力用半導体素子がIGBT素子(Nチャンネル型)である場合、第1の半導体チップの一面はコレクタ側の面、他面はエミッタ側の面であり、第2の半導体チップの一面はエミッタ側の面、他面はコレクタ側の面である。
上記の半導体装置では、インバータ装置のブリッジ回路を構成するハイサイドとローサイドの半導体チップからなる半導体素子モジュールの上記構造によって、ハイサイド側の電流経路とローサイド側の電流経路のそれぞれで電流が反対方向に流れて往復する構成とし、高圧バスバーと第1金属配線板の周りに発生する磁界が打ち消され、同様に低圧バスバーと第2金属配線板の周りに発生する磁界が打ち消される。これにより半導体モジュール構造における主回路のインダクタンスが低減される。さらに、高圧側のボンディングワイヤと第3金属配線板との周りに発生する磁界が打ち消され、同様に、低圧側のボンディングワイヤと第4金属配線板との周りに発生する磁界が打ち消される。加えて、第1および第2の組立体を作り、これらを所定距離離間させかつ積層構造として組み付けることにより、半導体モジュールの構造を小型かつコンパクトにすることが可能となる。
第2の半導体装置(請求項2に対応)は、上記の構成において、好ましくは、第1金属配線板と第3金属配線板を別部材として形成し、かつ第2金属配線板と第4金属配線板を別部材として形成することを特徴とする。この構成により、組立性が向上し、ワイヤボンディングが行い易くなる。
第3の半導体装置(請求項3に対応)は、上記の構成において、好ましくは、第1金属配線板および第3金属配線板の間と、第2金属配線板および第4金属配線板の間のそれぞれに金属スペーサを備え、第3金属配線板とボンディングワイヤとの間隙、および第4金属配線板とボンディングワイヤとの間隙を調整可能に構成したことを特徴とする。
第4の半導体装置(請求項4に対応)は、上記の構成において、好ましくは、第1および第2の半導体チップの各々は電力用半導体素子と整流用半導体素子を備え、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、第1の半導体チップの電力用半導体素子は高圧バスバー上で高圧端子に対して近い側に配置され、第2の半導体チップの電力用半導体素子は第2金属配線板上で低圧端子に対して遠い側に配置され、整流用半導体素子に比べて電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、第1の半導体チップの電力用半導体素子は高圧バスバー上で高圧端子に対して遠い側に配置され、第2の半導体チップの電力用半導体素子は第2金属配線板上で低圧端子に対して近い側に配置され、電力用半導体素子に接続されるボンディングワイヤを整流用半導体素子に接続されるボンディングワイヤよりも長くすることを特徴とする。
第5の半導体装置(請求項5に対応)は、上記の構成において、好ましくは、第3の金属配線板に平行に配置され、第1の半導体チップを制御する第1の制御基板と、第3の金属配線板に平行に配置され、第2の半導体チップを制御する第2の制御基板とを備えたことを特徴とする。
第6の半導体装置(請求項6に対応)は、上記の構成において、好ましくは、第1および第2の制御基板のそれぞに第1および第2の磁気抵抗素子が対向する位置で実装され、加えて、第1および第2の組立体を作り、これらを所定距離離間させかつ積層構造として組み付けることにより、半導体モジュールの構造を小型かつコンパクトにすることが可能となる。出力バスバーの一部が第1の磁気抵抗素子と第2の磁気抵抗素子の間を通って延設されていることを特徴とする。
第7の半導体装置(請求項7に対応)は、上記の構成において、好ましくは、出力バスバーは、第1および第2の金属配線板との接合部から磁気抵抗素子までの部位を、制御基板の外側で面直角に配設したことを特徴とする。
本発明によれば、インバータ装置のブリッジ回路を構成するハイサイドとローサイドの半導体チップからなる半導体素子モジュールにおいて、高圧端子からハイサイドの半導体チップまで配線経路部分と当該半導体チップから出力端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、高圧バスバー等の回路のインダクタンスを低減することができる。また同半導体素子モジュールにおいて、出力端子からローサイドの半導体チップまで配線経路部分と当該半導体チップから低圧端子までの配線経路部分を平行に配置し、かつそれぞれでの電流が反対方向に流れて往復する構成としたため、低圧バスバー等の回路のインダクタンスを低減することができる。上記のように半導体素子モジュールの主回路でのインダクタンスを低減できるため、インバータ装置でのスイッチング動作時に発生するサージ電圧およびスイッチング損失を低減することができる。
さらに本発明によれば、高圧側の第1の組立体と低圧側の第2の組立体で半導体素子モジュールを形成し、第1および第2の組立体を離間させた積層構造により立体的に形成するようにしたため、小型かつコンパクトに作ることができる。また第1および第2の組立体に生じるスペースを利用して制御基板を配置するようにし、半導体素子モジュールの内部に設けるようにしたため、制御基板までの制御用配線が極めて短くなり、配線インピーダンスを小さくでき、耐ノイズ性能を向上することができる。さらに、制御基板のための固定部材やケース等が不要になり、半導体装置を全体として小型化することができる。
以下に、本発明の好適な実施形態(実施例)を添付図面に基づいて説明する。
図1〜図4を参照して本発明に係る半導体装置の第1の実施形態を説明する。図1は本実施形態に係る半導体装置の外観図を示し、IGBTモジュールのモジュール構造を示している。図2は図1中の左側から見た側面図である。図3は図1で示したIGBTモジュールの電気回路の回路構成図を示し、図4は当該IGBTモジュールの配線の特徴的関係を示すものである。
本実施形態で説明する半導体装置は、電力用半導体装置であって、代表的に電動車両の駆動用三相モータを駆動するためのインバータ装置である。図1に示したIGBTモジュールはインバータ装置の要部を示している。まず、図3を参照してIGBTモジュールの電気回路の構成を説明する。
図3はインバータ装置のブリッジ回路の一相分(U相、V相、W相のうちのいずれか1つ)の電気回路部分を示している。図3に示した電気回路は、高圧端子401側に配置されるハイサイド側IGBT素子402と、低圧端子403側に配置されるローサイド側IGBT素子404とが含まれる。なお本実施形態に係る半導体装置で使用される半導体素子は、IGBT素子に限られず、電力用半導体素子であれば、任意のものを使用することができる。また上記インバータ装置のブリッジ回路は、6個の電力半導体素子で構成されるが、上下一対の電力半導体素子で1つのモジュールが形成される。
IGBT素子402のコレクタ(C)が高圧端子401に接続されている。IGBT素子402のエミッタ(E)がIGBT素子404のコレクタ(C)に接続され、この接続点が出力端子405に接続されている。さらにIGBT素子404のエミッタ(E)は上記低圧端子403に接続されている。
上記の2つのIGBT素子402,404の各々のゲート(G)とエミッタ(E)の間に信号コネクタ406,407が接続される。信号コネクタ406,407の各々の入力端子間には、対応するゲートドライバ(G/D)411,412から、適宜なタイミングでIGBT素子402,404をオン・オフ動作させるための駆動制御用矩形パルス信号408が入力される。また2つのIGBT素子402,404の各々のエミッタ(E)とコレクタ(C)の間に整流用のダイオード素子409,410が接続されている。
次に図1と図2を参照して、上記の電気回路構成を有するIGBTモジュールの物理的な構造を説明する。
図1において、一点鎖線で示されたブロック11は、IGBTモジュール12を形成するパッケージの外観形状を示している。ブロック11は実質的には樹脂によるモールド部分である。図1で実線で示されている部分が配線板の物理的構造部分である。なお図4で説明した電気回路の各要素と実質的に同一の要素には同一の符号を付している。
IGBTモジュール12は、第1の組立体12Aと、第2の組立体12Bとか構成される。第1の組立体12Aは、高圧端子401を有する高圧バスバー21、第1金属配線板24−1、第3金属配線板24−3を含む。第2の組立体12Bは、低圧端子403を有する低圧バスバー23、第2金属配線板24−2、第4金属配線板24−4を含む。図1と図2において、第1の組立体12Aは上側に配置され、第2の組立体12Bは下側に配置されている。第1の組立体12Aと第2の組立体12Bは、離間させかつ積層させた構造によって構成されている。第1の組立体12Aは、第2の組立体12Bに対して逆さ向きに配置されている。このような積層的な立体構造を採用することにより、IGBTモジュール12を小型かつコンパクトに作ることができる。
また積層構造を有する第1の組立体12Aと第2の組立体12Bの間の中間位置に出力バスバー24が配置されている。第1の組立体12Aの背面部(上側部)と第2の組立体12Bの背面部(下側部)にそれぞれヒートシンク32A,32Bを備えている。
図1において、符号401で示す部分が上記高圧端子、符号403で示す部分が上記低圧端子、符号405で示す部分が上記出力端子である。また符号406,407はそれぞれ上記の信号コネクタである。さらに符号402,404の部分が上記IGBT素子であり、符号409,410の部分が上記ダイオード素子である。
図1と図2で、IGBT素子402,404は縦型構造を有し、一方の面にエミッタとゲートが形成され、他方の反対面にコレクタが形成される。IGBT素子402では、図2中、下面が一方の面(エミッタとゲート)となり、上面が他方の面(コレクタ)となる。またIGBT素子404では、図2中、上面が一方の面(エミッタとゲート)となり、下面が他方の面(コレクタ)となる。またダイオード素子409,410は、上記と同様の意味で、一方の面にアノードが形成され、他方の反対面にカソードが形成されている。
高圧端子401は、高圧バスバー21の一端部をなし、ブロック11の図中右外側に延設された高圧バスバー21の外側端部である。高圧バスバー21は、全体として長方形のプレート形状をなす配線部材であり、高圧端子401側に配置される配線部材である。高圧バスバ−21は、図1および図2に示されるごとく、高圧端子401より所定距離分だけ平坦プレート状の形状に形成され、途中から上方へ折り曲げられており、さらに図2中左半部は平坦プレート状の形状に形成されている。図1に示されるように、高圧バスバー21の高圧端子401の箇所には孔が形成され、左半部は絶縁層22Aの上に固定されている。絶縁層22Aは、例えばエポキシまたは絶縁酸化膜である。
低圧端子403は、低圧バスバー23の一端部をなし、ブロック11の図中右外側に延設された低圧バスバー23の外側端部である。低圧バスバー23は、同様に全体として長方形のプレート形状をなす配線部材であり、低圧端子403側に配置される配線部材である。低圧バスバ−23は、図1および図2に示されるごとく、低圧端子403より所定距離分だけ平坦プレート状の形状に形成され、途中から若干下方へ折り曲げられており、絶縁層22Bの上に固定されている。図1に示されるように、低圧バスバー23の低圧端子403の箇所には孔が形成されている。
出力端子405は、出力バスバー24の一端部をなし、ブロック11の左外側に延設された出力バスバー24の外側端部である。出力バスバー24は、全体としてほぼ長形のプレート形状を有している。出力バスバー24の図中右端部は、ビス33によって、下記の第3金属配線板24−3と第4金属配線板24−4の右端接合部に結合されている。
IGBTモジュール12では、図1と図2に示されるごとく、配線部材として、第1金属配線板24−1、第2金属配線板24−2、第3金属配線板24−3、第4金属配線板24−4を有している。これらの第1から第4の金属配線板は、上記出力バスバー24に接続される配線要素である。出力バスバ−24の右端部は、上記のごとく第3金属配線板24−3と第4金属配線板24−4に接続されている。
上記において、高圧バスバー21のプレート形状の高圧端子401、低圧バスバー23のプレート形状の低圧端子403は、IGBTモジュール12における同一側の箇所にて並置されている。
出力端子405は、高圧端子401と低圧端子403の間の電流経路における中間位置に位置するように配置されている。これにより、高圧端子401からハイサイドのIGBT要素402を通って出力端子405に至るまでの電流経路の長さと、出力端子405からローサイドのIGBT素子404を通って低圧端子403に至るまでの電流経路の長さとがほぼ等しくなる。これにより、さらに高圧側と低圧側の電気特性がほぼ等しくなり、モータの出力特性が良くなるという利点が生じる。
なお上記の高圧バスバー21、低圧バスバー23、出力バスバー24の各バスバーのプレート形状については、幅が例えば20mmであり、厚みは例えば0.5mmである。
次にIGBT素子402,404とダイオード素子409,410に関する電気的な接続関係について説明する。この接続関係は、高圧バスバー21、低圧バスバー23、出力バスバー24、および第1から第4の金属配線板24−1,24−2,24−3,24−4の配線部材による配線によって作られる。
高圧側(ハイサイド)のIGBT素子402とダイオード素子409は、高圧バスバー21の上に取り付けられている。IGBT素子402とダイオード素子409の各々の下面(図2中上側)、すなわちIGBT素子402のコレクタ側の面とダイオード素子409のカソード側の面は、高圧バスバー21に半田等で接合されている。ダイオード素子409は高圧端子401から遠い位置に配置され、IGBT素子402は高圧端子401に近い位置に配置されている。高圧バスバー21は高圧端子401に接続される配線部材であり、高圧バスバー21にはダイオード素子409のカソードとIGBT素子402のコレクタのそれぞれが電気的に接続されている。
上記のダイオード素子409とIGBT素子402の下側には所要の間隔で第3金属配線板24−3が配置される。第3金属配線板24−3はほぼプレート形状を有し、一端は出力バスバ−24につながっている。第3金属配線板24−3の他端にはネジ25で第1金属配線板24−1が結合されている。なおネジ25による当該結合部分は、その他の手段として、超音波接合、半田接合、カシメ等を用いて結合するようにしてもよい。さらに、上記のダイオード素子409とIGBT素子402の各上面、すなわちダイオード素子409のアノード、IGBT素子402のエミッタおよびゲートのそれぞれはボンディングワイヤ26により第1金属配線板24−1に接続されている。
低圧側(ローサイド)のIGBT素子404とダイオード素子410は、図2に示すごとく、絶縁層22Bの上に固定された第2金属配線板24−2の上に取り付けられている。絶縁層22Bは例えばエポキシまたは絶縁酸化膜である。IGBT素子404とダイオード素子410の各々の下面(図2中下側)、すなわちIGBT素子404のコレクタ側の面とダイオード素子410のカソード側の面は、第2金属配線板24−2に半田等で接合されている。低圧バスバー23は低圧端子403に接続される配線部材であり、低圧バスバー23は、ダイオード素子410の上面のアノード、IGBT素子404の上面のエミッタおよびゲートのそれぞれと、ボンディングワイヤ27により接続されている。ダイオード素子410は低圧端子403に近い位置に配置され、IGBT素子404は低圧端子403から遠い位置に配置されている。
第2金属配線板24−2は、ダイオード素子410の下面のカソード、IGBT素子404のコレクタおよびゲートに、電気的に接続されている。第2金属配線板24−2の一端はネジ28で上記の第4金属配線板24−4に結合されている。なおネジ28による当該結合部分は、その他の手段として、超音波接合、半田接合、カシメ等を用いて結合するようにしてもよい。
上記においてハイサイドのIGBT素子402とダイオード素子409の高圧端子401に対する配置関係、ローサイドのIGBT素子404とダイオード素子410の低圧端子403に対する配置関係は、各々の端子に対して反対の遠近位置関係にある。
上記の場合に、ダイオード素子に比べてIGBT素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合(力行運転の場合)には、一方の半導体チップのIGBT素子は高圧バスバーで高圧端子に対して近い側に配置され、他方の半導体チップのIGBT素子は第2金属配線板で低圧端子に対して遠い側に配置される。他方、ダイオード素子に比べてIGBT素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合(回生運転等の場合)には、一方の半導体チップのIGBT素子は高圧バスバーで高圧端子に対して遠い側に配置され、他方の半導体チップのIGBT素子は第2金属配線板で低圧端子に対して近い側に配置されることになる。
図2に示すように、絶縁層22Aの上側、すなわちIGBTモジュール12の第1の組立体12Aの上側にはヒートシンク32Aが設けられ、絶縁層22Bの下側、すなわちIGBTモジュール12の第2の組立体12Bの下側にはヒートシンク32Bが設けられている。樹脂でモールドされたIGBTモジュール12は、立体的な配置構造を採用することにより、2面にヒートシンク32A,32Bを設けることができ、熱放散性能を高めることができる。
上記構造を有するIGBTモジュール12において、高圧端子401側のIGBT素子402とダイオード素子409は高圧側(ハイサイド)の半導体チップを形成し、低圧端子403側のIGBT素子404とダイオード素子410は低圧側(ローサイド)の半導体チップを形成している。高圧側の半導体チップは第1の組立体12Aに含まれている。低圧側の半導体チップは第2の組立体12Bに含まれている。
上記構造では、各半導体チップに対して平行に配置された高圧バスバー21および低圧バスバー23と、第1金属配線板24−1および第3金属配線板24−3とは、すべて平行な位置関係になり、かつそれらの距離も最小に設定されている。さらに高圧側アームのバスバー構造と低圧側アームのバスバー構造とは、半導体チップに対して上下関係を逆にしており、対称的な配置関係になっている。このため、回路インダクタンスや回路抵抗等の電気的特性が高圧側アームと低圧側アームで共に同じとなっている。
上記において、第3金属配線板24−3は、ボンディングワイヤ26に対して所定間隔だけ離間すると共に、高圧バスバー21に平行に配置する金属配線板である。また第4金属配線板24−4は、第2金属配線板24−2の端部から折り返して連結され、ボンディングワイヤ27に対して所定間隔だけ離間すると共に、第2金属配線板24−2に平行に配置する金属配線板である。
なお上記の構造において、第1金属配線板24−1および第3金属配線板24−3の間と、第2金属配線板24−2および第4金属配線板24−4の間のそれぞれに任意の厚みを有する金属スペーサを備えることもできる。この構成によれば、第3金属配線板24−3とボンディングワイヤ26との間の間隙、および第4金属配線板24−4とボンディングワイヤ27との間の間隙を適宜に調整することができる。
上記の高圧バスバー21、低圧バスバー23、出力バスバー24、第1から第4の金属配線板24−1〜24−4による配線経路を示すと、図4のごとくなる。図4で明らかなように、高圧側の半導体チップ(IGBT素子402とダイオード素子409)と低圧側の半導体チップ(IGBT素子404とダイオード素子410)のそれぞれで、配線経路に流れる電流の向きが逆になるように配線されている。
IGBTモジュール12における上記の配線板経路の構成によって、主回路のインダクタンスを大幅に低減し、相互インダクタンスによる無誘導の効果を生じさせている。
次に、上記のIGBTモジュール12の製造方法の一例を概説する。
まず高圧側の半導体チップ(IGBT素子402とダイオード素子409)を高圧バスバー21に、低圧側の半導体チップ(IGBT素子404とダイオード素子410)を第2金属配線板24−2に、それぞれ、リフロー炉でダイボンドする。
次に、ヒートシンク32Aの上面に絶縁層22Aを介して高圧バスバー21をセットする。またヒートシンク32Bの上面に絶縁層22Bを介して第2金属配線板24−2をセットする。
次に、ヒートシンク32Aの上面にワイヤボンド治具をセットし、ワイヤボンド治具の上に高圧バスバー21と第3金属配線板24−3を配置する。
ヒートシンク32Bの上面に対して同様に第2金属配線板24−2および低圧バスバー23をセットする。
次に、ヒートシンク32Aの上面に信号コネクタ406を接着し、ヒートシンク32Bの上面に信号コネクタ407を接着する。
次に、第1および第2の組立体12A,12Bのそれぞれで主電力ワイヤと信号ワイヤをワイヤ・ボンディングする。
次に、第1金属配線板24−1と第3金属配線板24−3を接合し、第2金属配線板24−2と第4金属配線板24−4を接合する。
次に、第1の組立体と第2の組立体を立体的に積層配置し、第1および第2の組立体と出力端子を接合する。
次に、ワイヤボンド治具を取り外し、最後に樹脂モールド(ブロック11)を行う。
次に、図5および図6を参照して、本発明に係る半導体装置の第2の実施形態を説明する。図5は図1に対応する図であり、図6は図2に対応する図である。図5および図6において、第1の実施形態で説明された要素と実質的に同一の要素には同一の符号を付し、説明を省略する。
本実施形態の半導体装置では、IGBTモジュール12における第1の組立体12Aと第2の組立体12Bのそれぞれに対して第1の制御基板41と第2の制御基板42が付設されている。第1および第2の制御基板41,42のそれぞれには、前述したゲートドライバ(G/D)411,412が内蔵され、さらに電流センサ43が付設されている。第1の制御基板41は信号コネクタ406と電気的に接続されており、第2の制御基板42は信号コネクタ407と電気的に接続されている。第1の制御基板41は高圧バスバー21等と平行に配置され、第2の制御基板42は低圧バスバー23等と平行に配置されている。従って、第1および第2の制御基板41,42も互いに平行な位置関係で配置されている。その他の構造は前述の第1の実施形態で説明した構造と同じである。
上記の2つの電流センサ43は、高圧バスバー21または低圧バスバー23等に流れる電流値を検出する磁気抵抗素子である。2つの電流センサ43は、制御基板41,32で、上下方向にて対向する位置に実装されている。電流センサ43をIGBT素子モジュール12内に実装することにより、半導体装置における信号配線の長さを短くすることができ、かつ耐ノイズ性を向上することができる。さらに外付けの電流センサ(磁性コアおよびホール素子)を付設する場合に比較して、取付用の部材を省くことができ、このためコンパクト化を達成することができる。
出力バスバー24に接続される出力端子405の一部は、2つの電流センサ43の間を通って延設されている。
第2実施形態の半導体装置によれば、前述したゲートドライバ411,412を内蔵した制御基板41,42を、第1の組立体12Aおよび第2の組立体12Bの間のスペースを利用して配置するようにしたので、半導体装置の小型化およびコンパクト化を達成することができる。
また出力端子につながる出力バスバー24において、第3金属配線板24−3と第4金属配線板24−4の接合部から上記の電流センサ43の設置箇所に対応する箇所までの部位は、上記第1および第2の制御基板41,42の側方の外側にて、制御基板41,42の各々を含む面に対して面直角の位置関係にて配設されている。この構成によって、出力バスバー24において、磁気抵抗素子で形成された電流センサ43に対応する部分以外を、制御基板41,42の外側に配置したので、当該制御基板41,42に対して出力ノイズが影響するのを抑制することができる。
上記の第1および第2の制御基板41,42を備えるIGBTモジュール12の製造方法では、積層化配置工程の直前の段階において、信号コネクタ406,407の各ピンと制御基板41,42とを接続するようにする。
次に、図7および図8を参照して、本発明に係る半導体装置の第3の実施形態を説明する。第3実施形態は第2実施形態の変形例である。図7は図5に対応する図であり、図8は図6に対応する図である。図7および図8において、第2実施形態で説明された要素と実質的に同一の要素には同一の符号を付し、説明を省略する。
本実施形態の半導体装置では、第2実施形態の半導体装置と同様に、IGBTモジュール12における第1の組立体12Aと第2の組立体12Bのそれぞれに対して第1の制御基板41と第2の制御基板42が設けられている。さらに、本実施形態の出力バスバー24Aは、第3金属配線板24−3の部分から、図8中、右側に延設する形状に形成され、その先に出力端子405が設けられる。出力端子405は、高圧端子401および低圧端子403と平行になるように、同一の側に配置される。また前述した電流センサ43は除かれている。その他の構造は、前述した第1および第2の実施形態で説明した構造と同じである。
第3実施形態に係る半導体装置によれば、高圧バスバー21、低圧バスバー23、出力バスバー24AがIGBTモジュール12における同一側に設けられ、コンパクトに製作され、さらに出力バスバー24Aが第1および第2の制御基板41,42から離れた位置に配置されるので、制御基板41,42への出力ノイズの影響を抑制することができる。
また上記の実施形態の説明では、半導体装置で使用される電力用半導体素子をNチャンネル型のIGBT素子とした。この場合、半導体チップの電力用半導体素子がIGBT素子(Nチャンネル型)であり、さらに、第1の組立体12Aの半導体チップの一面はコレクタ側の面、他面はエミッタ側の面となり、第2の組立体12Bの半導体チップの一面はエミッタ側の面、他面はコレクタ側の面となる。
また電力用半導体素子としてIGBT素子の以外のその他の任意の電力用半導体素子を使用する場合には、その一面と他面は、上記IGBT素子の上記の各面に対して機能的に対応する面となる。例えばNチャンネルのMOS−FETの場合には、IGBT素子のコレクタは「ドレイン」に対応し、IGBT素子のエミッタは「ソース」に対応する。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
本発明は、電動車両の駆動用モータを駆動するインバータ装置の半導体素子モジュール構造として利用される。
本発明の第1の実施形態に係る半導体装置の外観を示し、特にIGBTモジュールのモジュール構造の外観図である。 図1中における左側から見た側面図である。 図1で示したIGBTモジュールの電気回路の回路構成図である。 図1で示したIGBTモジュールの配線の特徴的関係をイメージ的に示した回路図である。 本発明の第2の実施形態に係る半導体装置の外観を示し、特にIGBTモジュールのモジュール構造の外観図である。 第2の実施形態に係る半導体装置のついての図2と同様な図である。 本発明の第3の実施形態に係る半導体装置の外観を示し、特にIGBTモジュールのモジュール構造の外観図である。 第3の実施形態に係る半導体装置のついての図2と同様な図である。
符号の説明
11 ブロック(樹脂モールド)
12 IGBTモジュール
12A 第1の組立体
12B 第2の組立体
21 高圧バスバー
22A,22B 絶縁膜
23 低圧バスバー
24,24A 出力バスバー
24−1 第1金属配線板
24−2 第2金属配線板
24−3 第3金属配線板
24−4 第4金属配線板
32A,32B ヒートシンク
41 第1の制御基板
42 第2の制御基板
43 電流センサ
402,404 IGBT素子
409,410 ダイオード素子
411,412 ゲートドライバ

Claims (7)

  1. 第1の半導体チップと、この第1の半導体チップの一面に接合されると共に高圧端子を有する高圧バスバーと、前記第1の半導体チップの他面にボンディングワイヤで接続される第1金属配線板と、前記第1金属配線板に連結され、前記第1の半導体チップの他面に接続される前記ボンディングワイヤに対して所定間隔離間すると共に前記高圧バスバーに平行に配置する第3金属配線板とを備えた第1の組立体と、
    第2の半導体チップと、この第2の半導体チップの一面にボンディングワイヤで接続されると共に低圧端子を有する低圧バスバーと、前記第2の半導体チップの他面に接合される第2金属配線板と、前記第2金属配線板の端部から折り返して連結され、前記第2の半導体チップに接続される前記ボンディングワイヤに対して所定間隔離間すると共に前記第2金属配線板に平行に配置する第4金属配線板とを備えた第2の組立体と、
    前記第3金属配線板と前記第4金属配線板のそれぞれの端部から延在する出力端子を有する出力バスバーとから成り、
    前記第1の組立体と前記第2の組立体は離間した積層構造で配置され、前記出力バスバーは前記積層構造の中間に配置されることを特徴とする半導体装置。
  2. 前記第1金属配線板と前記第3金属配線板を別部材として形成し、かつ前記第2金属配線板と前記第4金属配線板を別部材として形成することを特徴とする請求項1記載の半導体装置。
  3. 前記第1金属配線板および前記第3金属配線板の間と、前記第2金属配線板および前記第4金属配線板の間のそれぞれに金属スペーサを備え、前記第3金属配線板と前記ボンディングワイヤとの間隙、および前記第4金属配線板と前記ボンディングワイヤとの間隙を調整可能に構成したことを特徴とする請求項1または2記載の半導体装置。
  4. 前記第1および第2の半導体チップの各々は電力用半導体素子と整流用半導体素子を備え、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が多くなる半導体装置の駆動を行う場合、前記第1の半導体チップの前記電力用半導体素子は前記高圧バスバー上で前記高圧端子に対して近い側に配置され、前記第2の半導体チップの前記電力用半導体素子は前記第2金属配線板上で前記低圧端子に対して遠い側に配置され、
    前記整流用半導体素子に比べて前記電力用半導体素子に流れる電流の割合が少なくなる半導体装置の駆動を行う場合、前記第1の半導体チップの前記電力用半導体素子は前記高圧バスバー上で前記高圧端子に対して遠い側に配置され、前記第2の半導体チップの前記電力用半導体素子は前記第2金属配線板上で前記低圧端子に対して近い側に配置され、
    前記電力用半導体素子に接続されるボンディングワイヤを前記整流用半導体素子に接続されるボンディングワイヤよりも長くする、
    ことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第3の金属配線板に平行に配置され、前記第1の半導体チップを制御する第1の制御基板と、前記第3の金属配線板に平行に配置され、前記第2の半導体チップを制御する第2の制御基板とを備えたことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記第1および第2の制御基板のそれぞに第1および第2の磁気抵抗素子が対向する位置で実装され、前記出力バスバーの一部が前記第1の磁気抵抗素子と前記第2の磁気抵抗素子の間を通って延設されていることを特徴とする請求項5記載の半導体装置。
  7. 前記出力バスバーは、前記第1および第2の金属配線板との接合部から前記磁気抵抗素子までの部位を、前記制御基板の外側で面直角に配設したことを特徴とする請求項6記載の半導体装置。
JP2006217246A 2006-08-09 2006-08-09 半導体装置 Expired - Fee Related JP4820233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006217246A JP4820233B2 (ja) 2006-08-09 2006-08-09 半導体装置
EP07791719A EP2051301A4 (en) 2006-08-09 2007-07-25 SEMICONDUCTOR DEVICE
US12/376,541 US8045335B2 (en) 2006-08-09 2007-07-25 Semiconductor device
PCT/JP2007/065035 WO2008018332A1 (fr) 2006-08-09 2007-07-25 Dispositif à semi-conducteurs
CN200780029278.XA CN101501847B (zh) 2006-08-09 2007-07-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217246A JP4820233B2 (ja) 2006-08-09 2006-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2008042086A JP2008042086A (ja) 2008-02-21
JP4820233B2 true JP4820233B2 (ja) 2011-11-24

Family

ID=39176729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217246A Expired - Fee Related JP4820233B2 (ja) 2006-08-09 2006-08-09 半導体装置

Country Status (2)

Country Link
JP (1) JP4820233B2 (ja)
CN (1) CN101501847B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292779B2 (ja) * 2007-11-26 2013-09-18 富士電機株式会社 半導体装置
WO2011122279A1 (ja) * 2010-03-29 2011-10-06 本田技研工業株式会社 モータ駆動回路モジュール
JP5709161B2 (ja) * 2010-12-28 2015-04-30 独立行政法人産業技術総合研究所 パワー半導体モジュール
JP5440634B2 (ja) * 2012-03-15 2014-03-12 株式会社豊田自動織機 電力変換装置
DE102015216083A1 (de) * 2015-08-24 2017-03-02 Siemens Aktiengesellschaft Modulanordnung zum induktivitätsarmen Betrieb eines Leistungshalbleitermoduls an einem Gleichspannungskreis
WO2019012678A1 (ja) 2017-07-14 2019-01-17 新電元工業株式会社 電子モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
JP3220900B2 (ja) * 1997-06-24 2001-10-22 三菱電機株式会社 パワー半導体モジュール
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
US7042086B2 (en) * 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
JP4635564B2 (ja) * 2004-11-04 2011-02-23 富士電機システムズ株式会社 半導体装置

Also Published As

Publication number Publication date
JP2008042086A (ja) 2008-02-21
CN101501847B (zh) 2011-12-07
CN101501847A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4829690B2 (ja) 半導体装置
JP4878520B2 (ja) 半導体装置
US8045335B2 (en) Semiconductor device
US8129836B2 (en) Semiconductor device
JP5253455B2 (ja) パワー半導体装置
JP4977407B2 (ja) 半導体装置
US8686601B2 (en) Power conversion apparatus for vehicle use
WO2014002442A1 (ja) 半導体装置および半導体装置の接続構造
JP4660214B2 (ja) 電力用半導体装置
US20150028466A1 (en) Semiconductor device and manufacturing method thereof
JP4820233B2 (ja) 半導体装置
JP2003197862A (ja) 電力モジュール及びその組立て方法
WO2021005916A1 (ja) 半導体装置及び電子装置
WO2020008874A1 (ja) パワーモジュール
JP4977430B2 (ja) 半導体装置
JP5490276B2 (ja) パワー半導体装置
JP7050732B2 (ja) 半導体装置
JP2003224243A (ja) 半導体装置
JP4695041B2 (ja) 半導体装置
JP6123722B2 (ja) 半導体装置
US11069602B2 (en) Package and terminal arrangement for semiconductor module
JP3922698B2 (ja) 半導体装置
WO2023090072A1 (ja) 半導体装置
JP2022091899A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees