CN101501847A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN101501847A CN101501847A CN200780029278.XA CN200780029278A CN101501847A CN 101501847 A CN101501847 A CN 101501847A CN 200780029278 A CN200780029278 A CN 200780029278A CN 101501847 A CN101501847 A CN 101501847A
- Authority
- CN
- China
- Prior art keywords
- metal wiring
- semiconductor chip
- wiring plate
- terminal
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Inverter Devices (AREA)
Abstract
本发明提供一种半导体装置。半导体装置包括第一及第二组装体(12A、12B)。第一组装体具有第一半导体芯片、接合在第一半导体芯片的一侧表面上的高压母线(21)、通过接合线连接在第一半导体芯片的另一侧表面上的第一金属配线板(24-1)、连接在第一金属配线板上的第三金属配线板(24-3)。第二组装体具有第二半导体芯片、通过接合线连接在第二半导体芯片的一侧表面上的低压母线(23)、接合在第二半导体芯片的另一侧表面上的第二金属配线板(24-2)、从第二金属配线板的端部折回地连结且与第二金属配线板平行地配置的第四金属配线板(24-4)。第一及第二组装体以隔开间隔的层叠结构配置。通过该半导体模块结构能够降低主电路的电感。
Description
技术领域
本发明涉及一种半导体装置,尤其涉及包括在对电动车辆的驱动用电机进行驱动的驱动电路中使用的IGBT模块等的半导体装置。
背景技术
在电动汽车等电动车辆中,使用用于驱动其驱动用电机的变流装置。该变流装置包括通过电桥电路结构连接开关元件的电气电路。变流装置使电桥电路的开关元件适当地进行开·关动作,进行对流向驱动用电机的电流的切换。作为构成电桥电路的开关元件,广泛使用功率晶体管、IGBT、FET等。所述变流装置通常由将多个开关元件收纳在一个封装内的模块结构构成。
在使电动车辆的驱动用电机动作的情况下,具有在构成电桥电路的开关元件上有大电流流过,并且由于开·关动作而产生浪涌电压的特性。为此,人们想办法,在变流装置中,在将多个开关元件组装在一个封装的内部时使成为电流流路的配线的长度尽量短,由此,减小配线阻抗,并降低作为交流电流的电气特性的电感的值。
关于具有如上述变流装置那样的模块结构的半导体装置,目前公知有例如日本特开2002-26251号公报中记载的半导体装置。日本特开2002-26251号公报中记载的半导体装置具有高压用外部电力端子、低压用外部电力端子和输出用外部电力端子三个电力端子。这三个电力端子分别具有俯视形状为长方形的板形状,并以平行的配置关系在隔开间隔地重叠的状态下配置。在高压用外部电力端子和低压用外部电力端子之间配置有输出用外部电力端子。而且在三个电力端子中,在相邻的两个电力端子之间夹置有半导体芯片(开关元件等)。高压用外部电力端子和低压用外部电力端子以在同一侧的端部侧延伸设置的方式形成,而且,其中的输出用外部电力端子以在相反侧的另一侧的端部侧延伸设置的方式形成。
在日本特开2002-26251号公报中记载的半导体装置中,由于以短距离进行半导体芯片与电力端子之间的连接,因此能够降低由于内部配线引起的电压下降。另外,在该半导体装置中,由于使流经高压用外部电力端子的电流的方向与流经低压用外部电力端子的电流的方向相反,因此,由其各自的电流而产生的磁场的方向相反,从而能够降低电感。
然而,三相电机的情况下的变流装置,在U相、V相、W相分别具有高压侧(high side)的半导体芯片和低压侧(low side)的半导体芯片,内置有总计六个半导体芯片。在该变流装置中,每同相包括将高压侧和低压侧的两个半导体芯片进行封装的半导体模块。在该半导体模块中,在作为电机控制进行使用的情况下,由于没有使高压侧的半导体芯片与低压侧的半导体芯片短路,因此电流不会同时流过高压电力端子和低压电力端子。也就是说,在电桥电路中,是从高压电力端子经由半导体芯片流到输出电力端子的电流流路或从输出电力端子经由半导体芯片流到低压电力端子的电流流路中的某一电流流路。因此,提出了如下问题,即在通过三相电机的变流装置进行电机控制的情况下,即使适用上述日本特开2002-26251号公报中记载的半导体装置的结构,也难于降低电感。
而且,现有技术中的模块结构需要在模块外部设置控制半导体芯片的控制基板(安装有门驱动器(gate driver)的基板)。因此,存在从由门电极导出的控制端子到控制基板的控制用配线变长的倾向。进而存在配线阻抗变大、抗噪性能变差的问题。而且,由于与模块分别设置的控制基板需要固定部件或外壳等,因此还存在半导体装置作为整体大型化的问题。
在上述半导体装置中,在将多个半导体芯片组装到一个封装内的半导体模块结构中,希望能够降低主电路的电感,提高驱动信号的抗噪性能,并实现模块结构的小型化和紧凑化。
发明内容
根据本发明的第一观点,提供一种由第一组装体、第二组装体和输出母线构成的半导体装置。第一组装体具有:第一半导体芯片;接合在该第一半导体芯片的一侧表面上且具有高压端子的高压母线;通过接合线接合在第一半导体芯片的另一侧表面上的第一金属配线板;连结在第一金属配线板上,相对于连接在第一半导体芯片的另一侧表面上的接合线隔开规定的间隔且与高压母线平行地配置的第三金属配线板。第二组装体具有:第二半导体芯片;通过接合线连接在该第二半导体芯片的一侧表面上且具有低压端子的低压母线;接合在第二半导体芯片的另一侧表面上的第二金属配线板;从第二金属配线板的端部折回地连结,相对于连接在第二半导体芯片上的接合线隔开规定的间隔,且与第二金属配线板平行地配置的第四金属配线板。输出母线具有从第三金属配线板和第四金属配线板的各端部开始延伸的输出端子。第一组装体和第二组装体配置成相间隔的层叠结构,输出母线配置在层叠结构的中间。
在上述半导体芯片的电力用半导体元件为IGBT元件(N通道型)的情况下,第一半导体芯片的一侧表面是集电极侧的表面,另一侧表面是发射极侧的表面,第二半导体芯片的一侧表面是发射极侧的表面,另一侧表面是集电极侧的表面。关于这一点,在下面的半导体装置中也是同样的。
通过由构成变流装置的电桥电路的高压侧和低压侧的半导体芯片组成的半导体元件模块的上述结构,构成为电流在高压侧的电流流路和低压侧的电流流路分别向相反方向往复流动的结构,抵消了在高压母线和第一金属配线板周围产生的磁场,同样抵消了在低压母线和第二金属配线板周围产生的磁场。由此,能够降低半导体模块结构中的主电路的电感。而且,抵消了在高压侧的接合线和第三金属配线板周围产生的磁场,同样,抵消了在低压侧的接合线和第四金属配线板周围产生的磁场。另外,通过制作第一及第二组装体,并将其组装成隔开规定距离的层叠结构,能够使半导体模块的结构小型化、紧凑化。
优选地将第一金属配线板和第三金属配线板作为不同的部件形成,将第二金属配线板和第四金属配线板作为不同的部件形成。通过该结构,能够提高组装性,并能够容易地进行引线接合。
在上述装置中,优选在第一金属配线板和第三金属配线板之间,以及在第二金属配线板和第四金属配线板之间分别具有金属隔板,构成为能够对第三金属配线板与接合线之间的间隙、以及第四金属配线板与接合线之间的间隙进行调整。
优选第一及第二半导体芯片分别具有电力用半导体元件和整流用半导体元件。在进行与整流用半导体元件相比流过电力用半导体元件的电流的比例增多的半导体元件的驱动的情况下,第一半导体芯片的电力用半导体元件在高压母线上配置在相对于高压端子近的一侧,第二半导体芯片的电力用半导体元件在第二金属配线板上配置在相对于低压端子远的一侧。在进行与整流用半导体元件相比流过电力用半导体元件的电流的比例减少的半导体元件的驱动的情况下,第一半导体芯片的电力用半导体元件在高压母线上配置在相对于高压端子远的一侧,第二半导体芯片的电力用半导体元件在第二金属配线板上配置在相对于低压端子近的一侧,连接在电力用半导体元件上的接合线长于连接在整流用半导体元件上的接合线。
在优选的方式中,上述装置具有与第三金属配线板平行地配置的、控制第一半导体芯片的第一控制基板和与第三金属配线板平行地配置的、控制第二半导体芯片的第二控制基板。
根据本发明的第二观点,提供一种由第一组装体、第二组装体和输出母线构成的半导体装置。第一组装体包括:第一半导体芯片;接合在该第一半导体芯片的一侧表面上且具有高压端子的高压母线;接合在第一半导体芯片的另一侧表面上的第一金属配线板。第二组装体具有:第二半导体芯片;接合在该第二半导体芯片的一侧表面上且具有低压端子的低压母线;接合在第二半导体芯片的另一侧表面上的第二金属配线板。输出母线具有从第一金属配线板和第二金属配线板的各端部开始延伸的输出端子。第一组装体和第二组装体配置成相间隔的层叠结构,输出母线配置在层叠结构的中间。
根据由构成变流装置的电桥电路的高压侧和低压侧的半导体芯片组成的半导体元件模块的结构,构成为电流在高压侧的电流流路和低压侧的电流流路中分别向相反方向往复流动的结构,抵消了在高压母线和第一金属配线板周围产生的磁场,同样抵消了在低压母线和第二金属配线板周围产生的磁场。由此,降低了半导体模块结构中的主电路的电感。另外,通过制作第一及第二组装体,并将其组装成隔开规定距离的层叠结构,能够使半导体模块的结构小型化、紧凑化。
优选使从高压端子到经由第一半导体芯片的输出端子的电流流路的长度与从低压端子到经由第二半导体芯片的输出端子的电流流路的长度实质上相等。通过该结构,能够使高压侧的半导体芯片的电气特性与低压侧的半导体芯片的电气特性一致。
在优选的方式中,第一及第二半导体芯片分别具有电力用半导体元件和整流用半导体元件,在进行与整流用半导体元件相比流过电力用半导体元件的电流的比例增多的半导体元件的驱动的情况下,第一半导体芯片的电力用半导体元件在高压母线上配置在相对于高压端子远的一侧,第二半导体芯片的电力用半导体元件在第二金属配线板上配置在相对于低压端子远的一侧,在进行与整流用半导体元件相比流过电力用半导体元件的电流的比例减少的半导体元件的驱动的情况下,第一半导体芯片的电力用半导体元件在高压母线上配置在相对于高压端子近的一侧,第二半导体芯片的电力用半导体元件在第二金属配线板上配置在相对于低压端子近的一侧。
优选上述半导体装置具有与第一金属配线板平行地配置的、控制第一半导体芯片的第一控制基板和与低压母线平行地配置的、控制第二半导体芯片的第二控制基板。
在第一及第二控制基板上,第一及第二磁阻元件分别安装在相对的位置上,而且,还可以制作第一及第二组装体,并将其组装成隔开规定距离的层叠结构。由此,能够使半导体模块的结构小型化、紧凑化。输出母线的一部分通过第一磁阻元件和第二磁阻元件之间延伸设置。
输出母线的从与第一及第二金属配线板的接合部到磁阻元件的部位,面垂直地配置在控制基板的外侧。
根据本发明,在由构成变流装置的电桥电路的高压侧和低压侧的半导体芯片组成的半导体元件模块中,由于构成为使从高压端子到高压侧的半导体芯片的配线线路部分和从该半导体芯片到输出端子的配线线路部分平行地配置,且在各线路部分中的电流向相反方向往复流动,因此,能够降低高压母线等的电路的电感。另外,在该半导体元件模块中,构成为使从输出端子到低压侧的半导体芯片的配线线路部分和从该半导体芯片到低压端子的配线线路部分平行地配置,且在各线路部分中的电流向相反方向往复流动,因此,能够降低低压母线等的电路的电感。由于能够如上述那样降低半导体元件模块的主电路中的电感,因此能够降低在变流装置中进行开关动作时产生的浪涌电压和开关损耗。
根据本发明,还由于通过高压侧的第一组装体和低压侧的第二组装体形成半导体元件模块,并通过使第一及第二组装体隔开间隔的层叠结构而立体地形成,因此能够小型且紧凑地制作。另外,由于利用在第一及第二组装体之间产生的空间配置控制基板,并将控制基板设置在半导体元件模块的内部,因此,到控制基板的控制用配线变得极短,能够降低配线阻抗,并能够提高抗噪性能。而且,省略了用于控制基板的固定部件或外壳等,能够使半导体装置在整体上小型化。
附图说明
图1表示本发明的第一实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图2是从左侧观察图1中的结构的侧视图。
图3是图1所示的IGBT模块的电气电路的电路结构图。
图4是形象地表示图1所示的IGBT模块的配线的特征性关系的电路图。
图5表示本发明的第二实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图6是表示第二实施例的半导体装置的与图2相同的图。
图7表示本发明的第三实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图8是表示第三实施例的半导体装置的与图2相同的图。
图9表示本发明的第四实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图10是从左侧观察图9中的结构的侧视图。
图11表示本发明的第五实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图12是表示第五实施例的半导体装置的与图10相同的图。
图13表示本发明的第六实施例的半导体装置的外观,尤其是表示IGBT模块的模块结构的外观图。
图14是表示第六实施例的半导体装置的与图10相同的图。
具体实施方式
下面根据附图说明本发明的优选实施方式。
参照图1~图4说明本发明的第一实施例的半导体装置。图1是表示该半导体装置的外观的图,表示IGBT模块的模块结构。图2是从左侧观察图1的侧视图。图3是表示图1所示的IGBT模块的电路的电路结构的图,图4是表示该IGBT模块的配线的特征性关系的图。
本实施例的半导体装置是电力用半导体装置,其代表是用于对电动车辆的驱动用三相电机进行驱动的变流装置。图1所示的IGBT模块表示变流装置的主要部位。首先参照图3对IGBT模块的电路的结构进行说明。
图3表示变流装置的电桥电路的一相量(U相、V相、W相中的某一相)的电路部分。图3所示的电路包括配置在高压端子401侧的高压侧IGBT元件402和配置在低压端子403侧的低压侧IGBT元件404。此外,本实施例的半导体装置所使用的半导体元件不限于IGBT元件,只要是电力用半导体元件,可任意使用。另外,上述变流装置的电桥电路由六个电力半导体元件构成,由上下一对电力半导体元件形成一个模块。
IGBT元件402的集电极(C)连接在高压端子401上。IGBT元件402的发射极(E)连接在IGBT元件404的集电极(C)上,该连接点连接在输出端子405上。而且,IGBT元件404的发射极(E)连接在上述低压端子403上。
在上述两个IGBT元件402、404的各个门(G)与发射极(E)之间连接有信号连接器406、407。在适宜的时刻从对应的门驱动器(G/D)411、412向信号连接器406、407的各输入端子间输出用于使IGBT元件402、403进行开关动作的驱动控制用矩形脉冲信号408。另外,在两个IGBT元件402、404的各发射极(E)与集电极(C)之间连接有整流用的二极管元件409、410。
下面参照图1和图2对具有上述电气电路结构的IGBT模块的物理结构进行说明。
在图1中,由点划线表示的块体11表示形成IGBT模块12的封装的外观形状。块体11实际上是由树脂形成的模制部分。在图1中由实线表示的部分是配线板的物理结构部分。此外,对与图4说明的电气电路的各要素实质相同的要素标注相同的符号。
IGBT模块12由第一组装体12A和第二组装体12B构成。第一组装体12A包括具有高压端子401的高压母线21、第一金属配线板24-1、第三金属配线板24-3。第二组装体12B包括具有低压端子403的低压母线23、第二金属配线板24-2、第四金属配线板24-4。在图1和图2中,第一组装体12A配置在上侧,第二组装体12B配置在下侧。第一组装体12A和第二组装体12B由间隔且层叠的结构构成。第一组装体12A相对于第二组装体12B逆向配置。通过采用这样的层叠的立体结构,能够制作小型且紧凑的IGBT模块12。
另外,在具有层叠结构的第一组装体12A和第二组装体12B之间的中间位置配置有输出母线24。在第一组装体12A的背面部(上侧部)和第二组装体12B的背面部(下侧部)分别具有散热器32A、32B。
在图1中,符号401表示的部分为上述高压端子,符号403表示的部分是上述低压端子,符号405表示的部分是上述输出端子。符号406、407分别是上述信号连接器。符号402、404的部分是上述IGBT元件,符号409、410的部分是上述二极管元件。
在图1和图2中,IGBT元件402、404具有纵型结构,在一侧的表面形成发射极和门极,在另一侧的相反面形成集电极。在IGBT元件402中,图2中,下表面为一侧的表面(发射极和门极),上表面为另一侧的表面(集电极)。另外,在IGBT元件404中,图2中,上表面为一侧的表面(发射极和门极),下表面为另一侧的表面(集电极)。另外,二极管元件409、410与上述相同地,在一侧的表面形成阳极,在其另一侧的相反面形成阴极。
高压端子401成为高压母线21的一端部,是在块体11的图中右外侧延伸设置的高压母线21的外侧端部。高压母线21是整体上成为长方形的板形状的配线部件,是配置在高压端子401侧的配线部件。如图1和图2所示,高压母线21从高压端子401开始以规定的距离的量形成为平坦板状的形状,并在中途向上方折弯,进一步其图2中左半部形成为平坦板状的形状。如图1所示,在高压母线21的高压端子401的位置上形成有孔,高压母线21的左半部固定在绝缘层22A上。绝缘层22A例如为环氧或绝缘氧化膜。
低压端子403成为低压母线23的一端部,是在块体11的图中右外侧延伸设置的低压母线23的外侧端部。低压母线23同样是整体上成为长方形的板形状的配线部件,是配置在低压端子403侧的配线部件。如图1和图2所示,低压母线23从低压端子403开始以规定的距离的量形成为平坦板状的形状,并在中途稍向下方折弯,固定在绝缘层22B上。如图1所示,在低压母线23的低压端子403的位置上形成有孔。
输出端子405成为输出母线24的一端部,是在块体11的左外侧延伸设置的输出母线24的外侧端部。输出母线24整体上具有大致长形的板形状。输出母线24的图中右端部通过螺钉33结合在下述第三金属配线板24-3和第四金属配线板24-4的右端接合部上。
在IGBT模块12中,如图1和图2所示,作为配线部件具有第一金属配线板24-1、第二金属配线板24-2、第三金属配线板24-3、第四金属配线板24-4。这些第一至第四金属配线板是连接在上述输出母线24上的配线要素。如上所述,输出母线24的右端部连接在第三金属配线板24-3和第四金属配线板24-4上。
在上述中,高压母线21的板形状的高压端子401与低压母线23的板形状的低压端子403在IGBT模块12中的同一侧的位置上并列配置。
输出端子405以位于高压端子401与低压端子403之间的电流流路中的中间位置的方式配置。由此,从高压端子401通过高压侧的IGBT元件402到达输出端子405的电流流路的长度,与从输出端子405通过低压侧的IGBT元件404到达低压端子403的电流流路的长度大致相等。由此,进而高压侧与低压侧的电气特性大致等同、具有电机的输出特性变得良好的优点。
此外,对于上述高压母线21、低压母线23、输出母线24的各母线的板形状来说,宽度例如为20mm,厚度例如为0.5mm。
下面对有关IGBT元件402、404与二极管元件409、410的电气连接关系进行说明。该连接关系是通过基于高压母线21、低压母线23、输出母线24以及第一到第四金属配线板24-1、24-2、24-3、24-4的配线部件的配线而形成的。
高压侧(high side)的IGBT元件402与二极管元件409安装在高压母线21上。IGBT元件402与二极管元件409的各下表面(图2中的上侧)、即IGBT元件402的集电极侧的表面与二极管元件409的阴极侧的表面通过软钎焊等接合在高压母线21上。二极管元件409配置在从高压端子401离开较远的位置上,IGBT元件402配置在距高压端子401较近的位置上。高压母线21是连接在高压端子401上的配线部件,二极管元件409的阴极与IGBT元件402的集电极分别电连接在高压母线21上。
在上述二极管元件409和IGBT元件402的下侧以需要的间隔配置第三金属配线板24-3。第三金属配线板24-3具有大致板形形状,其一端与输出母线24相连。在第三金属配线板24-3的另一端通过螺栓25结合有第一金属配线板24-1。此外,由螺栓25结合的该结合部分也可以利用超声波结合、软钎焊结合、铆接等其他方式进行结合。而且,上述二极管元件409与IGBT元件402的各上表面,即二极管元件409的阳极、IGBT元件402的发射极和门极分别通过接合线26与第一金属配线板24-1连接。
如图2所示,低压侧(low side)的IGBT元件404与二极管元件410安装在固定于绝缘层22B上的第二金属配线板24-2上。绝缘层22B例如是环氧或绝缘氧化膜。IGBT元件404和二极管元件410的各下表面(图2中的下侧),即IGBT元件404的集电极侧的表面和二极管元件410的阴极侧的表面通过软钎焊等接合在第二金属配线板24-2上。低压母线23是连接在低压端子403上的配线部件,低压母线23与二极管元件410的上表面的阳极、IGBT元件404的上表面的发射极和门极分别通过接合线27连接。二极管元件410配置在靠近低压端子403的位置上,IGBT元件404配置在从低压端子403离开较远的位置上。
第二金属配线板24-2电连接在二极管元件410的下表面的阴极、IGBT元件404的集电极和门极上。第二金属配线板24-2的一端通过螺栓28结合在上述第四金属配线板24-4上。此外,由螺栓28结合的该结合部分也可以利用超声波结合、软钎焊结合、铆接等其他方式进行结合。
在上述中,高压侧的IGBT元件402与二极管元件409相对于高压端子401的配置关系,以及低压侧的IGBT元件404与二极管元件410相对于低压端子403的配置关系是相对于各端子相反的远近位置关系。
在上述情况下,在进行与二极管元件相比流过IGBT元件的电流的比例增多的半导体装置的驱动的情况(动力运转的情况)下,一侧的半导体芯片的IGBT元件在高压母线上配置在相对于高压端子近的一侧,另一侧的半导体芯片的IGBT元件在第二金属配线板上配置在相对于低压端子远的一侧。另一方面,在进行与二极管元件相比流过IGBT元件的电流的比例减少的半导体装置的驱动的情况(再生运转等的情况)下,一侧的半导体芯片的IGBT元件在高压母线上配置在相对于高压端子远的一侧,另一侧的半导体芯片的IGBT元件在第二金属配线板上配置在相对于低压端子近的一侧。
如图2所示,在绝缘层22A的上侧,即在IGBT模块12的第一组装体12A的上侧设有散热器32A,在绝缘层22B的下侧,即在IGBT模块12的第二组装体12B的下侧设有散热器32B。由树脂模制的IGBT模块12通过采用立体的配置结构,能够在两面上设置散热器32A、32B,从而能够提高散热性能。
在具有上述结构的IGBT模块12中,高压端子401侧的IGBT元件402和半导体元件409形成高压侧(high side)的半导体芯片,低压端子403侧的IGBT元件404和半导体元件410形成低压侧(lowside)的半导体芯片。高压侧的半导体芯片包含在第一组装体12A中。低压侧的半导体芯片包含在第二组装体12B中。
在上述结构中,相对于各半导体芯片平行配置的高压母线21和低压母线23与第一金属配线板24-1及第三金属配线板24-3全部为平行的位置关系,且其之间的距离也被设定成最小。而且,使高压侧臂的母线结构与低压侧臂的母线结构的上下关系相对于半导体芯片相反,成为对称的配置关系。因此,电路电感及电路阻抗等电气特性在高压侧臂和低压侧臂都相同。
在上述中,第三金属配线板24-3是相对于接合线26隔开规定间隔且与高压母线21平行地配置的金属配线板。另外,第四金属配线板24-4是从第二金属配线板24-2的端部折回地连结,并相对于接合线27隔开规定间隔且与第二金属配线板24-2平行地配置的金属配线板。
此外,在上述结构中,在第一金属配线板24-1及第三金属配线板24-3之间和第二金属配线板24-2及第四金属配线板24-4之间可分别具有任意厚度的金属隔板。通过这样的结构,能够适宜地调整第三金属板24-3与接合线26之间的间隙及第四金属板24-4与接合线27之间的间隙。
图4表示基于上述高压母线21、低压母线23、输出母线24、及第一至第四金属配线板24-1~24-4的配线线路。如图4所明示,高压侧的半导体芯片(IGBT元件402和二极管元件409)与低压侧的半导体芯片(IGBT元件404和二极管元件410)分别被配线以使流经配线线路的电流的方向相反。
通过IGBT模块12中的上述配线板线路的结构,能够大幅度降低主电路的电感,产生基于互感的无感应的效果。
下面概述上述IGBT模块12的制造方法的一例。
首先,通过回流炉分别将高压侧的半导体芯片(IGBT元件402和二极管元件409)芯片焊接在高压母线21上,将低压侧的半导体芯片(IGBT元件404和二极管元件410)芯片焊接在第二金属配线板24-2上。
然后,经由绝缘层22A将高压母线21设置在散热器32A的上表面。经由绝缘层22B将第二金属配线板24-2设置在散热器32B的上表面。
然后,在散热器32A的上表面设置接线夹具,并将高压母线21和第三金属配线板24-3配置在接线夹具上。
同样,在散热器32B的上表面设置第二金属配线板24-2和低压母线23。
然后,在散热器32A的上表面粘接信号连接器406,在散热器32B的上表面粘接信号连接器407。
然后,在各第一及第二组装体12A、12B上分别进行主电力线和信号线的引线接合。
然后,将第一金属配线板24-1与第三金属配线板24-3接合,将第二金属配线板24-2与第四金属配线板24-4接合。
然后,将第一组装体和第二组装体立体地层叠配置,并接合第一及第二组装体与输出端子。
然后,将接线夹具拆下,最后进行树脂模制(块体11)。
下面,参照图5和图6说明本发明的第二实施例的半导体装置。图5是与图1对应的图,图6是与图2对应的图。在图5和图6中,对于与在第一实施例中说明的要素实质相同的要素标注相同的符号并省略说明。
在本实施例的半导体装置中,对IGBT模块12中的第一组装体12A和第二组装体12B分别附设第一控制基板41和第二控制基板42。前述门驱动器(G/D)411、412分别内置在第一及第二控制基板41、42中,而且在第一及第二控制基板41、42上还附设有电流传感器43。第一控制基板41与信号连接器406电连接,第二控制基板42与信号连接器407电连接。第一控制基板41与高压母线21等平行地配置,第二控制基板42与低压母线23等平行地配置。因此,第一控制基板41和第二控制基板42以互相平行的位置关系配置。其他结构与上述第一实施例中说明的结构相同。
上述两个电流传感器43是用于检测流经高压母线21或低压母线23等的电流值的磁阻元件。在控制基板41、42上,两个电流传感器43安装在上下方向上相对的位置上。将电流传感器43安装在IGBT模块12内,由此能够缩短半导体装置中的信号配线的长度,并且能够提高抗噪性能。而且,与附设外设的电流传感器(磁核及霍尔元件)的情况相比,能够节省安装用的部件,因此能够实现紧凑化。
连接在输出母线24上的输出端子405的一部分通过两个电流传感器43之间而延伸设置。
通过第二实施例的半导体装置,由于利用第一组装体12A与第二组装体12B之间的空间对内置有前述门驱动器411、412的控制基板41、42进行配置,因此能够实现半导体装置的小型化和紧凑化。
另外,在与输出端子相连的输出母线24中,从第三金属配线板24-3和第四金属配线板24-4的接合部到与上述电流传感器43的设置位置相对应的位置的部位,在上述第一及第二控制基板41、42的侧方的外侧,相对于包括各控制基板41、42的面成面垂直的位置关系配置。根据该结构,在输出母线24中,由于能够将与由磁阻元件形成的电流传感器43对应的部分以外的部分配置在控制基板41、42的外侧,因此能够抑制输出噪声对该控制基板41、42的影响。
具有上述第一及第二控制基板41、42的IGBT模块12的制造方法为,在层叠化配置工序的前一阶段,将信号连接器406、407的各销与控制基板41、42连接。
下面,参照图7和图8说明本发明的第三实施例的半导体装置。第三实施例是第二实施例的变形例。图7是与图5对应的图,图8是与图6对应的图。在图7和图8中,对于与在第二实施例中说明的要素实质相同的要素标注相同的符号并省略说明。
在本实施例的半导体装置中,与第二实施例的半导体装置相同,对IGBT模块12中的第一组装体12A和第二组装体12B分别设置第一控制基板41和第二控制基板42。而且,本实施例的输出母线24A形成为从第三金属配线板24-3的部分向图8中的右侧延伸设置的形状,在其前端部设有输出端子405。输出端子405以与高压端子401和低压端子403平行的方式设置在同一侧。另外,除去前述的电流传感器43。其他结构与上述第一及第二实施例中说明的结构相同。
根据第三实施例的半导体装置,由于高压母线21、低压母线23和输出母线24A设在IGBT模块12中的同一侧,且紧凑地被制作,而且由于输出母线24A配置在从第一及第二控制基板41、42离开的位置上,因此能够抑制输出噪声对控制基板41、42的影响。
另外,在上述实施例的说明中,使在半导体装置中使用的电力用半导体元件为N通道型的IGBT元件。在这种情况下,半导体芯片的电力用半导体元件是IGBT元件(N通道型),而且,第一组装体12A的半导体芯片的一面是集电极侧的表面,另一面是发射极侧的表面,第二组装体12B的半导体芯片的一面是发射极侧的表面,另一面是集电极侧的表面。
另外,在使用IGBT元件以外的其他任意电力用半导体元件作为电力用半导体元件的情况下,其一面与另一面是与上述IGBT元件的上述各表面在功能上相对应的表面。例如,在N通道的MOS-FET的情况下,IGBT元件的集电极对应于“漏极”,IGBT元件的发射极对应于“源极”。
参照图9和图10说明本发明第四实施例的半导体装置。图9表示半导体装置的外观图,图10是在图9中从左侧观察的侧视图。
在图9和图10中,由点划线表示的块体111表示形成IGBT模块112的封装的外观形状。块体111实际上是由树脂制成的模制部分。图9中实线表示的部分是配线板的物理结构部分。此外,对与在前述的图3中说明的电气电路的各要素实质相同的要素标注相同的符号。
IGBT模块112由包括高压母线121和第一金属配线板125等的第一组装体112A、包括低压母线123和第二金属配线板126等的第二组装体112B构成。在图9和图10中,第一组装体112A配置在上侧,第二组装体112B配置在下侧。第一组装体112A相对于第二组装体112B反向配置。第一组装体112A和第二组装体112B构成为隔开间隔且层叠的结构。通过采用这样的层叠的立体结构,能够制作出小型且紧凑的IGBT模块112。
另外,输出母线124配置在具有层叠结构的第一组装体112A与第二组装体112B之间的中间位置。在第一组装体112A的背面部(上侧部)和第二组装体112B的背面部(下侧部)分别有散热器132A、132B。
在图9和图10中,符号401表示的部分是上述高压端子,符号403表示的部分是上述低压端子,符号405表示的部分是上述输出端子。另外,符号406、407分别是上述信号连接器。符号402、404的部分是上述IGBT元件,符号409、410的部分是上述二极管元件。
在图9和图10中,如第一实施例中说明的那样,IGBT元件402、404具有纵型结构,在一侧的表面形成发射极和门极,在另一侧的相反面形成集电极。在IGBT元件402中,图10中的下表面是一侧的表面(发射极和门极),上表面是另一侧的表面(集电极)。在IGBT元件404中,图10中的上表面是一侧的表面(发射极和门极),下表面是另一侧的表面(集电极)。另外,二极管元件409、410与上述一样,在一侧的表面上形成阳极,在另一侧的相反面上形成阴极。
高压端子401成为上述高压母线121的一端部,是在块体111的左外侧延伸设置的高压母线121的外侧端部。高压母线121是整体上成为长方形的板形状的配线部件,是配置在高压端子401侧的配线部件。如图9和图10所示,高压母线121从高压端子401开始以规定的距离的量形成为平坦板状的形状,并从中途向绝缘层122A侧折弯,而且,其图10中的左半部形成为平坦板状的形状。在高压母线121的高压端子401的位置上形成有孔,高压母线121的左半部固定在绝缘层122A上。绝缘层122A例如是环氧或绝缘氧化膜。上述散热器132A固定在该绝缘层122A上。
低压端子403成为上述低压母线123的一端部,是在块体111的右外侧延伸设置的低压母线123的外侧端部。低压母线123是整体上成为长方形的板形状的配线部件,是配置在低压端子403侧的配线部件。如图9和图10所示,低压母线123从低压端子403开始以规定的距离的量形成为平坦板状的形状,并从中途稍向绝缘层122B侧折弯,而且,低压母线123的图10中的左半部形成为大致平坦板状的形状。如图10等所示,在低压母线123的低压端子403的位置上形成有孔。
上述板形状的高压母线121和低压母线123分别在上下位置上相隔且大致平行地相对配置。
输出端子405成为输出母线124的一端部,在块体111中,是在图中的左外侧延伸设置的输出母线124的外侧端部。输出母线124配置在高压母线121与低压母线123之间的位置上,并作为整体具有大致长方形的窄板形状。输出母线124作为从第一金属配线板125和第二金属配线板126的图10中的右侧端部开始延伸的输出端而设置。
在上述中,高压母线121的板形状的高压端子401与低压母线123的板形状的低压端子403在IGBT模块112中的图中右侧的同一侧位置上并列配置。另外,输出母线124的板形状的输出端子405设置在IGBT模块112中的图中左侧的位置上。
另外,输出端子405以位于高压端子401与低压端子403之间的电流流路的中间位置的方式配置。
通过上述结构,从高压端子401通过高压侧的IGBT元件402到达输出端子405的电流流路的长度,与从输出端子405通过低压侧的IGBT元件404到达低压端子403的电流流路的长度大致相等。由此,进而使高压侧与低压侧的电气特性大致等同,具有电机的输出特性变得良好的优点。
此外,上述高压母线121和低压母线123的板形状的宽度例如为20mm、厚度例如为0.5mm。
下面对有关IGBT元件402、404与二极管元件409、410的连接关系进行说明。
高压侧(high side)的IGBT元件402与二极管元件409安装在高压母线121上。图中,IGBT元件402和二极管元件409安装在高压母线121的下表面侧。IGBT元件402与二极管元件409的各接合面,即IGBT元件402的集电极侧的表面与二极管元件409的阴极侧的表面通过软钎焊等接合在高压母线121上。二极管元件409配置在靠近高压端子401的位置上,IGBT元件402配置在远离高压端子401的位置上。高压母线121是连接在高压端子401上的配线部件,二极管元件409的阴极与IGBT元件402的集电极分别电连接在高压母线121上。
在上述二极管元件409和IGBT元件402的图中的下侧配置有第一金属配线板125。第一金属配线板125具有大致板形形状,并通过软钎焊分别与二极管元件409的阳极、IGBT元件402的发射极及门极连接。第一金属配线板125与二极管元件409通过折弯的两侧的侧片部125a电连接,第一金属配线板125与IGBT元件402通过向上方折弯的端部片125b电连接。另外,第一金属配线板125的一端部连接在上述输出母线124上。第一金属配线板125与输出母线124可通过螺钉或螺栓131连接,也可通过软钎焊接合。而且,在该固定部还可以使用超声波接合或铆接。
低压侧(low side)的IGBT元件404与二极管元件410安装在固定于绝缘层122B上的第二金属配线板126上,且配置在低压母线123的下侧位置。绝缘层122B例如是环氧或绝缘氧化膜。IGBT元件404和二极管元件410的各下表面,即IGBT元件404的集电极侧的表面和二极管元件410的阴极侧的表面通过软钎焊等接合在第二金属配线板126上。二极管元件410配置在靠近低压端子403的位置,IGBT元件404配置在远离低压端子403的位置。低压母线123是连接在低压端子403上的配线部件,二极管元件410的上表面的阳极、IGBT元件404的上表面的发射极和门极分别通过软钎焊接合等连接在低压母线123上。低压母线123与二极管元件410通过向下方折弯的两侧的侧片部123b电连接,低压母线123与IGBT元件404通过向下方折弯的端部片123c电连接。另外,第二金属配线板126具有大致板形状,二极管元件410的阳极和IGBT元件404的集电极分别通过软钎焊接合电连接。第二金属配线板126的一端部折弯,连接在上述输出母线124上。第二金属配线板126与输出母线124可通过螺钉或螺栓131连接,也可通过软钎焊接合。另外对于固定部,与上述一样,可以使用超声波接合或铆接。
通过上述结构,输出母线124以从第一金属配线板125与第二金属配线板126的接合部开始延伸的方式设置。
高压侧的IGBT元件402和二极管元件409相对于高压端子401的配置关系与低压侧的IGBT元件404和二极管元件410相对于低压端子403的配置关系是相对于各端子相同的远近位置关系。
在上述情况下,在进行与二极管元件相比流过IGBT元件的电流的比例增多的半导体元件的驱动的情况(动力运转的情况)下,一侧的半导体芯片的IGBT元件在高压母线上配置在相对于高压端子远的一侧,另一侧的半导体芯片的IGBT元件在第二金属配线板上配置在相对于低压端子远的一侧。另一方面,在进行与二极管元件相比流过IGBT元件的电流的比例减少的半导体元件的驱动的情况(再生驱动等的情况)下,一侧的半导体芯片的IGBT元件在高压母线上配置在相对于高压端子近的一侧,另一侧的半导体芯片的IGBT元件在第二金属配线板上配置在相对于低压端子近的一侧。
如图10所示,在绝缘层122A的上侧,即在IGBT模块112的第一组装体112A的上侧设有散热器132A,在绝缘层122B的下侧,即在IGBT模块112的第二组装体112B的下侧设有散热器132B。由树脂模制的IGBT模块112通过采用立体的配置结构,能够在两个面上设置散热器132A、132B,从而能够提高散热性能。
在具有上述结构的IGBT模块112中,高压端子401侧的IGBT元件402和半导体元件409形成了高压侧(high side)的半导体芯片,并包含在第一组装体112A中。另外,低压端子403侧的IGBT元件404和半导体元件410形成了低压侧(low side)的半导体芯片,并包含在第二组装体112B中。
在上述结构中,相对于各半导体芯片平行配置的高压母线121及低压母线123和第一金属配线板125及第二金属配线板126全部为平行的位置关系,且其之间的距离也被设定为最小。而且,基于高压侧臂的母线结构与低压侧臂的母线结构,电路电感及电路阻抗等电气特性在高压侧臂和低压侧臂都相同。
如前述的图4那样,以电气电路的方式表示基于高压母线121、低压母线123、输出母线124以及第一金属配线板125和第二金属配线板126的配线线路。分别在高压侧的半导体芯片(IGBT元件402和二极管元件409)和低压侧的半导体芯片(IGBT元件404和二极管元件410)中进行配线以使流经配线线路的电流的方向相反。
通过IGBT模块112中的上述配线板线路的结构,能够大幅度地降低主电路的电感,产生基于互感的无感应的效果。
下面概述上述IGBT模块112的制造方法的一例。在该例中,输出母线124是两分型。因此,输出母线124和输出端子405是作为第一金属配线板125和第二金属配线板126的延伸部分而形成的。
(1)装配工序
首先,通过软钎焊料对高压侧的半导体芯片(IGBT元件402和二极管元件409)的下表面(在图10中为上表面侧)和高压母线121进行装配,然后通过软钎焊料对该半导体芯片的上表面(在图10中为下表面侧)和第一金属配线板125进行装配(高压侧的第一组装体112A的装配)。
然后,通过软钎焊料对低压侧的半导体芯片(IGBT元件404和二极管元件410)的下表面(图10中的下表面侧)和第二金属配线板126进行装配,然后通过软钎焊料对该半导体芯片的上表面(图10中的上表面侧)和低压母线123进行装配(低压侧的第二组装体112B的装配)。
接下来,通过软钎焊料对第一金属配线板125和第二金属配线板126进行装配。在该例中,第一金属配线板125和第二金属配线板126是通过软钎焊接合的。
(2)接合工序
将向上述那样装配的装配件置于回流炉,并在那里进行软钎焊固定处理。装配件的各要素被接合。
(3)组装、精加工工序
然后,经由绝缘层122A将第一组装体112A装配在散热器132A的上表面(图10中的下表面侧)。再经由绝缘层122B将第二组装体112B装配在散热器132B的上表面(图10中的上表面侧)。
然后,在散热器132A的上表面粘结信号连接器406,在散热器132B的上表面粘结信号连接器407。
然后,将需要的信号线引线连接在信号连接器406、407之间。
(4)层叠化配置工序
立体地层叠配置第一组装体112A和第二组装体112B。
然后,将第一金属配线板125、低压母线123和输出母线124进行接合。
(5)模制化工序
最后进行树脂模制(块体111)。
下面参照图11和图12说明本发明的第五实施例的半导体装置。图11是与图9对应的图,图12是与图10对应的图。在图11和图12中,对于与在第四实施例中说明的要素实质相同的要素标注相同的符号并省略说明。
在本实施例的半导体装置中,对IGBT模块112中的第一组装体112A和第二组装体112B分别附设第一控制基板141和第二控制基板142。在第一及第二控制基板141、142上分别内置有前述的门驱动器(G/D)411、412,而且在第一及第二控制基板141、142上还附设有电流传感器143。第一控制基板141与信号连接器406电连接,第二控制基板142与信号连接器407电连接。第一控制基板141与高压母线121及第一金属配线板125等平行地配置,第二控制基板142与低压母线123及第二金属配线板126等平行地配置。因此,第一及第二控制基板141、142也以互相平行的位置关系配置。其他的结构与在前述第四实施例中说明的结构相同。
上述两个电流传感器143是用于检测流经高压母线121或低压母线123等的电流值的磁阻元件。在控制基板141、142上,两个电流传感器143安装在上下方向相对的位置上。通过将电流传感器143安装在IGBT模块112内,能够缩短半导体装置中的信号配线的长度,并且能够提高抗噪性能。而且,与附设外设的电流传感器(磁核和霍尔元件)的情况相比,能够节省安装用的部件,因此能够实现紧凑化。
连接在输出母线124上的输出端子405的一部分以通过两个电流传感器143之间的方式延伸设置。
根据第五实施例的半导体装置,由于利用第一组装体112A与第二组装体112B之间的空间对内置有前述门驱动器411、412的控制基板141、142进行配置,因此能够实现半导体装置的小型化和紧凑化。
另外,在与输出端子相连的输出母线124中,从第一金属配线板125与第二金属配线板126的接合部到与上述电流传感器143的设置位置相对应的位置的部位,在上述第一及第二控制基板141、142的侧方的外侧,被配置成相对于包含各控制基板141、142的面成面垂直的位置关系。根据这样的结构,在输出母线124中,由于能够将与由磁阻元件形成的电流传感器143对应的部分以外的部分配置在控制基板141、142的外侧,因此能够抑制输出噪声对该控制基板141、142的影响。
具有上述第一及第二控制基板141、142的IGBT模块112的制造方法为,在层叠化配置工序的前一阶段,在将需要的信号线引线接合在信号连接器406、407之间后,将信号连接器406、407的各销与控制基板141、142连接。
下面,参照图13和图14说明本发明的第六实施例的半导体装置。第六实施例是第五实施例的变形例。图13是与图11对应的图,图14是与图12对应的图。在图13和图14中,对于与在第五实施例中说明的要素实质相同的要素标注相同的符号并省略说明。
在本实施例的半导体装置中,与第五实施例的半导体装置相同,对IGBT模块12中的第一组装体112A和第二组装体112B分别设置第一控制基板141和第二控制基板142。而且,本实施例的输出母线124A形成为从第一金属配线板125的部分向图14中的右侧延伸设置的形状,在其前端部设有输出端子405。输出端子405以与高压端子401及低压端子403平行的方式设置在同一侧。另外,除去前述电流传感器143。其他结构与上述第四及第五实施例中说明的结构相同。
根据第六实施例的半导体装置,由于高压母线121、低压母线123和输出母线124A设在IGBT模块112中的同一侧,被紧凑地制作,而且,由于输出母线124A配置在从第一及第二控制基板141、142离开的位置上,因此,能够抑制输出噪声对控制基板141、142的影响。
另外,在上述第四至第六实施例的说明中,使在半导体装置中使用的电力用半导体元件为N通道型的IGBT元件。在这种情况下,半导体芯片的电力用半导体元件是IGBT元件(N通道型),并且,第一组装体112A的半导体芯片的一面是集电极侧的表面,另一面是发射极侧的表面,第二组装体112B的半导体芯片的一面是发射极侧的表面,另一面是集电极侧的表面。
另外,在使用IGBT元件以外的其他任何电力用半导体元件作为电力用半导体元件的情况下,与第一实施例相同,其一面与另一面是与上述IGBT元件的上述各表面功能上相对应的表面。例如,在N通道的MOS-FET的情况下,IGBT元件的集电极对应于“漏极”,IGBT元件的发射极对应于“源极”。
在以上的实施例中说明的结构、形状、大小及配置关系只是为了能够理解并实施本发明而进行的概括表示,另外,数值和各结构的组成(材质)也仅仅是例示。因此本发明不限于说明的实施例,在不脱离权利要求所记载表示的技术思想的范围内可变更为各种形态。
工业实用性
本发明能够作为对电动车辆的驱动用电机进行驱动的变流装置的半导体元件模块结构而被利用。
Claims (11)
1.一种半导体装置,其特征在于,由第一组装体、第二组装体和输出母线构成,
所述第一组装体具有:第一半导体芯片;接合在所述第一半导体芯片的一侧表面上且具有高压端子的高压母线;通过接合线接合在所述第一半导体芯片的另一侧表面上的第一金属配线板;连结在所述第一金属配线板上,相对于连接在所述第一半导体芯片的另一侧表面上的接合线隔开规定的间隔且与高压母线平行地配置的第三金属配线板,
所述第二组装体具有:第二半导体芯片;通过接合线连接在所述第二半导体芯片的一侧表面上且具有低压端子的低压母线;接合在所述第二半导体芯片的另一侧表面上的第二金属配线板;从所述第二金属配线板的端部折回地连结,相对于连接在第二半导体芯片上的所述接合线隔开规定的间隔,且与第二金属配线板平行地配置的第四金属配线板,
所述输出母线具有从所述第三金属配线板和所述第四金属配线板的各端部开始延伸的输出端子,
所述第一组装体和所述第二组装体配置成相间隔的层叠结构,所述输出母线配置在所述层叠结构的中间。
2.如权利要求1所述的半导体装置,其特征在于,将所述第一金属配线板和所述第三金属配线板作为不同的部件形成,将所述第二金属配线板和所述第四金属配线板作为不同的部件形成。
3.如权利要求1或2所述的半导体装置,其特征在于,在所述第一金属配线板和所述第三金属配线板之间及在所述第二金属配线板和所述第四金属配线板之间分别设有金属隔板,构成为能够对所述第三金属配线板与所述接合线之间的间隙及所述第四金属配线板与所述接合线之间的间隙进行调整。
4.如权利要求1所述的半导体装置,其特征在于,所述第一及第二半导体芯片分别具有电力用半导体元件和整流用半导体元件,
当进行与所述整流用半导体元件相比流过所述电力用半导体元件的电流的比例增多的半导体元件的驱动时,所述第一半导体芯片的所述电力用半导体元件在所述高压母线上配置在相对于所述高压端子近的一侧,所述第二半导体芯片的所述电力用半导体元件在所述第二金属配线板上配置在相对于所述低压端子远的一侧,
当进行与所述整流用半导体元件相比流过所述电力用半导体元件的电流的比例减少的半导体元件的驱动时,所述第一半导体芯片的所述电力用半导体元件在所述高压母线上配置在相对于所述高压端子远的一侧,所述第二半导体芯片的所述电力用半导体元件在所述第二金属配线板上配置在相对于所述低压端子近的一侧,
连接在所述电力用半导体元件上的接合线长于连接在所述整流用半导体元件上的接合线。
5.如权利要求1所述的半导体装置,其特征在于,还具有:与所述第三金属配线板平行地配置的、控制所述第一半导体芯片的第一控制基板;与所述第三金属配线板平行地配置的、控制所述第二半导体芯片的第二控制基板。
6.一种半导体装置,其特征在于,由第一组装体、第二组装体和输出母线构成,
所述第一组装体具有:第一半导体芯片;接合在所述第一半导体芯片的一侧表面上且具有高压端子的高压母线;接合在所述第一半导体芯片的另一侧表面上的第一金属配线板,
所述第二组装体具有:第二半导体芯片;接合在该第二半导体芯片的一侧表面上且具有低压端子的低压母线;接合在所述第二半导体芯片的另一侧表面上的第二金属配线板,
所述输出母线具有从所述第一金属配线板和所述第二金属配线板的各端部开始延伸的输出端子,
所述第一组装体和所述第二组装体配置成相间隔的层叠结构,所述输出母线配置在所述层叠结构的中间。
7.如权利要求6所述的半导体装置,其特征在于,从所述高压端子到经由所述第一半导体芯片的所述输出端子的电流流路的长度与从所述低压端子到经由所述第二半导体芯片的所述输出端子的电流流路的长度实质上相等。
8.如权利要求6或7所述的半导体装置,其特征在于,所述第一及第二半导体芯片分别具有电力用半导体元件和整流用半导体元件,
当进行与所述整流用半导体元件相比流过所述电力用半导体元件的电流的比例增多的半导体元件的驱动时,所述第一半导体芯片的所述电力用半导体元件在所述高压母线上配置在相对于所述高压端子远的一侧,所述第二半导体芯片的所述电力用半导体元件在所述第二金属配线板上配置在相对于所述低压端子远的一侧,
当进行与所述整流用半导体元件相比流过所述电力用半导体元件的电流的比例减少的半导体元件的驱动时,所述第一半导体芯片的所述电力用半导体元件在所述高压母线上配置在相对于所述高压端子近的一侧,所述第二半导体芯片的所述电力用半导体元件在所述第二金属配线板上配置在相对于所述低压端子近的一侧。
9.如权利要求6所述的半导体装置,其特征在于,还具有:与所述第一金属配线板平行地配置的、控制所述第一半导体芯片的第一控制基板;与所述低压母线平行地配置的、控制所述第二半导体芯片的第二控制基板。
10.如权利要求5或9所述的半导体装置,其特征在于,在所述第一及第二控制基板上,第一及第二磁阻元件分别安装在相对的位置上,所述输出母线的一部分通过所述第一磁阻元件和所述第二磁阻元件之间延伸设置。
11.如权利要求10所述的半导体装置,其特征在于,所述输出母线的从与所述第一及第二金属配线板的接合部到所述磁阻元件的部位,面垂直地配置在所述控制基板的外侧。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217279A JP4878520B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
JP217246/2006 | 2006-08-09 | ||
JP217279/2006 | 2006-08-09 | ||
JP2006217246A JP4820233B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
PCT/JP2007/065035 WO2008018332A1 (fr) | 2006-08-09 | 2007-07-25 | Dispositif à semi-conducteurs |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101501847A true CN101501847A (zh) | 2009-08-05 |
CN101501847B CN101501847B (zh) | 2011-12-07 |
Family
ID=39176729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780029278.XA Expired - Fee Related CN101501847B (zh) | 2006-08-09 | 2007-07-25 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4820233B2 (zh) |
CN (1) | CN101501847B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486468A (zh) * | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
CN109511279A (zh) * | 2017-07-14 | 2019-03-22 | 新电元工业株式会社 | 电子模块 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5292779B2 (ja) * | 2007-11-26 | 2013-09-18 | 富士電機株式会社 | 半導体装置 |
WO2011122279A1 (ja) * | 2010-03-29 | 2011-10-06 | 本田技研工業株式会社 | モータ駆動回路モジュール |
JP5709161B2 (ja) * | 2010-12-28 | 2015-04-30 | 独立行政法人産業技術総合研究所 | パワー半導体モジュール |
JP5440634B2 (ja) * | 2012-03-15 | 2014-03-12 | 株式会社豊田自動織機 | 電力変換装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3937045A1 (de) * | 1989-11-07 | 1991-05-08 | Abb Ixys Semiconductor Gmbh | Leistungshalbleitermodul |
JP3220900B2 (ja) * | 1997-06-24 | 2001-10-22 | 三菱電機株式会社 | パワー半導体モジュール |
JP2002026251A (ja) * | 2000-07-11 | 2002-01-25 | Toshiba Corp | 半導体装置 |
US7042086B2 (en) * | 2002-10-16 | 2006-05-09 | Nissan Motor Co., Ltd. | Stacked semiconductor module and assembling method of the same |
JP4039202B2 (ja) * | 2002-10-16 | 2008-01-30 | 日産自動車株式会社 | 積層型半導体装置およびその組み立て方法 |
JP3941728B2 (ja) * | 2003-04-07 | 2007-07-04 | 富士電機ホールディングス株式会社 | 電力用半導体装置 |
JP4635564B2 (ja) * | 2004-11-04 | 2011-02-23 | 富士電機システムズ株式会社 | 半導体装置 |
-
2006
- 2006-08-09 JP JP2006217246A patent/JP4820233B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-25 CN CN200780029278.XA patent/CN101501847B/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106486468A (zh) * | 2015-08-24 | 2017-03-08 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
CN106486468B (zh) * | 2015-08-24 | 2019-03-15 | 西门子公司 | 低电感运行直流电压回路上的功率半导体模块的模块装置 |
CN109511279A (zh) * | 2017-07-14 | 2019-03-22 | 新电元工业株式会社 | 电子模块 |
CN109511279B (zh) * | 2017-07-14 | 2022-07-15 | 新电元工业株式会社 | 电子模块 |
US11658109B2 (en) | 2017-07-14 | 2023-05-23 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
Also Published As
Publication number | Publication date |
---|---|
JP2008042086A (ja) | 2008-02-21 |
JP4820233B2 (ja) | 2011-11-24 |
CN101501847B (zh) | 2011-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101819965B (zh) | 半导体装置 | |
CN101467252B (zh) | 半导体装置 | |
US8045335B2 (en) | Semiconductor device | |
US9973070B2 (en) | Electric power converter | |
CN101501847B (zh) | 半导体装置 | |
US8686601B2 (en) | Power conversion apparatus for vehicle use | |
JP4878520B2 (ja) | 半導体装置 | |
US7880288B2 (en) | Semiconductor module with semiconductor chips and method for producing it | |
US7952856B2 (en) | Power control unit and hybrid vehicle comprising same | |
JP5099243B2 (ja) | 半導体モジュール | |
WO2018135104A1 (ja) | 半導体装置 | |
JP5531992B2 (ja) | 電力変換装置 | |
JP2013009581A (ja) | 電力変換装置 | |
CN110178304B (zh) | 半导体装置 | |
JP4977430B2 (ja) | 半導体装置 | |
US11394311B2 (en) | Power conversion apparatus | |
WO2009127179A1 (de) | Verfahren zur herstellung und aufbau eines leistungsmoduls | |
JP4695918B2 (ja) | パワーモジュール | |
JP5375395B2 (ja) | 電力変換装置 | |
JP4580270B2 (ja) | パワーモジュール | |
JP2014154770A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
CN216450641U (zh) | 一种混动车用功率模块 | |
JP2018113828A (ja) | 電力変換装置、及びその製造方法 | |
CN114023735A (zh) | 一种混动车用功率模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20160725 |
|
CF01 | Termination of patent right due to non-payment of annual fee |